

LPV821 650nA、精密型、纳瓦级功率、零漂移放大器

1 特性

- 静态电流: 650nA
- 低失调电压: $\pm 10\mu\text{V}$ (最大值)
- 失调电压漂移: $\pm 0.096\mu\text{V}/^\circ\text{C}$ (最大值)
- 0.1Hz 至 10Hz 噪声: $3.9\mu\text{V}_{\text{PP}}$
- 输入偏置电流: $\pm 7\text{pA}$
- 增益带宽: 8kHz
- 电源电压: 1.7V 至 3.6V
- 轨至轨输入/输出
- 行业标准封装
 - 单通道 5 引脚 SOT-23 封装
- 抗电磁干扰 (EMI)

2 应用

- 电池供电仪器
- 气体检测
- 过程分析
- 故障监控
- 电流检测
 - 分流电阻器
 - 电流互感器
- 温度测量
 - 高阻抗热敏电阻
 - RTD、热电偶
- 应变计
 - 电子称
 - 压力传感器

3 说明

LPV821 是一款单通道、纳瓦级功率、零漂移运算放大器，适用于无线和有线设备中需要低输入失调电压的“常开”传感应用。LPV821 兼具低初始失调电压、低失调漂移和 8kHz 带宽（基于 650nA 静态电流）等特性，是业界功耗最低的零漂移放大器；监测电流消耗、温度、气体或应变的终端设备可采用此款放大器。

LPV821 零漂移运算放大器使用专有自动校准技术，可提供低失调电压（最大值为 $10\mu\text{V}$ ），同时还能随时间推移和温度变化实现最小的漂移。除了具有低失调电压和超低静态电流外，LPV821 放大器还具有皮安级偏置电流，可减少多种应用（其中采用了具有高输出阻抗的监控传感器和具有兆欧级反馈电阻器的放大器配置）中常见的误差。

器件信息⁽¹⁾

器件型号	通道数	封装	封装尺寸（标称值）
LPV821	1	SOT-23 (5)	2.90mm × 1.60mm
LPV822 ⁽²⁾	2	WSO8 (8)	2.00mm × 2.00mm



精密纳瓦级功率放大器系列

系列	通道数	每通道的 I_Q	V_{OS} (最大值)	V_{SUPPLY}
LPV821	1	650nA	$10\mu\text{V}$	1.7 至 3.6V
LPV811	1	450nA	$370\mu\text{V}$	1.6 至 5.5V
LPV812	2	425nA	$300\mu\text{V}$	1.6 至 5.5V
OPA369	1、2	800nA	$750\mu\text{V}$	1.8 至 5.5V

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

(2) 计划在近期发布

低侧常开电流检测



目录

1	特性	1	8.4	器件功能模式	13
2	应用	1	9	应用和实现	14
3	说明	1	9.1	应用信息	15
4	修订历史记录	2	9.2	典型应用	15
5	说明 (续)	2	10	电源相关建议	16
6	引脚配置和功能	3	11	布局	16
7	规格	4	11.1	布局指南	16
7.1	绝对最大额定值	4	11.2	布局示例	16
7.2	ESD 额定值	4	12	器件和文档支持	17
7.3	建议运行条件	4	12.1	器件支持	17
7.4	热性能信息	4	12.2	相关链接	17
7.5	电气特性	5	12.3	接收文档更新通知	17
7.6	典型特性	6	12.4	社区资源	17
8	详细说明	12	12.5	商标	17
8.1	概述	12	12.6	静电放电警告	17
8.2	功能框图	12	12.7	Glossary	17
8.3	特性说明	12	13	机械、封装和可订购信息	17

4 修订历史记录

Changes from Original (August 2017) to Revision A

Page

• 已更改 将“预告信息”更改成了“生产数据发布”	1
---------------------------------	----------


5 说明 (续)

LPV821 放大器还 采用了一个具有轨至轨输入共模范围的输入级和一个在电源轨 12mV 范围内摆动的输出级，可保持尽可能最宽的动态范围。此器件具有抗电磁干扰 (EMI) 功能，可降低系统对手机、WiFi、无线电发射器和标签读取器发出的无用射频信号的敏感度。


LPV821 零漂移放大器采用低至 1.7V 的单电源电压供电，可在 -40°C 至 125°C 的扩展温度范围内以低电池电量持续运行。LPV821（单通道）采用行业标准的 5 引脚 SOT-23 封装。

6 引脚配置和功能

**LPV821 5 引脚 SOT-23
DBV 封装
俯视图**



**LPV822 8 引脚 WSON
DSG 封装
俯视图**



SOT-23 的 : LPV821 DBV

引脚		I/O	说明
名称	编号		
OUT	1	O	Output
V-	2	P	负电源 (最低)
+IN	3	I	同相输入
-IN	4	I	反相输入
V+	5	P	正电源 (最高)

引脚功能 : LPV822 DSG (预览)

引脚		I/O	说明
名称	编号		
OUT A	1	O	通道 A 输出
-IN A	2	I	通道 A 反相输入
+IN A	3	I	通道 A 同相输入
V-	4	P	负电源 (最低)
+IN B	5	I	通道 B 同相输入
-IN B	6	I	通道 B 反相输入
OUT B	7	O	通道 B 输出
V+	8	P	正电源 (最高)

7 规格

7.1 绝对最大额定值

 请参阅 ⁽¹⁾

		最小值	最大值	单位
电压	电源, $V_S = (V+) - (V-)$	-0.3	4	V
	输入/输出引脚电压 ⁽²⁾ ⁽³⁾	$(V-) - 0.3$	$(V+) + 0.3$	
	差分输入电压 $+IN - (-IN)$ ⁽²⁾	- 0.3	+ 0.3	
电流	信号输入端子 ⁽²⁾	-10	10	mA
	输出短路 ⁽⁴⁾	持续	持续	
结温			150	°C
工作环境温度		-40	125	
贮存温度, T_{stg}		-65	150	

- (1) 应力超出绝对最大额定值下列出的值有可能会对器件造成永久损坏。这些列出的值仅仅是极端条件下的应力额定值，并不表示器件在这些条件下以及在以外的任何其他条件下能够正常运行。在绝对最大额定值条件下长时间运行可能会影响器件可靠性。
- (2) 输入端子被二极管钳制至电源轨。对于摆幅超过电源轨 0.3V 的输入信号，必须将其电流限制为 10mA 或者更低。
- (3) 以 V_- 为基准，在任何引脚上都不超过 -0.3V 或 +4.0V
- (4) 接地短路，每个封装一个放大器。

7.2 ESD 额定值

		值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±2000	V
	充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±750	

- (1) JEDEC 文档 JEP155 规定：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

7.3 建议运行条件

在自然通风温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
电源电压	$V_S = (V+) - (V-)$	1.7		3.6	V
额定温度范围		-40		125	°C

7.4 热性能信息

热指标		LPV821	单位
		DBV (SOT)	
		5 引脚	
$R_{\theta JA}$	结至环境热阻	218.4	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	101.3	°C/W
$R_{\theta JB}$	结至电路板热阻	52.9	°C/W
Ψ_{JT}	结至顶部特征参数	18.9	°C/W
Ψ_{JB}	结至电路板特征参数	52.4	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

7.5 电气特性

除非另有说明，否则 $T_A = 25^\circ\text{C}$ ， $V_S = 1.8\text{V}$ 至 3.3V ， $V_{CM} = V_{OUT} = V_S/2$ ， $R_L \geq 10\text{M}\Omega$ （连接至 $V_S/2$ ）。

参数		测试条件	最小值	典型值	最大值	单位
失调电压						
V _{OS}	输入失调电压	V _S = 3.3V		±1.5	±10	μV
dV _{OS} /dT	输入失调电压漂移	T _A = −40°C 至 125°C，V _S = 3.3V		±0.02	±0.096	μV/°C
PSRR	电源抑制比	V _S = 1.8V 至 3.3V		0.4	4.5	μV/V
输入偏置电流						
I _B	输入偏置电流	+IN	T _A = 25°C	7		pA
			T _A = 125°C	7		
		-IN	T _A = 25°C	-7		
			T _A = 125°C	-250		
I _{OS}	输入失调电流			14		pA
噪声						
E _n	输入电压噪声	f = 0.1Hz 至 10Hz		3.9		μV _{PP}
e _n	输入电压噪声密度	f = 100Hz		215		nV/√Hz
i _n	输入电流噪声密度	f = 100Hz		1		fA/√Hz
输入电压						
V _{CM}	共模电压范围		(V−)		(V+)	V
CMRR	共模抑制比	(V−) ≤ V _{CM} ≤ (V+), V _S = 3.3V	100	125		dB
输入电容						
	差分			3.3		pF
	共模			3.7		pF
开环增益						
A _{OL}	开环电压增益	(V−) + 0.1V ≤ V _O ≤ (V+) − 0.1V, R _L = 100kΩ 至 V _S /2		135		dB
频率响应						
GBW	增益带宽积	C _L = 20pF, R _L = 10MΩ		8		kHz
SR	压摆率	G = +1, C _L = 20pF		3.3		V/ms
输出						
V _{OH}	相对于正电源轨的电压输出摆幅	R _L = 100kΩ (连接至 V ⁺ /2), V _S = 3.3V		12		mV
V _{OL}	相对于负电源轨的电压输出摆幅	R _L = 100kΩ (连接至 V ⁺ /2), V _S = 3.3V		12		
I _{SC}	短路电流	拉电流, V _O 至 V−, V _{IN (差分)} = 100mV, V _S = 3.3V		21		mA
		灌电流, V _O 至 V+, V _{IN (差分)} = −100mV, V _S = 3.3V		50		
C _L	容性负载驱动			参阅表 1		
Z _O	开环输出阻抗	f = 100Hz, I _O = 0A		80		kΩ
电源						
I _Q	每通道静态电流	V _{CM} = V _S /2, I _O = 0, V _S = 3.3V		650	790	nA

7.6 典型特性

除非另有说明，否则 $T_A = 25^\circ\text{C}$ ， $V_S = 3.3\text{V}$ ， $V_{CM} = V_{OUT} = V_S/2$ ， $C_L = 20\text{pF}$ 且 $R_L \geq 10\text{M}\Omega$ 。




图 1. 偏移电压分布， $V_S = 1.8\text{V}$




图 2. 偏移电压分布， $V_S = 1.8\text{V}$




图 3. 偏移电压分布， $V_S = 1.8\text{V}$




图 4. 偏移电压分布， $V_S = 3.3\text{V}$




图 5. 偏移电压分布， $V_S = 3.3\text{V}$




图 6. 偏移电压分布， $V_S = 3.3\text{V}$

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$, $V_S = 3.3\text{V}$, $V_{CM} = V_{OUT} = V_S/2$, $C_L = 20\text{pF}$ 且 $R_L \geq 10\text{M}\Omega$ 。




图 7. 偏移电压漂移分布, $V_S = 1.8\text{V}$




图 8. 偏移电压漂移分布, $V_S = 3.3\text{V}$




图 9. 偏移电压与温度间的关系, $V_S = 3.3\text{V}$




图 10. 偏移电压与电源电压间的关系




图 11. 开环增益和相位与频率间的关系




图 12. 开环增益和相位与频率间的关系

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$, $V_S = 3.3\text{V}$, $V_{CM} = V_{OUT} = V_S/2$, $C_L = 20\text{pF}$ 且 $R_L \geq 10\text{M}\Omega$ 。




图 13. 输入偏移电压与输入共模电压间的关系




图 14. 输入偏移电压与输入共模电压间的关系




图 15. +IN 输入引脚上的输入偏置电流与共模电压间的关系




图 16. +IN 输入引脚上的输入偏置电流与共模电压间的关系




图 17. -IN 引脚上的输入偏置电流与共模电压间的关系




图 18. -IN 输入引脚上的输入偏置电流与共模电压间的关系

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$, $V_S = 3.3\text{V}$, $V_{CM} = V_{OUT} = V_S/2$, $C_L = 20\text{pF}$ 且 $R_L \geq 10\text{M}\Omega$ 。




图 19. +IN 输入上的输入偏置电流与温度间的关系




图 20. -IN 输入引脚上的输入偏置电流与温度间的关系




图 21. CMRR 与频率间的关系




图 22. PSRR 与频率间的关系




图 23. EMIRR 性能










图 24. 每通道静态电流与电源电压间的关系

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$, $V_S = 3.3\text{V}$, $V_{CM} = V_{OUT} = V_S/2$, $C_L = 20\text{pF}$ 且 $R_L \geq 10\text{M}\Omega$ 。



典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$, $V_S = 3.3\text{V}$, $V_{CM} = V_{OUT} = V_S/2$, $C_L = 20\text{pF}$ 且 $R_L \geq 10\text{M}\Omega$ 。




图 31. 输出摆幅与拉电流间的关系, 1.8V




图 32. 输出摆幅与拉电流间的关系, 3.3V




图 33. 大信号响应, 3.3V




图 34. 大信号响应, 1.8V




图 35. 小信号响应, 3.3V





图 36. 小信号响应, 1.8V

8 详细 说明

8.1 概述

LPV821 是零漂移、纳瓦级功耗、轨至轨输入和输出运算放大器。该器件的工作电压范围为 1.7V 至 3.7V，具有单位增益稳定特性，适用于各种通用应用。应用供电的绝佳器件。零漂移架构可提供超低偏移电压和接近于零的偏移电压漂移。

8.2 功能框图



8.3 特性 说明

LPV821 具有单位增益稳定特性，使用自动校准技术来提供低偏移电压并且随时间推移和温度变化实现极低的漂移。要获得最低的失调电压和精密性能，需要优化电路布局和机械条件。避免在因连接异种导体形成的热电偶结中产生热电（塞贝克）效应的温度梯度。通过确保两个输入端子上的电势相等，消除这些热产生的电势。其他布局和设计注意事项包括：

- 使用低热电系数条件（避免异种金属）。
- 将组件与电源或其他热源进行热隔离。
- 将运算放大器和输入电路与气流（如冷却风扇气流）隔离。

遵循这些准则可降低在不同温度下产生结的可能性，这些结可能导致 $0.1\mu\text{V}/^\circ\text{C}$ 或更高的热电电压，具体取决于所使用的材料。

8.3.1 工作电压

LPV821 运算放大器的工作电源电压范围为 1.7V 至 3.6V ($\pm 0.85\text{V}$ 至 $\pm 1.8\text{V}$)。典型特性部分介绍了随电源电压或温度的变化而变化的参数。

CAUTION

高于 4V（绝对最大值）的电源电压可能会对器件造成永久性损坏。

8.3.2 输入

LPV821 输入共模电压范围扩展至电源轨。通常，输入偏置电流大约为 7pA；但是，超出电源电压的输入电压可能导致过多的电流流入或流出输入引脚。如果输入电流不超过 10mA，则系统可以承受超过电源电压的瞬时电压。可通过添加一个与输入串联的电阻器轻松实现此限制，如图 37 中所示。

特性 说明 (接下页)




图 37. 输入电流保护

8.3.3 内部失调校正

LPV821 运算放大器将自动校准技术与信号路径中的时间连续性 8kHz 运算放大器结合使用。该放大器的偏移每 1ms 使用专有技术进行一次零点校正。该设计没有混叠或闪烁 (1/f) 噪声。

8.3.4 输入偏移电压漂移

LPV821 运算放大器的输入电压温漂在 -40°C 至 125°C 的整个温度范围内定义。利用最大输入电压漂移，设计人员能够计算该温度范围内的最坏情况输入偏移变化。随温度变化的最大输入电压漂移由公式 1 进行定义：

$$dV_{OS}/dT = \Delta V_{OS}/\Delta T$$

其中

- ΔV_{OS} = 输入失调电压变化
- ΔT = 温度变化 ($125^{\circ}\text{C} - (-40^{\circ}\text{C}) = 165^{\circ}\text{C}$)
- dV_{OS}/dT = 输入偏移电压漂移

(1)

LPV821 产品说明书中的最大输入偏移电压漂移值针对 C_{pk} (过程能力指数) 为 2.0 的样本大小而指定。

8.4 器件功能模式

LPV821 具有单功能模式。只要电源电压介于 1.7V ($\pm 0.85\text{V}$) 和 3.6V ($\pm 1.8\text{V}$) 之间，该器件就处于通电状态。

8.4.1 EMI 性能和输入滤波

不同的运算放大器对于 EMI 的易感性会有所不同。如果传导 EMI 进入运算放大器，放大器输出中的直流偏移值在有 EMI 时可能偏离其标称值。这个偏离是由于内部半导体结相关的信号校正引起的。虽然所有的运算放大器引脚功能都会受到 EMI 的影响，但是输入引脚可能是最易受影响的。LPV821 运算放大器包含一个内部输入低通滤波器，该滤波器可降低放大器对 EMI 的响应。此输入滤波器提供共模和差模滤波。

8.4.2 驱动电容负载

LPV821 具有 8kHz 的典型增益带宽，可在内部得到补偿以实现稳定的单位增益运行。不过，单位增益跟随器是对电容负载最敏感的配置。直接放置在放大器输出端的电容负载与放大器的输出阻抗相结合，可导致相位滞后，从而减小放大器的相补角。如果相补角明显减小，响应将欠阻尼，这可导致传输中出现峰值；如果峰值过多，则运算放大器可能会开始振荡。

器件功能模式 (接下页)




图 38. 电容负载的电阻式隔离

为了驱动大型 ($> 50\text{pF}$) 电容负载, 应使用隔离电阻器 R_{ISO} , 如图 38 所示。应根据 C_L 的尺寸和需要的性能水平来确定要使用的 R_{ISO} 的值。下表列出的是 3.3V 电源下建议的最小 R_{ISO} 值。图 39 显示的是在 $C_L = 50\text{pF}$ 且 $R_{\text{ISO}} = 160\text{k}\Omega$ 时得到的典型响应。通过使用该隔离电阻器, 可以将电容负载与放大器的输出进行隔离。 R_{ISO} 的值越大, 放大器越稳定。如果 R_{ISO} 的值足够大, 则反馈环路将保持稳定, 不受 C_L 值的影响。不过, 更大的 R_{ISO} 值 (例如 $50\text{k}\Omega$) 会导致输出摆幅减小以及输出电流驱动降低。

表 1. 电容负载与所需的隔离电阻器间的关系

C_L	R_{ISO}
0 — 20pF	不需要
50pF	160k Ω
100pF	140k Ω
500pF	54.9k Ω
1nF	33k Ω
5nF	15k Ω
10nF	5.62k Ω




图 39. 典型的阶跃响应

9 应用和实现

注

以下 应用 部分的信息不属于 TI 组件规范, TI 不担保其准确性和完整性。TI 的客户应负责确定组件是否适用于其应用。客户应验证并测试其设计是否能够实现, 以确保系统功能。

9.1 应用信息

LPV821 是单位增益稳定的精密运算放大器，具有极低的偏移电压漂移；该器件还不会出现输出相位反转。在采用噪声较大的电源或高阻抗电源的应用中，去耦电容器需靠近器件电源引脚。大多数情况下，0.1μF 电容器已足够满足需求。

9.2 典型应用

9.2.1 低侧电流测量

图 40 中显示的该单电源低侧电流感应解决方案可检测到高达 1A 的负载电流。该设计使用了 LPV821，因为它具有低偏移电压以及轨至轨输入和输出。主信号路径中的 LPV821 配置为差分放大器，另一个 LPV821 可提供经缓冲的偏置电压，以允许转换低于和高于偏置电平的信号，从而实现双向电流感应。LPV821 的低偏移电压和温漂有助于该电路实现出色的直流精度。




图 40. 低侧电流测量

9.2.1.1 设计要求

设计要求如下：

- 电源电压：3.3V 直流
- 输入：1A (最大值)
- 输出：1.65V ±1.54V (110mV 至 3.19V)

9.2.1.2 详细设计流程

请参阅图 40，可以在该图中看到，流经分流电阻器 (Rshunt) 的负载电流在该电阻器上产生了分流电压 Vshunt。然后该分流电压由 LPV821 进行放大，放大的比例由 R4 与 R3 之比决定。差分放大器的增益通过 R4 与 R3 之比设定。为了最大程度地减少误差，设置 R2 = R4 且 R1 = R3。通过使用另一个 LPV821 纳瓦级运算放大器对电阻分压器进行缓冲，来提供偏置电压。下面提供了电路方程。

$$V_{out} = V_{shunt} * Gain_{Diff} + V_{bias} \quad (2)$$

$$V_{shunt} = I_{load} * R_{shunt} \quad (3)$$

$$Gain_{Diff} = R_4/R_3 \quad (4)$$

$$V_{bias} = [R_6/(R_6 + R_5)] * V_{CC} \quad (5)$$

$$R_{shunt} = [V_{shunt} (最大值)] / [I_{load} (最小值)] \quad (6)$$

由于 Vshunt 是低侧测量，因此选择了最大值 100mV。

$$R_{shunt} = V_{shunt} / I_{load} = 100mV / 1A = 100m\Omega \quad (7)$$

典型 应用 (接下页)

分流电阻器的容差、R4 与 R3 之比以及 R2 与 R1 之比是信号路径中增益误差的主要来源。为了优化成本，选择了具有容差为 0.5% 的分流电阻器。电路中偏移误差的主要来源是分压器网络，其中包括 R5、R6 以及 R4/R3 之比与 R2/R1 之比的匹配程度。R2/R1 之比会影响差分放大器的 CMRR，最终导致偏移误差。

在到达 LPV821 放大器级之前，通过由 R1 和 R2 构成的分压器网络来降低分流电压。LPV821 的同相节点处的电压不应超过该器件的共模范围。LPV821 的极低偏移电压和漂移可确保最大程度地减小测量中的偏移误差。

如果需要双向电流感应，对于 -1A 至 1A 的对称负载电流，分压电阻器 R5 和 R6 必须相等。为了最大程度地降低功耗，选择了容差为 0.5% 的 100kΩ 电阻器。

要设置差分放大器的增益，必须考虑 LPV821 的共模范围和输出摆幅。现在可通过下面所示的公式计算差分放大器的增益

$$\text{增益} = [V_{\text{out}}(\text{最大值}) - V_{\text{out}}(\text{最小值})] / [R_{\text{shunt}} * (I_{\text{max}} - I_{\text{min}})] = [3.2\text{V} - 100\text{mV}] / [100\text{m}\Omega] * [1\text{A} - (-1\text{A})] = 15.5\text{V/V} \quad (8)$$

10 电源相关建议

LPV821 的额定工作电压范围是 1.7V 至 3.6V (±0.85V 至 ±1.8V)；多种规格适用于 -40°C 至 125°C 的温度范围。[典型特性](#) 中介绍了可能会随工作电压或温度的变化而显著变化的参数。

CAUTION

电源电压超过 4V 可能会对器件造成永久损坏 (请参阅[绝对最大额定值](#))。

TI 建议将 0.1μF 旁路电容器置于电源引脚附近，从而在从高噪声电源或高阻抗电源耦合的过程中减少误差。有关旁路电容放置位置的详细信息，请参见[布局](#)部分。

11 布局

11.1 布局指南

11.1.1 通用布局准则

应注重良好的布局实践。尽量缩短走线，如果可以，在使用印刷电路板 (PCB) 接地平面时，请将表面贴装式组件放置在尽可能靠近器件引脚的位置。将 0.1μF 电容器放置在尽可能靠近电源引脚的位置。在整个模拟电路中应用这些准则可提高性能并实现各种优势，如降低电磁干扰 (EMI) 易感性。

不同的运算放大器对于射频干扰 (RFI) 的易感性会有所不同。通常可以将 RFI 认定为随着产生干扰的射频信号的变化而发生的失调电压或直流信号电平变化。LPV821 专为最大程度地减小对 RFI 的易感性而设计，与上一代器件相比展示出极低的敏感度。强大的射频场仍可能会导致不断变化的偏移水平。

11.2 布局示例




图 41. SOT-23 布局示例

12 器件和文档支持

12.1 器件支持

12.1.1 开发支持

[基于 SPICE 的 TINA-TI 模拟仿真程序](#)

[DIP 适配器评估模块](#)

[TI 通用运算放大器评估模块](#)

[TI FilterPro 滤波器设计软件](#)

12.2 相关链接

下表列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件以及申请样片或购买产品的快速访问链接。

表 2. 相关链接

器件	产品文件夹	样片与购买	技术文档	工具和软件	支持和社区
LPV821	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处

12.3 接收文档更新通知

要接收文档更新通知，请导航至 TI.com 上的器件产品文件夹。请单击右上角的 [提醒我](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

12.4 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

TI E2E™ 在线社区 [TI 的工程师对工程师 \(E2E\) 社区](#)。此社区的创建目的在于促进工程师之间的协作。在 e2e.ti.com 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。

设计支持 [TI 参考设计支持](#) 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。

12.5 商标

E2E is a trademark of Texas Instruments.

12.6 静电放电警告



ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

12.7 Glossary

[SLYZ022 — TI Glossary](#).

This glossary lists and explains terms, acronyms, and definitions.

13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，也不会对此文档进行修订。如欲获取此数据表的浏览器版本，请参阅左侧的导航。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
LPV821DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	1CHF
LPV821DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1CHF

- ⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).
- ⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- ⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- ⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- ⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- ⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LPV821DBVR	SOT-23	DBV	5	3000	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LPV821DBVR	SOT-23	DBV	5	3000	208.0	191.0	35.0



SOT-23 - 1.45 mm max height

Technical drawing of a connector housing showing three views: front, side, and end view. The front view includes dimensions for overall size (3.0 x 2.6), pin locations (1, 2, 3, 4, 5), and a hatched index area. The side view shows a height of 3.05 and a width of 1.9. The end view shows a width of 1.45 and a height of 0.15. A table of dimensions is provided at the bottom.

Feature	Dimension	Material	Finish	Plating	Notes
Overall Width	3.0	2.6			
Pin 1 Index Area	1.75	1.45			
Pin 1 Location	1.9				
Pin 2 Location	2X 0.95				
Pin 3 Location	5X 0.5	0.3			
Pin 4 Location	0.2				
Pin 5 Location	0.1				
Pin 6 Location	0.15				
Pin 7 Location	0.1				
Pin 8 Location	0.1				
Pin 9 Location	0.1				
Pin 10 Location	0.1				
Pin 11 Location	0.1				
Pin 12 Location	0.1				
Pin 13 Location	0.1				
Pin 14 Location	0.1				
Pin 15 Location	0.1				
Pin 16 Location	0.1				
Pin 17 Location	0.1				
Pin 18 Location	0.1				
Pin 19 Location	0.1				
Pin 20 Location	0.1				
Pin 21 Location	0.1				
Pin 22 Location	0.1				
Pin 23 Location	0.1				
Pin 24 Location	0.1				
Pin 25 Location	0.1				
Pin 26 Location	0.1				
Pin 27 Location	0.1				
Pin 28 Location	0.1				
Pin 29 Location	0.1				
Pin 30 Location	0.1				
Pin 31 Location	0.1				
Pin 32 Location	0.1				
Pin 33 Location	0.1				
Pin 34 Location	0.1				
Pin 35 Location	0.1				
Pin 36 Location	0.1				
Pin 37 Location	0.1				
Pin 38 Location	0.1				
Pin 39 Location	0.1				
Pin 40 Location	0.1				
Pin 41 Location	0.1				
Pin 42 Location	0.1				
Pin 43 Location	0.1				
Pin 44 Location	0.1				
Pin 45 Location	0.1				
Pin 46 Location	0.1				
Pin 47 Location	0.1				
Pin 48 Location	0.1				
Pin 49 Location	0.1				
Pin 50 Location	0.1				
Pin 51 Location	0.1				
Pin 52 Location	0.1				
Pin 53 Location	0.1				
Pin 54 Location	0.1				
Pin 55 Location	0.1				
Pin 56 Location	0.1				
Pin 57 Location	0.1				
Pin 58 Location	0.1				
Pin 59 Location	0.1				
Pin 60 Location	0.1				
Pin 61 Location	0.1				
Pin 62 Location	0.1				
Pin 63 Location	0.1				
Pin 64 Location	0.1				
Pin 65 Location	0.1				
Pin 66 Location	0.1				
Pin 67 Location	0.1				
Pin 68 Location	0.1				
Pin 69 Location	0.1				
Pin 70 Location	0.1				
Pin 71 Location	0.1				
Pin 72 Location	0.1				
Pin 73 Location	0.1				
Pin 74 Location	0.1				
Pin 75 Location	0.1				
Pin 76 Location	0.1				
Pin 77 Location	0.1				
Pin 78 Location	0.1				
Pin 79 Location	0.1				

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月