ADC081000

ADC081000 High Performance, Low Power 8-Bit, 1 GSPS A/D Converter



Literature Number: JAJSA49

National Semiconductor 2007年10月

ADC081000

高性能、低消費電力、8 ビット、1GSPS A/D コンバータ

概要

ADC081000 は、最高サンプリング・レート 1.6 GSPS にてアナロ グ信号を分解能 8 ビットでデジタイズできる、低消費電力かつ高 性能な CMOS A/D コンバータです。1.9V の単一電源で 1GSPS 動作時に代表値で 1.4W を消費する ADC081000 は、全動作温 度範囲にわたってミッシング・コードを生じないことが保証されてい ます。独自のセルフキャリプレーション・フォールディング・アーキテ クチャ、完全な差動コンパレータ設計、画期的な内部サンプル・ アンド・ホールド・アンプ回路、さらには自己較正方式の採用に よって、すべてのダイナミック・パラメータはナイキスト周波数を上 回る周波数帯まで平坦な応答を示し、入力信号が 500MHz でサ ンプリング周波数が 1GHz のときに 7.5ENOB を達成しています。 出力フォーマットはオフセット・バイナリ形式です。 LVDS デジタル 出力は、同相電圧(オフセット電圧)を0.8Vに下げている点を除 いて、IEEE1596.3-1996と互換性があります。

このコンバータは 2 組の LVDS バスを出力する 1:2 のデマルチプ レクサを備え、それぞれのバスのデータ・レートをサンプリング・ レートの半分に抑えています。2組のコンバータ回路をインタリーブ 構成にすることでバスあたりのデータ・レートは 500MHz になり、出 力を組み合わせることで 1GSPS が達成されます。

コンバータの消費電力はパワーダウン・モード時に代表値で 10mW 未満です。 熱特性を高めた 128 ピンの露出パッド LOFP で供給され、工業温度範囲(-40 T_A + 85)で動作 します。

特長

サンプル/ホールド機能内蔵 単一+ 1.9V ± 0.1V 電源動作 出力レベル切り換え機能 ノーミッシング・コード保証 低消費スタンバイ・モード

主な仕様

8ビット 分解能 最大変換レート 1GSPS (min) 有効ビット (ENOB) 500MHz 入力時 7.5 ビット (typ) \pm 0.25 LSB (typ) 变換遅延時間 7 および 8 クロック


消費電力

- 動作時 1.45W (typ) - パワーダウン・モード 9mW (typ)

アプリケーション

RF のダイレクトダウン・コンバージョン デジタル・オシロスコープ セットトップ・ボックス 通信システム 試験測定機器


ブロック図



製品情報

Extended Commercial Temperature Range (-40°C < T _A < +85°C)	NS Package
ADC081000CIYB	128-Pin Exposed Pad LQFP
ADC081000EVAL	Evaluation Board
ADC08D1000DEV (use <i>Dual</i> product)	Development Board

ピン配置図



ピン説明および等価回路

機能説明			
ピン番号	シンボル	等価回路	説明
3	OutV		出力電圧振幅の選択。通常の差動出力振幅を得るにはこの ピンを High に接続します。振幅を小さくして同時に消費電力を 抑えるには、このピンをグラウンドに接続します。 セクション 1.5 を参照してください。
4	OutEdge		出力エッジの選択。出力データ信号が切り換わる DCLK + (82 ピン) のエッジを設定します。このピンを High にすると出力は DCLK + の立ち上がりエッジで遷移し、Low にすると立ち下がリフェッジで遷移します。 セクション 5.3 を参照してください。
14	DC_Coup		DC 結合の選択。このピンを High にするとアナログ入力 $V_{\rm IN}$ + と $V_{\rm IN}$ - は DC 結合となり、 $V_{\rm CMO}(7$ ピン) 出力電圧と等しい入力同相を与えなければなりません。このピンを Low にするとアナログ入力は内部でバイアスされ、入力信号を AC 結合によってアナログ入力に与えなければなりません。 セクション 3.0 を参照してください。
26	PD		パワーダウン・ピン。このピンを High にすると A/D コンバータはパワーダウン・モードに移行します。このピンを Low にすると通常動作になります。
30	CAL	b GND	較正機能。このピンを10クロック以上 Lowにしたあと続けて10クロック以上 High にすると自己較正シーケンスが始まります。セクション1.1を参照してください。
35	FSR		フルスケール・レンジの選択。このピンを Low にするとフルスケール差動入力は $600 \mathrm{mV_{P-P}}$ になます。このピンを High にするとフルスケール差動入力は $800 \mathrm{mV_{P-P}}$ になます。 セクション 1.3 を参照してください。
127	CalDly		較正遅延。パワーアップ後、較正を開始するまでのクロック・サイクル数を設定します。 セクション 1.1 を参照してください。
18 19	CLK+ CLK-	18 Solve Value Val	A/D コンバータのクロック入力ピン。 差動クロックを AC 結合して このピンに与えてください。 入力信号は CLK +の立ち下がり エッジでサンプリングされます。
11 10	$ m V_{IN}^+$ $ m V_{IN}^-$	AGND AGND Control from DC_Coup AGND AGND AGND	A/D コンバータのアナログ信号差動入力です。

ピン説明および等価回路(つづき)

機能説明 ピン番号 等価回路 シンボル 説明 入力をDC 結合で用いる場合に、このピンの出力電圧を $V_{\rm IN}$ +と $V_{\rm IN}$ - の同相入力電圧とする必要があります。 セクション 3.0 を参照してください。 7 V_{CMO} DGND バンドギャップ出力電圧。 このピンは 1.0 µA までソースまたはシ V_{BG} 31 ンクが可能です。 較正処理の実行中。較正処理の実行中はこのピンが High に 126 CalRun なます。 DGND 外付けバイアス抵抗の接続。このピンとグラウンドとの間に 3.3k (± 0.1%)を接続してください。 セクション 1.1 を参照し 32 R_{EXT} てください。

ピン説明および等価回路(つづき)

機能説明			
ピン番号	シンボル	等価回路	説明
	D7-	구 IM ID IDI	מאיזעם
83 84	D/- D7+		
84 85	D/+ D6-		
85 86	D6+		
89	D5-		
90	D5+		
91	D3+ D4-		
92	D4+		時間シーケンスの中でサンプリングされた LVDS データ出力
93	D3-		ビット。各出力は差動 100 抵抗でからなず終端しなければな
94	D3+		はなせん。
95	D2-	.,	
96	D2+	V_{DR}	
100	D1-	Υ	
101	D1+		
102	D0-		
103	D0+	ΙΥΙ	
104	Dd7-	 	
104	Dd7- Dd7+	│ ╽ ┩ <i>╅</i> ★ ┡╢	
105	Dd/∓ Dd6-	▎╶ ▘ ┡┪╀ ╀┍╩╸	
107	Dd6+	 ()	
111	Ddo ⁺		
112	Dd5+		
113	Dd4-	▎▗ ▕ ▐▘ ▘	
114	Dd4+	[†] -77 † 77 1	時間シーケンスの中でサンプリングされた LVDS データ出力
115	Dd3-	' • '	ビット。各出力は差動 100 抵抗でからなず終端しなければな
116	Dd3+		はなせん。
117	Dd2-	$ \Psi $	
118	Dd2+		
122	Dd1-	DR GND	
123	Dd1+	DI GIAD	
124	Dd0-		
125	Dd0+		
79			アウト・オブ・レンジ出力。差動 High は差動入力がレンジ外
80	OR+		にあることを示します (FSR ピンで規定される± 300mV または
	OR-		± 400mV のレンジ外)。 セクション 1.6 を参照してください。
82	DCLK+		出力データのラッチに使用する差動クロック出力。このクロック
81	DCLK-		信号に同期して、遅延データと非遅延データが出力されます。
2, 5, 8, 13,			
16, 17, 20,	***		悪に& #『ヘキサキサ ・CUD に対していていったに、マノが対し
25, 28, 33,	V_{A}		電源ピンを除きます。 GND に対してバイパスを行ってください。
128			
40, 51, 62,			
73, 88, 99,	V_{DR}		出力ドライバの電源ピン。 DR GND に対してバイパスを行ってく
110, 121	* DR		ださい。
1, 6, 9, 12,	GND		V_A のグラウンド・リターン。
15, 21, 24, 27			A .
42, 53, 64,			
74, 87, 97,	DR GND		V _{DR} のグラウンド・リターン。
108, 119			
22, 23, 29,	·		
34, 36 - 39,			
41, 43 - 50,			
52, 54 - 61,	NC		未接続ピン。これらのピンには何も接続しないでください。
63, 65 - 72,			
75 - 78, 98,			
109, 120			
<u> </u>		ı	•

絶対最大定格 (Note 1、2)

本データシートには軍用・航空宇宙用の規格は記載されていません。 関連する電気的信頼性試験方法の規格を参照ください。

アナログ電源電圧 (${ m V}_{ m A}$ 、 ${ m V}_{ m DR}$)	2.2V
デジタル電源とアナログ電源の電位差	$\frac{1}{2}$ (V _{DR} - V _A) 300mV
ドライバ電源電圧	$(V_{DR})V_A100mV)$
各入力ピン電圧	$-0.15V \sim (V_A + 0.15V)$
グラウンド電圧差 GND - DR GND	$0V \sim 100 \text{mV}$
各入力ピン電流 (Note 3)	± 25mA
パッケージの入力電流 (Note 3)	± 50 mA
パッケー ジ消費電力 (T _A = 25)	2.0 W
ESD 耐性 (Note 4) 人体モデル マシン・モデル	2500V 250V
ハンダ付け温度赤外線 (10 秒) (Not	e 5) 235
保存温度範囲	- 65 ~ + 150

定格温度範囲 (Note 1、2)

周囲温度範囲	-40 T_A $+85$
電源電圧 V _A	+ 1.8V ~ + 2.0V
ドライバ電源電圧 (${ m V}_{ m DR}$)	+ 1.8V $\sim V_A$
アナログ入力同相電圧	+ 1.2V ~ + 1.3V
$ m V_{IN}$ 差動電圧範囲	- $V_{FS}/2 \sim + V_{FS}/2$
グラウンド電圧差 (GND - DR GND)	0V
CLK ピン電圧範囲	$0V \sim V_A$
差動 CLK 振幅	$0.6V_{P-P} \sim 2.0V_{P-P}$

パッケージ熱抵抗

Package	θ _{J-C} (Top of Package)	θ _{J-PAD} (Thermal Pad)
128-Lead Exposed Pad LQFP	10°C/W	2.8°C / W

ハンダ付けのプロセスは、National Semiconductor's Reflow Temperature Profile 規格に準拠してください。www.national.com/JPN/packaging をご覧ください。

コンバータの電気的特性

以下の仕様は較正後に適用され条件は次のとおりです。 $V_A = V_{DR} = + 1.9 V_{DC}$ 、 OutV = 1.9 V、 V_{IN} FSR(AC 結合) = 差動 800mV_{P-P} 、 $C_L = 10 \text{pF}$ 、 0.5V_{P-P} でデューティ・サイクル 50% の差動 AC 結合正弦波クロック $f_{CLK} = 1 \text{GHz}$ 、 $R_{EXT} = 3300 \pm 0.1\%$ 、 アナログ信号 ソース・インピーダンス = 100 。 太文字表記のリミット値は $\mathbf{T_A} = \mathbf{T_{MIN}} \sim \mathbf{T_{MAX}}$ にわたって適用されます。特記のない限り、すべてのリミット値は、 $T_A = 25$ です。 (Note 6、7)

Symbol	Parameter	Conditions	Typical (Note 8)	Limits (Note 8)	Units (Limits)
STATIC CO	ONVERTER CHARACTERISTICS		······································		
INL.	Integral Non-Linearity		±0.35	±0.9	LSB (max)
DNL	Differential Non-Linearity		±0.25	±0.7	LSB (max)
	Resolution with No Missing Codes			8	Bits
V _{OFF}	Offset Error		-0.45	-1.5 0.5	LSB (min) LSB (max)
TC V _{OFF}	Offset Error Tempco	-40°C to +85°C	-3		ppm/°C
PFSE	Positive Full-Scale Error (Note 9)		-2.2	±25	mV (max)
NFSE	Negative Full-Scale Error (Note 9)		-1.1	±25	mV (max)
TC PFSE	Positive Full Scale Error Tempco	-40°C to +85°C	20		ppm/°C
TC NFSE	Negative Full Scale Error Tempco	-40°C to +85°C	13		ppm/°C
Dynamic C	Converter Characteristics				
FPBW	Full Power Bandwidth		1.7		GHz
B.E.R.	Bit Error Rate		10-18		Error/Bit
	Gain Flatness	d.c. to 500 MHz	±0.5		dBFS
	Gain Flatness	d.c. to 1 GHz	±1.0		dBFS
		$f_{IN} = 100 \text{ MHz}, V_{IN} = FSR - 0.5 \text{ dB}$	7.5		Bits
ENOB	Effective Number of Bits	$f_{IN} = 248 \text{ MHz}, V_{IN} = FSR - 0.5 \text{ dB}$	7.5	7.1	Bits (min)
		$f_{IN} = 498 \text{ MHz}, V_{IN} = FSR - 0.5 \text{ dB}$	7.5	7.1	Bits (min)
		f _{IN} = 100 MHz, V _{IN} = FSR - 0.5 dB	47		dB
SINAD	Signal-to-Noise Plus Distortion Ratio	f _{IN} = 248 MHz, V _{IN} = FSR - 0.5 dB	47	44.8	dB (min)
		$f_{IN} = 498 \text{ MHz}, V_{IN} = FSR - 0.5 \text{ dB}$	47	44.8	dB (min)

コンバータの電気的特性(つづき)

以下の仕様は較正後に適用され条件は次のとおりです。 $V_A=V_{DR}=+1.9V_{DC}$ 、 OutV=1.9V、 V_{IN} FSR(AC 結合) = 差動 $800 \text{mV}_{P.P.}$ $C_L=10 \text{pF}$ 、 $0.5 \text{V}_{P.P}$ でデューティ・サイクル 50% の差動 AC 結合正弦波クロック $f_{CLK}=1 \text{GHz}$ 、 $R_{EXT}=3300$ $\pm 0.1\%$ 、 アナログ信号 ソース・インピーダンス= 100 。 太文字表記のリミット値は $\mathbf{T_A}=\mathbf{T_{MIN}}\sim\mathbf{T_{MAX}}$ にわたって適用されます。特記のない限り、すべてのリミット値は、 $T_A=25$ です。 (Note 6,7)

Symbol	Parameter	Conditions	Typical (Note 8)	Limits (Note 8)	Units (Limits)
		f _{IN} = 100 MHz, V _{IN} = FSR - 0.5 dB	48	1	dB
SNR	Signal-to-Noise Ratio	f _{IN} = 248 MHz, V _{IN} = FSR + 0.5 dB	48	45.5	dB (min)
	<u>L</u>	f _{IN} = 498 MHz, V _{IN} = FSR - 0.5 dB	48	45.5	dB (min)
		$f_{IN} = 100 \text{ MHz}, V_{IN} = FSR - 0.5 \text{ dB}$	-57		dB
THD	Total Harmonic Distortion	f _{IN} = 248 MHz, V _{IN} = FSR - 0.5 dB	-57	-50	dB (max)
	4	f _{IN} = 498 MHz, V _{IN} = FSR - 0.5 dB	-57	-50	dB (max)
		f _{IN} = 100 MHz, V _{IN} = FSR - 0.5 dB	-64		dB
2nd Harm	Second Harmonic Distortion	f _{IN} = 248 MHz, V _{IN} = FSR - 0.5 dB	-64		d₿
		f _{IN} = 498 MHz, V _{IN} = FSR - 0.5 dB	-64		dB
		f _{IN} = 100 MHz, V _{IN} = FSR - 0.5 dB	-64		dB
3rd Harm	Third Harmonic Distortion	f _{IN} = 248 MHz, V _{IN} = FSR - 0.5 dB	-64		dB
		f _{IN} = 498 MHz, V _{IN} = FSR - 0.5 dB	-64		dB
		f _{IN} = 100 MHz, V _{IN} = FSR - 0.5 dB	58.5		dB
SFDR	Spurious-Free dynamic Range	f _{IN} = 248 MHz, V _{IN} = FSR - 0.5 dB	58.5	50	dB (min)
		$f_{IN} = 498 \text{ MHz}, V_{IN} = FSR - 0.5 \text{ dB}$	58.5	50	dB (min)
		f _{IN1} = 121 MHz, V _{IN} = FSR - 7 dB			GD (IIIII)
IMD	Intermodulation Distortion	$f_{IN2} = 126 \text{ MHz}, V_{IN} = FSR - 7 \text{ dB}$	-51		dB
	Out of Range Output Code	(V _{IN} +) - (V _{IN}) > + Full Scale		255	
	(In addition to OR Output high)	$(V_{IN}^+) - (V_{IN}^-) < -$ Full Scale		0	7
ANALOG I	NPUT AND REFERENCE CHARACTE		-L	<u> </u>	
	Full Scale Analog Differential Input Range	FSR pin Low		550	mV _{P-P} (min
V _{IN}			600	650	mV _{P-P} (max
		FSR pin High	800	750	mV _{P-P} (min
				850	mV _{P-P} (max
				V _{CMO} - 50	mV (min)
CMI	Common Mode Analog Input Voltage		V _{CMO}	V _{CMO} + 50	mV (max)
•	Analog Input Capacitance	Differential	0.02	CIVIO	pF
O _{IN}	(Note 10)	Each input to ground	1.6		pF
				94	Ω (min)
R _{IN}	Differential Input Resistance		100	106	Ω (max)
ANALOG C	OUTPUT CHARACTERISTICS			l	
V _{CMO}	Common Mode Output Voltage		1.01	0.95	V (min)
CMO	Common wiede Output Voltage	I _{CMO} = ±1 μA	1.21	1.45	V (max)
rc v _{cmo}	Common Mode Output Voltage Temperature Coefficient	$T_A = -40^{\circ}\text{C to } +85^{\circ}\text{C}$	118	1	ppm/°C
rc v _{cmo}		$T_A = -40$ °C to +85°C $I_{BG} = \pm 100 \mu A$	118	1.22 1.33	ppm/°C V (min) V (max)
/ _{BG}	Temperature Coefficient Bandgap Reference Output Voltage Bandgap Reference Voltage	· ·	1.26		V (min) V (max)
BG C V _{BG}	Temperature Coefficient Bandgap Reference Output Voltage Bandgap Reference Voltage Temperature Coefficient	I _{BG} = ±100 μA			V (min)
BG C V _{BG}	Temperature Coefficient Bandgap Reference Output Voltage Bandgap Reference Voltage	$I_{BG} = \pm 100 \ \mu A$ $T_A = -40^{\circ}C \text{ to } +85^{\circ}C,$	1.26		V (min) V (max)
/ _{BG} TC V _{BG} CLOCK INF	Temperature Coefficient Bandgap Reference Output Voltage Bandgap Reference Voltage Temperature Coefficient PUT CHARACTERISTICS	$I_{BG} = \pm 100 \ \mu A$ $T_A = -40^{\circ}C \text{ to } +85^{\circ}C,$	1.26		V (min) V (max)
BG CV _{BG}	Temperature Coefficient Bandgap Reference Output Voltage Bandgap Reference Voltage Temperature Coefficient	$I_{BG} = \pm 100 \mu\text{A}$ $T_{A} = -40^{\circ}\text{C to } +85^{\circ}\text{C},$ $I_{BG} = \pm 100 \mu\text{A}$	1.26	0.4	V (min) V (max) ppm/°C
BG CV _{BG}	Temperature Coefficient Bandgap Reference Output Voltage Bandgap Reference Voltage Temperature Coefficient PUT CHARACTERISTICS	I_{BG} = ±100 μA T_A = -40°C to +85°C, I_{BG} = ±100 μA Square Wave Clock	1.26 -28	0.4 2.0 0.4	V (min) V (max) ppm/°C V _{P-P} (min) V _{P-P} (max) V _{P-P} (max)
/ _{BG}	Temperature Coefficient Bandgap Reference Output Voltage Bandgap Reference Voltage Temperature Coefficient PUT CHARACTERISTICS Differential Clock Input Level	I_{BG} = ±100 μA T_A = -40°C to +85°C, I_{BG} = ±100 μA Square Wave Clock Sine Wave Clock	1.26 -28 0.6	0.4 2.0 0.4	V (min) V (max) ppm/°C V _{P-P} (min) V _{P-P} (max) V _{P-P} (min)

コンバータの電気的特性(つづき)

以下の仕様は較正後に適用され条件は次のとおりです。 $V_A=V_{DR}=+1.9V_{DC}$ 、 OutV=1.9V、 V_{IN} FSR(AC 結合) = 差動 $800 \text{mV}_{P.P.}$ $C_L=10 \text{pF}$ 、 $0.5 \text{V}_{P.P}$ でデューティ・サイクル 50% の差動 AC 結合正弦波クロック $f_{CLK}=1 \text{GHz}$ 、 $R_{EXT}=3300\pm0.1\%$ 、 アナログ信号 ソース・インピーダンス= 100 。 太文字表記のリミット値は $\mathbf{T_A}=\mathbf{T_{MIN}}\sim\mathbf{T_{MAX}}$ にわたって適用されます。特記のない限り、すべてのリミット値は、 $T_A=25$ です。 (Note 6,7)

Symbol	Parameter	Conditions	Typical (Note 8)	Limits (Note 8)	Units (Limits)
	CONTROL PIN CHARACTERISTICS				
V _{IH}	Logic High Input Voltage	(Note 12)		1.4	V (min)
V _{IL}	Logic Low Input Voltage	(Note 12)		0.5	V (max)
1	Input Current	$V_{iN} = 0$ or $V_{iN} = V_A$	±1		μΑ
C _{IN}	Logic Input Capacitance (Note 13)	Each input to ground	1.2		pF
DIGITAL O	OUTPUT CHARACTERISTICS				
		OutV - V managered single anded	200	200	mV _{P-P} (min)
v	LVDS Differential Output Voltage	OutV = V _A , measured single-ended	300	450	mV _{P-P} (max
V _{OD}	LVDS Differential Output Voltage	Out CND managed single and d	005	140	mV _{P-P} (min)
	*	OutV = GND, measured single-ended	225	340	mV _{P-P} (max
Δ V _{OD DIFF}	Change in LVDS Output Swing Between Logic Levels		±1		mV
V _{os}	Output Offset Voltage		800		mV
	Output Offset Voltage Change		. 4		
ΔV _{os}	Between Logic Levels		±1		mV
l _{os}	Output Short Circuit Current	Output+ & Output- connected to 0.8V	-4		mA
z _o	Differential Output Impedance		100		Ohms
POWER S	UPPLY CHARACTERISTICS	-			
I _A	Analog Supply Current	PD = Low	646	792	mA (max)
		PD = High	4.5		mA
DR	Output Driver Supply Current	PD = Low	108	160	mA (max)
		PD = High	0.1		mA
P _D	Power Consumption	PD = Low	1.43	1.8	W (max)
		PD = High	8.7		mW
PSRR1	D.C. Power Supply Rejection Ratio	Change in Offset Error with change in V _A from 1.8V to 2.0V	73		dB
AC ELECT	RICAL CHARACTERISTICS				
		T _A = 85°C	1.1	1.0	GHz (min)
f _{CLK1}	Maximum Conversion Rate	T _A ≤ 75°C	1.3		GHz
		T _A ≤ 70°C	1.6		GHz
f _{CLK2}	Minimum Conversion Rate		200		MHz
	Input Clock Duty Cycle	200 MHz ≤ Input clock frequency < 1 GHz	50	20 80	% (min) % (max)
t _{CL}	Input Clock Low Time (Note 12)		500	200	ps (min)
t _{ch}	Input Clock High Time (Note 12)		500	200	ps (min)
011	DCLK Duty Cycle (Note 12)		50	45 55	% (min) % (max)
t _{LHT}	Differential Low to High Transition Time	10% to 90%, C _L = 2.5 pF	250		ps
t _{HLT}	Differential High to Low Transition Time	10% to 90%, C _L = 2.5 pF	250		ps
t _{osk}	DCLK to Data Output Skew (Note 11)	50% of DCLK transition to 50% of Data transition	0	±200	ps (max)
t _{AD}	Sampling (Aperture) Delay	Input CLK+ Fall to Acquisition of Data	930		ps
AJ	Aperture Jitter		0.4		ps rms
t _{od}	Input Clock to Data Output Delay	50% of Input Clock transition to 50% of Data transition	2.7		ns
	Pingling Dolay (Latency) (Note 14)	"D" Outputs		7	Closk Core
	Pipeline Delay (Latency) (Note 11)	"Dd" Outputs		8	Clock Cycles


www.national.com/jpn/

コンバータの電気的特性(つづき)

以下の仕様は較正後に適用され条件は次のとおりです。 $V_A = V_{DR} = + 1.9V_{DC}$ 、OutV = 1.9V、 V_{IN} FSR(AC 結合) = 差動 800mV $_{P.P.}$ C $_L = 10$ pF、0.5V $_{P.P}$ でデューティ・サイクル 50% の差動 AC 結合正弦波クロック $f_{CLK} = 1$ GHz、 $R_{EXT} = 3300 \pm 0.1$ %、アナログ信号 ソース・インピーダンス = 100 。 太文字表記のリミット値は $T_A = T_{MIN} \sim T_{MAX}$ にわたって適用されます。特記のない限り、すべてのリミット値は、 $T_A = 25$ です。(Note 6、7)

Symbol	Parameter	Conditions	Typical (Note 8)	Limits (Note 8)	Units (Limits)
t _{WU}	PD low to Rated Accuracy Conversion (Wake-Up Time)		500		ns
t _{CAL}	Calibration Cycle Time		46,000		Clock Cycles

- Note 1: 絶対最大定格とは、デバイスに破壊が発生する可能性のある制限値をいいます。絶対最大定格での動作は保証されません。動作定格とはデバイスが機能する条件を示しますが、特定の性能リミット値を保証するものではありません。保証された仕様、および試験条件については「電気的特性」を参照してください。保証された仕様はリストに示された試験条件でのみ適用されます。リストに示されている試験条件の下で動作していない場合には、いくつかの性能特性は低下することがあります。
- Note 2: 特記のない限り、すべての電圧は GND = DRGND = 0V を基準にして測定されています。
- Note 3: いずれかのピンで入力電圧 $(V_{\rm IN})$ が電源電圧を超えた場合(すなわち $V_{\rm IN} < {\rm GND}$ 、または $V_{\rm IN} > {\rm V_A}$ のとき)、そのピンの入力電流を $25{\rm mA}$ 以下に制限しなければなりません。 最大パッケージ入力定格電流 $(50{\rm mA})$ により、電源電圧を超えて $25{\rm mA}$ の電流を流すことができるピン数は 2 本に制限されます。これらのリニット値は、電源ピン、グラウンド・ピン、デジタル出力ピンには適用されません。
- Note 4: 人体モデルの場合、100pF のコンデンサから直列抵抗 1.5 k を通して各ピンに放電させます。 マシン・モデルの場合は、220pF のコンデンサから直接各ピンに放電させます。
- Note 5: 面実装デバイスのハンダ付け方法については、1986 年以降に発行された「National Semiconductor Linear Data Book」の "Surface Mount" セクションを参照してください。
- Note 6: アナログ入力は、以下に示されるように保護されています。絶対最大定格を超える入力電圧振幅はデバイスを破壊することがあります。



- Note 7: 精度を保証するために、 V_A および V_{DR} 電源ピンにはそれぞれ別個のパイパス・コンデンサを設けて同一電源に接続します。また、定格性能を達成するには、裏面の露出パッドをグラウンドに適切にハンダ付けする必要があります。
- **Note 8:** 代表値 (Typical) は、T_J = 25 で得られる最も標準的な数値です。テスト・リミット値はナショナル セミコンダクターの平均出荷品質レベル AOQL に基づき保証されます。
- Note 9: 本デバイスのフルスケール誤差の計算では、実際のリファレンス電圧はその公称値に正確に一致していると仮定しています。 そのためデバイスのフルスケール誤差は、フルスケール誤差とリファレンス電圧誤差の組み合わせになります。 Figure 2 の伝達特性を参照してください。 ゲイン誤差とフルスケール誤差の関係についてはゲイン誤差の仕様定義を参照してください。
- Note 10: アナログ入力容量とクロック入力容量はダイ容量のみです。リードとボンディング・ワイヤが持つインダクタンスによってダイ容量から分離された状態で、差動 とつにはグラウンドに対して 0.65pF の容量が、他のピンには 0.95pF の容量が、それぞれ存在します。
- Note 11: このパラメータは設計によって保証されています。製造時の試験は行っていません。
- Note 12: このパラメータは設計と特性評価によって保証されています。 製造時の試験は行っていません。
- Note 13: デジタル制御ピン容量はダイ容量のみです。リードとボンディング・ワイヤのインダクタンスによってダイ容量から分離された状態で、各ピンにはグラウンドに対して 1.6pF の容量が存在します。
- Note 14: ADC081000 はサンプリング・レートの半分のクロック周波数でデータが出力されるインタリーブされた 2 系統の出力バスを備えています。各バスのデータはサンプリング・レートの半分のクロックで出力されます。第二のバス (D0 から D7) は、第一のバス (Dd0 から Dd7) のレイテンシよりも 1 クロック少ないパイプライン・レイテンシを有します。

用語の定義

アパーチャ(サンプリング) ディレイ (APERTURE (SAMPLING) DELAY) は、クロック入力の立ち下がリエッジからサンプリング・スイッチが開くまでに要する時間です。 サンブル / ホールド回路は入力信号の取り込みを効果的に停止させ、クロックが Low レベルになってから t_{AD} 後に「ホールド」モードになります。

アパーチャ・ジッタ (APERTURE JITTER:t_{AJ}) は、隣り合うサンプリング間アパーチャ・ディレイのばらつく期間を示します。アパーチャ・ジッタは入力のノイズとして現れます。

ビ外誤り率 (Bit Error Rate: B.E.R.) は、誤りが発生する確率を表し、単位時間あたりの推定エラー個数をその時間内に観測されるビ外数で除算したものとして定義されます。 10 ~ 18 の B.E.R. は統計的に約 4 年ごとに発生する 1 ビット・エラーに相当します

クロック・デューティ・サイクル (CLOCK DUTY CYCLE) は、クロック周期に対してクロック波形が High となっている時間の比です。

微分非直線性 (DIFFERENTIAL NON-LINEARITY:DNL) は、 理想的なステップである ILSB からの最大偏差として表されます。 IGSPS でランプ入力とともに測定されます。

有効ビット (EFFECTIVE NUMBER OF BITS: ENOB or EFFECTIVE BITS) は、信号 /(ノイズ+歪み) 比または SINAD の別の規定方法です。 ENOB は (SINAD - 1.76)/6.02 として定義され、この値のビット数をもつ完全な A/D コンバータに等しいコンバータであることを意味します。

フルパワー帯域幅 (FULL POWER BANDWIDTH:FPBW) は、フルスケール入力に対して再現される出力基本周波数特性で低周波数帯域に対して3dB低下する周波数として測定されます。

ゲイン誤差 (GAIN ERROR) は、伝達関数の実測値と理想カーブとの偏差のことです。ゲイン誤差はオフセット誤差とフルスケール誤差から求められます。

- PGE = OE PFSE
- NGE = -(OE NFSE) = NFSE OE
- Gain Error = NFSE PFSE = PGE + NGE

ここで、PGE は正のゲイン誤差、NGE は負のゲイン誤差、OE は オフセ外誤差、PFSE は正のフルスケール誤差、NFSE は負のフ ルスケール誤差です。

積分非直線性 (INTEGRAL NON-LINEARITY:INL) は、入力から出力への伝達関数を通る直線を基準とした、各個別コードの偏差を表します。この直線から任意のコードとの偏差は、各コード値の中央から測定します。ベスト・フィット法を使用します。

混変調歪み (INTERMODULATION DISTORTION:IMD) は、A/D の入力に 2 つの近接した周波数を同時に入力し、結果として作り出される追加のスペクトラル成分です。 2 つの周波数入力のうちの 1 つの周波数のパワーに対する 2 次および 3 次混変調成分のパワーの比として定義されます。 IMD は通常 dBFS で表されます。

LSB (LEAST SIGNIFICANT BIT) は、全ビ外のうち最下位または重み付けの最も小さいビットです。 LSB の値は、

$$V_{FS}/2^n$$

ここで、 V_{FS} はFSR 入力で設定される差動フルスケール振幅 V_{IN} 、"n"はビット数を単位とするA/Dコンバータの分解能でADC081000では 8 です。

LVDS 差動出力電圧 (LVDS DIFFERENTIAL OUTPUT VOLTAGE: V_{OD}) は、それぞれグラウンドを基準として測定した V_{D} - 電圧の差の絶対値です。

LVDS 出力オフセット電圧 (LVDS OUTPUT OFFSET VOLTAGE: V_{OS}) は、D + と D - と の出力電圧の中点で、すなわち $[(V_D +) + (V_D -)]/2$ です。




FIGURE 1.

ミッシング・コード (MISSING CODE) は、入力電圧をわずかに変化させたときに、あるコードから次位のコードの間に抜けが生じて ADC から出力されないコードです。 すべての入力レベルで、ミッシング・コードが発生することはありません。

MSB (MOST SIGNIFICANT BIT) は、全ビットのうち最上位または重み付けの最も大きいビットです。 MSB の値はフルスケールの 1/2 に相当します。

負のフルスケール誤差 (NEGATIVE FULL-SCALE ERROR) は、最初のコード遷移点が、理想的な - $V_{\rm IN}/2$ より 1/2LSB 下の点からどのくらい離れているかを表します。 ADC081000 の場合、リファレンス電圧は理想として仮定しているため、この誤差はフルスケール誤差とリファレンス電圧誤差の組み合わせたものになります。

オフセット誤差 (OFFSET ERROR:V_{OFF}) は、中点が理想ゼロ電圧差動入力からどの程度ずれているかを表します。

出力ディレイ (OUTPUT DELAY:t_{OD}) は、DCLK の立ち上がり エッジから出力ピンにアップデートされたデータが現われるまでの ディレイ時間です。

オーバーレンジ回復時間 (OVER RANGE RECOVERY TIME) は、コンバータから見た差動入力電圧が± 1.2V から 0V に遷移した時点から、コンバータが回復して定格精度で変換を行えるようになるまでに必要な時間です。

パイプライン・ディレイ (PIPELINE DELAY: LATENCY) は、変換開始からその変換データが出力ドライバ段に現れるまでの期間をクロック数で表したものです。 新しいデータは各クロック・サイク ルごとに有効になりますが、 パイプライン・ディレイと $t_{\rm OD}$ の和による変換により遅延が規定されます。

正のフルスケール誤差 (POSITIVE FULL-SCALE ERROR: PFSE) は、最後のコード遷移点が、理想的な+ $V_{IN}/2$ より 1-1/2LSB 下の点からどのくらい離れているかを表します。 ADC081000 の場合、リファレンス電圧は理想として仮定しているため、この誤差はフルスケール誤差とリファレンス電圧誤差の組み合わせたものになります。

電源電圧変動除去比 (POWER SUPPLY REJECTION RATIO: PSRR)は2つの仕様を意味します。PSRR1 (DC PSRR)は、電源電圧が1.8V から2.0V に変化した結果生じるオフセット誤差の比です。PSRR2 (AC PSRR)は、電源に乗っているAC信号が出力でどの程度良好に除去されているかを表し、248MHz、50 mV_{P.P} の信号を電源に重畳させて測定します。PSRR2は、出力におけるその信号の出力振幅と、電源ピンにおけるその信号との比で示します。PSRR はdBで表されます。

用語の定義(つづき)

信号対ノイズ比 (SIGNAL TO NOISE RATIO:SNR) は、出力における入力信号の rms 値と、高調波と DC は含めずに、サンプリング周波数の 1/2 周波数未満のすべてのスペクトル成分の rms 値の合計との比で、単位は dB です。

信号 /(ノイズ + 歪み) 比 (SIGNAL TO NOISE PLUS DISTORTION RATIO: S/(N + D) or SINAD) は、クロック信号の 1/2 以下の周波数における、歪みを含め DC 成分を除いたその他すべてのスペクトラル成分の実効値に対する入力信号の出力での実効値の比として dB で表されます。

スプリアス・フリー・ダイナミック・レンジ (SPURIOUS FREE DYNAMIC RANGE: SFDR) は、入力信号の実効値に対するピーク・スプリアス信号との差で、dB で表されます。ここで言うピーク・スプリアス信号とは、出力スペクトラムに現われる任意のスプリアス信号であり、入力に現われるものではありません。

全高調波歪み (TOTAL HARMONIC DISTORTION:THD) は、2次から10次までの高調波の合計出力レベルと基本周波数の出力レベルとの比で、dBで表されます。 全高調波歪み THD は次式から求められます。

THD =
$$20 \times \log \sqrt{\frac{A_{f2}^2 + ... + A_{f10}^2}{A_{f1}^2}}$$

 A_{f1} は基本周波数 (出力) パワーの実効値 (RMS 値)、 A_{f2} から A_{f10} は出力スペクトラムに現れる高調波のうち 2 次から 10 次までの高調波のパワーです。

- **2** 次高調波歪み **(2nd Harm)** は、出力で見た入力周波数の rms パワーと出力で見た 2 次高調波のパワーとの比で、単位は dB です。
- **3** 次高調波歪み (**3rd Harm**) は、出力で見た入力周波数の rms パワーと出力で見た 3 次高調波のパワーとの比で、単位は dB です。

変換特性




FIGURE 2. Input / Output Transfer Characteristic

タイミング図








FIGURE 3. ADC081000 Timing


代表的な性能特性





























































































































Power Consumption vs. Sample Rate







Spectral Response @ f_{IN} = 1.5 GHz




Spectral Response @ f_{IN} = 100 MHz



Spectral Response @ f_{IN} = 498 MHz




Spectral Response @ f_{IN} = 1.6 GHz



特記のない限り、 $V_A=V_{DR}=+1.9V$ 、 $f_{CLK}=1$ GHz(差動クロック)、 $f_{IN}=248$ MHz の差動入力です。温度に対応して示されたパラメータは、各温度において再較正を行ったあとで測定されています。

Intermodulation Distortion



機能説明

ADC081000 は、高速動作を可能にする革新的なアーキテクチャを備えた、多用途で高性能な使いやすい A/D コンバータです。 さまざまな制御機能によって回路ソリューションへの応用が簡単です。ADC081000 はセルフキャリプレーション・フォールディング・アーキテクチャを採用し 7.5 以上の有効ビットを達成しています。フォールディング・アンプの採用によってそれまで必要であった多くのコンパレータの削減と消費電力の節減を果たし、一方で補間によってフロントエンド・アンプの個数を削減し、入力信号の負荷を抑えるとときに電力要件を緩和しています。さらにオンチップ較正機能が、折り返しアーキテクチャにありがちなINLの折れ曲がりを抑えます。 結果として、きわめて高速、高性能、かつ低消費電力のコンバータが実現されました。 最適な性能を得るために、このセクションと「アプリケーション情報」セクションで述べる要件に従ってください。

1.0 概要

アナログ入力信号、すなわちコンバータの入力電圧範囲は、代表値で 200MSPS から 1.6GSPS のレートにて、8 ビットでデジタイズされます。 負のフルスケールに満たない 差動入力では出力ワードはすべてゼロになります。 正のフルスケールを超える差動入力では出力ワードはすべて 1 になります。 出力コードの本来の値が 00hから FFh の範囲を逸脱した場合、 OR (アウト・オブ・レンジ) 出力がアクティブになります。

このコンバータは 2 組の LVDS 出力バスにデータを供給する 1:2 デマルチプレクサを内蔵しています。それぞれのバスからは A/D コンバータのサンプリング・レートの半分のレートでデータ・ワードが出力されます。 完全な変換レートで出力ワードを得るために外部でインタリーブが必要です。

出力レベルは通常レベルか低減レベルのいずれかを選択可能です。低減レベルを使用すると電力が節減されますが、特にサンプリング・レートが高いシステムやマージンが少ないシステムで、一部または全部のビットのデータ・キャプチャで誤動作を引き起こす可能性があります。

ADC081000 のリファレンス電圧は 1.254V バンドギャップ・リファレンスから生成され、外部で利用できるように V_{BG} ピンから出力されています。 V_{BG} 出力は \pm $100\,\mu$ A の電流ソースまたはシンクが可能です。

内部バンドギャップから生成されるリファレンス電圧の公称値は、FSR ピンで決まるとおり、600mV または 800mV のいずれかです。 詳しくはセクション 1.3 を参照してください。 なお、外部リファレンス電圧の使用に関する規定はありません。

完全な差動コンパレータ設計、画期的なサンプル・アンド・ホールド・アンプ設計、さらには自己較正機能の組み合わせによって、1.0GHzを超える SINAD/ENOB 応答を実現しています。 ADC081000 出力データ信号方式は LVDS で、その出力フォーマットはオフセット・バイナリです。

1.1 自己較正

自己較正はパワーアップ時に実行されますが、外部からの指示によって実行させることも可能です。較正処理では、100 アナログ入力差動終端抵抗のトリミングと、フルスケール誤差、オフセット誤差、DNL、INLを最小限に抑えるように調整が行われ、その結果、SNR、THD、SINAD(SNDR)、SFDR、ENOBを最大限に高めます。内部バアイス電流も較正処理中に設定されます。電源オン時の較正でも外部指示による較正でも、以上の動作は変わりません。

自己較正の実行はチップの機能にとって重要で、適切な性能を 得るためには不可欠です。パワーオン時に実行しなければならな いほか、FSR ピンを変更したときにも自己較正を実行しなければな りません。 最高の性能を得るには、アプリケーションの電源を投入して 20 秒以上が経過してから自己較正を実行するとともに、較正を最後に実行してから周囲温度が 30 以上変化したときに再較正を実行してください。詳細はセクション 5.1.2 を参照してください。

較正プロセスの実行中、入力終端抵抗は $R_{\rm EXT}/33$ に等しくなる ようにトリミングされます。 外部抵抗 $R_{\rm EXT}$ は 32 ピンとグラウンドの 間に接続し、値は $3300~\pm~0.1\%$ でなければなりません。この抵抗値を用いて入力終端抵抗は 100~ にトリミングされます。このほか $R_{\rm EXT}$ は、トラック・アンド・ホールド・アンプ、プリアンプ、およびコンパレータが必要とする適切なバイアス電流の設定にも使用されるため、他の抵抗値に変更してはなりません。

通常動作において、較正は電源投入直後のほか、CAL ピンを 少なくとも10クロック・サイクル Low に維持し続く10クロック・サ イクル以上 High に維持した場合、有効な較正コマンドが与えら れたとして較正処理が実行されます。較正ルーチンの開始では、 CALを10クロック・サイクル以上を High にしたあとに CAL ピン を Low にする必要はありません。ただし、パワーオン時に CAL ピンを High に保持していると、CAL ピンが上述のとおり10クロック Low 後 10クロック High になるまで、較正プロセスは実行されま せん。

CalDly ピンによって電源印加後に開始される較正処理の遅延時間を2種類の設定から選択します。CalDlyをLowにした場合の較正遅延は2²⁴ クロック・サイクル (1GSPS で約 16.8ms)、CalDlyをHighにした場合は2³⁰ クロック・サイクル (1GSPS で約 1.07s)です。処理開始を遅延させることで、較正が実行される前に、電源電圧が上昇して安定するまでの時間を確保できます。電源投入時にPDピンをHighに保持すると、PDピンがLowになるまで較正遅延カウンタはディスエーブルされます。すなわち、電源オン時にPDピンをHighに保つことで、電源投入時の較正サイクルを開始をさらに遅らせることが可能です。

較正処理中はCalRun出力がHighになります。 較正が電源投入 またはコマンドのいずれで開始された場合でも CalRun 出力の動 作は同じです。

デバイスがパワーダウン・モードのときは較正の開始と実行はできません。パワーダウンと較正の関係についてはセクション 1.7 を参照してください。

1.2 入力の取り込み

データは CLK + (18 ピン) の立ち下がりエッジで取り込まれたあと、デジタル的に等価なデータは、"D" 出力バスには 7 クロック後に、"Dd" 出力バスには 8 クロック後に、それぞれ出力されます。出力にデータが現れるまで実際にはtOD の内部遅延がさらに加わります。タイミング図を参照してください。 ADC081000 は、クロックが入力され、パワーダウン・ピン PD が Low である限り変換をします。

1.3 アナログ入力

ADC081000は差動入力信号で駆動しなければなほせん。入力は、DC_Coup ピンをグラウンドにした場合はAC 結合に、DC_Coup ピンを High にした場合は V_{CMO} 出力電圧に等しくかつ追従する入力同相電圧を持つ DC 結合になます。

フルスケール・レンジは FSR ピンで設定します。 FSR を High にすると入力差動フルスケール・レンジは 800mV_{P-P} におり、 FSR をグラウンドにすると差動フルスケール・レンジは 600mV_{P-P} に設定されます。

機能説明(つづき)

1.4 クロック

ADC081000 は AC 結合の差動クロック信号で駆動しなければなりません。 クロック入力ピンの使用方法をセクション 4 に示します。また、A/D コンバータからの出力をラッチできるように、差動 LVDS クロックが出力されています。

出力データをキャプチャする外部回路の自由度を高めるため、出力データの同期エッジは、出力データ・クロック (DCLK) の立ち上がリエッジまたは立ち下がリエッジのいずれかに設定が可能です。設定は OutEdge ピンで選択します。 OutEdge 入力を High にすると出力データはDCLK の立ち上がリエッジに同期して遷移し、OutEdge を Low にすると DCLK の立ち下がリエッジに同期して遷移します。

1.5 LVDS 出力

データ出力、アウト・オブ・レンジ (OR)、および DCLK は、LVDS に準拠した出力です。差動100 負荷に対する出力電流源の駆動能力は、OutV 入力が High の場合は 3mA、OutV 入力が Low の場合に 2.2mA です。LVDS の信号線長が短く低ノイズのシステムの場合は、OutV 入力を Low にして低消費電力にしても満足の行く性能が得られると考えられます。LVDS ラインが長いか ADC081000 が使われているシステムにノイズが多い場合、あるいはその両方に該当する場合は、OutV ピンを High にする必要があると考えられます。

LVDS レベルは特定の LVDS 仕様を満たすことを想定していませんが、LVDS レシーバとインタフェースがとれる出力レベルにするのが実際的です。

1.6 アウト・オブ・レンジ (OR) 出力

入力信号が範囲外 (アウト・オブ・レンジ) のとき、本来のコードは正のフルスケールお洗大きくなるか負のフルスケールお洗小さくなます。任意のサンプリングに与えられた入力信号がレンジを逸脱している場合、該当ワード時間にわたって OR 出力が High になます。

1.7 パワーダウン

パワーダウン・ピン (PD) が Low のときは、このデバイスはアクティブ状態です。PD ピンを High にするとデバイスはパワーダウン・モードに移行し、デバイスの消費電力は最小限のレベルにまで下が3、出力はハイインピーダンス状態になります。通常動作に復帰する場合、パイプラインは無意味な情報を保持しているため無効として扱わなければなりません。

較正処理の実行中に PD 入力を High にすると、デバイスは較正シーケンスが完了するまではパワーダウン・モードに移行しません。ただし、PD を High にした状態で電源を印加した場合は、PD 入力が Low になるまでデバイスは較正シーケンスを開始しません。デバイスのパワーダウン中にコマンドを使って較正シーケンスを要求した場合でも較正は開始されることはありません。すなわち、パワーダウン・モードでは較正コマンドは無視されます。

1.8 制御ピンと外部利用出力ピンのまとめ

Table 1 と Table 2 に、ADC081000 の各制御ピンと外部利用出力ピンの機能を簡単にまとめます。この表はあくまで参考であり、それぞれのピンの詳細と使用法についてはデータシート中の説明を参照してください。

TABLE 1. Digital Control Pins

F	PIN	DESCRIPTION	LOW	HIGH
	3	OutV	440mV Outputs	600mV Outputs
	4	OutEdge	Data Transition at DCLK Fall	Data Transition at DCLK Rise
	14	DC_Coup	A.C. Coupled Inputs	D.C. Coupled Inputs
2	26	PD	Normal Operation	Power Down
(30	CAL	Normal Operation	Run Calibration
	35	FSR	600 mV _{P-P} Full- Scale In	800 mV _{P-P} Full- Scale In
1	27	CalDly	2 ²⁴ Clock Cycles	2 ³⁰ Clock Cycles

TABLE 2. Convenience Output Pins

PIN	DESCRIPTION USE / INDICATION	
7	V _{CMO}	Common Mode Output Voltage.
31	1 V _{BG} 1.25V Convenience Output	
79	OR+ Differential Out-Of-Range	
80	OR- Indication; active high.	
126	CalRun	Low is normal operation. High indicates Calibration is running.

アプリケーション情報

2.0 リファレンス電圧

ADC081000 のリファレンス電圧はバンドギャップ・リファレンス電圧 1.254V から生成しており、外部から参照できるように V_{BG} 出力から出力されています。 V_{BG} ピンで利用できる出力電流は \pm 100 μ A です。 これ以上の電流を必要とする場合は V_{BG} 出力をバッファしてください。

内部パンドギャップから生成されるリファレンス電圧によって、セクション 1.3 に説明する FSR ピンのレベルで決まるとおり、フルスケールのピーク・ツー・ピーク振幅が 600mV または 800mV のいずれかに設定されます。外部リファレンス電圧の使用に関する規定はありません。

3.0 アナログ入力

アナログ入力は差動入力で、信号は AC 結合または DC 結合で与えます。 Table 3 に FSR ピンを High にしたときの入力と出力の関係を示します。 FSR ピンが Low の場合、電圧は Table 3 記載の mV 値の 75% になります。

アナログ入力をバッファした信号で駆動するとA/Dコンバータ入力のサンプリングに通常使用されるRCポールは不必要になります。A/Dコンバータの前段にアンプを置く場合、適切なノイズ性能と歪み性能、およびアプリケーションが使用する周波数において適切なゲインを持つアンプを選択するようにしてください。

TABLE 3. DIFFERENTIAL INPUT TO OUTPUT RELATIONSHIP (FSR High)

V _{IN} +	V _{IN} -	Output Code
V _{CM} – 200 mV	V _{CM} + 200 mV	0000 0000
V _{CM} – 99 mV	V _{CM} + 99 mV	0100 0000
V _{CM}	V _{CM}	0111 1111 /
		1000 0000
V _{CM} + 101 mV	V _{CM} – 101 mV	1100 0000
V _{CM} + 200mV	V _{CM} – 200 mV	1111 1111

A/D コンバータ入力には高精度な DC 同相電圧を与えなければ はません。DC_Coup(14 ピン) が Low で、入力信号が ADC と AC 結合の場合、必要な同相電圧 V_{CMO} はチップ内部で与えられます。 Figure 4を参照してください。




FIGURE 4. Differential Input Drive

DC_Coup ピンが High の場合、アナログ入力は DC 結合となり、アナログ入力ピンに対して同相電圧を外部から与える必要があります。この同相電圧は V_{CMO} 出力電圧に追従しなければなません。 V_{CMO} 出力電圧は温度によって変化する点に注意が必要です。アナログ入力を駆動するデバイスの同相電圧はこの変化に追従できなければなりません。入力同相電圧が V_{CMO} から変位するとフルスケール歪み性能が急激に悪化します。この現象は消費電力を抑えるために低い電源電圧を使用したときに必然的に生じます。入力同相電圧は V_{CMO} の 50 mV 以内に維持してください。

正負両方のアナログ入力の入力同相電圧を $V_{\rm CMO}$ の $50 {\rm mV}$ 範囲内に維持すれば、DC 結合時の性能は AC 結合時の性能と同等になます。

DC 結合を使用する場合は、適切な性能を維持するために、 V_{CMO} ピンを使って入力同相電圧を制御することが最も適切な方法です。

V_{CMO} 出力からの電流は± 1µA 以内になるように設定してくださ

DC 結合モード (DC_Coup ピンが High) での入力インピーダンスには、 $V_{\rm IN}$ +と $V_{\rm IN}$ - 間に存在する高精度の 100 抵抗と、各入力とグラウンド間に存在する入力容量が含まれます。フルスケールを逸脱して入力を駆動すると、飽和またはクリッピングによって正しくないデータが出力されます。

3.1 シングルエンド・アナログ信号の取扱い

ADC081000 はシングルエンド入力信号を適切に扱える手段を備えていません。シングルエンド信号を取り扱う場合は、シングルエンド信号をA/Dコンバータに与える前に差動信号に変換する方法が最も適切です。シングルエンドから差動信号への最も簡単な変換手段は、Figure 5 に示すようなバラン接続のトランスです。

バランは、超高周波に特化した設計でトランスより広い帯域幅を 持つため、超高周波で使用する場合はトランスより適しています。

ADC081000 は、シングルエンドで動作させるように設計されていないため、シングルエンドでの使用は推奨できません。ただし、性能の低下が許容できる場合は、使用しない人力をコンデンサでACグラウンドにパイパスするか、直接 V_{CMO} ピンに接続することによってADC08100をシングルエンド信号で駆動します。入力ピンを直接グラウンドに接続しないでください。




FIGURE 5. Single-Ended to Differential signal conversion with a balun-connected transformer

ADC081000 アナログ入力に DC 結合で接続する場合、シングルエンドから差動への信号変換はFigure 6に示すように、LMH6555 を使えば簡単です。このようなアプリケーションで LMH6555 は、ADC081000 に必要な低歪みと低ノイズ、および出力の平衡を維持しながら、シングルエンドから差動に信号変換を行います。適当なバッファを介して ADC081000 V_{CMO} ピンを LMH6555 の V_{CM REF} に接続すると、ADC081000 の最適な性能に必要な同相入力電圧が確保されます。Figure 6を参照してください。ここでは、低電圧で動作しオフセット電圧の小さい LMV321を、Figure 6のバッファに選択しています。ADC081000 V_{CMO} ピンからの出力電流を 1.0µA に制限してください。




FIGURE 6. Example of Serving the Analog Input with $\rm V_{CMO}$

3.2 アウト・オブ・レンジ (OR) 出力

クリッピングされた変換結果が得られた場合、OR + が High になり OR - が Low になって、範囲外 (アウト・オブ・レンジ) であることを示します。出力バスのいずれかから出力される本来のデータが 00h から FFh のレンジを逸脱している限り、OR 出力はアクティブの状態を続けます。

3.3 フルスケール入力レンジ

あらゆる A/D コンバータと同様に、入力レンジは A/D コンバータのリファレンス電圧によって決まります。 ADC081000 のリファレンス電圧は、内部バンドギャップ・リファレンスから生成しています。 FSR ピンは ADC081000 の実効リファレンス電圧を制御し、FSR ピンが High のときアナログ入力の差動フルスケール入力レンジは800mV_{P-P}、FSR ピンが Low のときは600mV_{P-P}、になります。 最高の SNR は FSR が High の場合に得られますが、より優れた歪み性能と SFDR 性能は FSR が Low のときに得られます。 LMH6555 はいずれの設定にも適しています。

4.0 クロック入力

ADC081000 は差動 LVDS クロック入力 CLK +とCLK -を備えています。これらのクロック・ピンは AC 結合の差動クロック信号で駆動しなければなりません。ADC081000 は差動 1.0GHz クロックで試験され、その性能が保証されていますが、通常は「電気的特性」記載のクロック周波数で良好な性能を発揮します。クロック入力は内部終端され、バイアスが加えられています。クロック信号は Figure 7 に示すように、クロック・ピンに容量性結合している必要があります。

動作定格を超えない条件において、「電気的特性」の表に記載されたサンプリング・レートを上限とする動作が可能です。与えられた周囲温度で、規定されているサンプリング・レートは注意いサンプリング・レートで動作させると、デバイスの信頼性と製品寿命を損ねる結果を招く場合があります。その理由は、サンプリング・レートが高くなると消費電力が大きくなりダイ温度が上昇するためです。信頼性の確保では適切なサーマル・マネジメントも重要です。セクション 7.2 を参照してください。




FIGURE 7. Differential (LVDS) Clock Connection

差動クロック・ライン・ペアは 100 の特性インピーダンスを備えていなければなりません。クロック・ラインは、できる限り短く、また、できる限り直接配線してください。ADC081000のクロック入力はトリニング調整されていない内蔵 100 抵抗によって内部終端されています。

クロック・レベルが十分にないとダイナミック性能が悪化します。過度のクロック・レベルはアナログ入力オフセット電圧を変化させる可能性があります。このような問題を防ぐために、クロック・レベルは「動作定格」の規定範囲に従ってください。

ADC081000 はデューティ・サイクル 50% のクロックを用いた 1.0GSPS動作試験によって性能が規定され保証されていますが、性能は本質的にはクロックのデューティ・サイクルには依存しません。ただし、動作温度範囲にわたって性能を維持するために、クロックの最小 High 時間と最小 Low 時間とが「電気的特性」表で規定される範囲に維持されるように、入力クロックのデューティ・サイクルを管理してください。

ADC081000 のような高速かつ高性能な A/D コンバータは、位相 ノイズ、すなわちジッタの少ない きわめて安定したクロックを必要とします。 A/D コンバータのジッタ要件は、 A/D コンバータの分解能 (ビット数)、 A/D コンバータの最高入力周波数、および A/D コンバータ入力フルスケール・レンジに対する入力信号振幅の比で決 おます。 ジッタに起因するSNR低下を生じさせない許容される最大ジッタ (すべてのジッタ源に起因するジッタの合計)は次のとおりです。

$$t_{J(MAX)} = (V_{IN(P-P)}/V_{INFSR}) \times (1/(2^{(N+1)} \times \pi \times f_{IN}))$$

ここで、 $t_{J(MAX)}$ は全ジッタ源の rms の合計で単位は秒、 $V_{IN(P-P)}$ はアナログ入力信号のピーク・ツー・ピーク値、 V_{INFSR} は A/D コンバータのフルスケール・レンジ、"N" は A/D コンバータの分解能で単位はビッ数、 f_{IN} は A/D コンバータのアナログ入力の最高入力周波数で単位は Hz です。

上述の最大ジッタは、A/D コンバータ・クロックのジッタ、システムによって A/D コンバータ・クロックと入力信号に追加されるジッタ、および A/D コンバータ自身によって追加されるジッタを含む、すべてのジッタ源の ms 合計です。A/D コンバータが追加するジッタは設計者が管理できる範囲の外にあるため、設計者は、外部回路が追加するクロック・ジッタと、アナログ回路がアナログ信号に追加するジッタの合計を最小限に抑えるように努めなければなりません。

5.0 制御ピン

7 本の制御ピンが ADC081000 の動作に幅広い可能性を与えその応用を広げます。制御ピンによって、フルスケール入力レンジの設定、自己較正の開始、較正遅延の設定、出力同期エッジの選択、LVDS 出力レベルの選択、パワーダウン機能などがサポートされます。

5.1 自己較正

定格性能を発揮するために ADC081000 は自己較正の実行を必要とします。この処理はパワーアップ時に実行されますが、外部からのコマンド指示によって実行させることも可能です。較正処理は、パワーオン時にクロックが印加されている状態でも、あるいは電源印加後にある時間を経過してからクロックを与えた場合でも同一です。較正処理の実行中は CalRun 出力インジケータが High になります。

5.1.1 パワーオン較正

パワーオン較正は、電源を印加後、ある遅延ののちに開始されます。この時間遅延はセクション 1.1 に記載のとおり CalDly の設定で決まします。

電源投入時に CAL ピンを High にしていると較正処理は実行されません。この場合、較正サイクルはコマンドによる較正が行われるまで開始されません。電源投入時に CAL ピンを High にすると、ADC081000 は動作しますが較正は行われないため、十分な性能が得られません。ただし、パワーオン後に CAL ピンを High にすることでマニュアル較正を実行可能です。セクション 5.1.2の「コマンドによる較正」を参照してください。

内部パワーオン較正回路はランダムな状態で起動します。クロックが電源投入時に入力されておらず、パワーオン較正回路がアクティブな場合、デバイスはアナログ回路をパワーダウンし、消費電力は通常 200mW 未満になります。クロックが与えられると消費電力は通常の値に戻ります。

5.1.2 コマンドによる較正

CAL ピンを少なくとも 10 クロック・サイクルにわたって High にしたあと、少なくとも 10 クロック・サイクルにわたって Low にすると、較正を任意のタイミングで開始することができます。電源投入時にCAL ピンを High にしておくと、CAL ピンを少なくとも 10 クロック・サイクルにわたって Low にしたあと、少なくとも 10 クロック・サイクルにわたって High にするまで、パワーオン較正は行われません。較正サイクルは CAL ピンを High にした 10 クロック後に開始されます。

要求していないにもかかわらずランダムなノイズによって較正が開始されないように、最小 10 クロック・サイクルのシーケンスを必要としています。セクション 1.1 に説明したように、最善の性能を得るには、電源オンから 20 秒以上経過した時点と、また自己較正を最後に実行してから周囲温度が 30 以上変化した場合に自己較正を実行してください。ダイ温度が 30 変化するごとにSINAD 性能はおよそ 1.5dB 低下し、ENOB はおよそ 0.25 ビット低下します。

5.2 較正遅延

CalDly 入力 (127 ピン) は、セクション 1.1 に記載のとおり、電源電圧印加後の較正処理の開始を 2 種類の遅延時間から選択します。較正実行を遅延させることで、較正実行を行う前に電源の安定時間が確保されます。遅延がない場合、あるいは遅延が十分ではない場合、電源が動作状態に安定しない前に較正が実行される可能性があり、最適化されていない較正係数が得られてしまいます。電源投入時に PD ピンを High に保持すると、PD ピンが Low になるまで較正遅延カウンタはディスエーブルされます。すなわち、電源オン時に PD ピンを High に保つことで、電源投入時の較正サイクルの開始をさらに遅らせることが可能です。CalDly ピンの最適な設定は、電源の電圧セトリング時間によって異なります。

5.3 出力エッジ同期

コンバータ出力データを外部回路でラッチできるように DCLK 信号が出力されています。出力データは DCLK 信号のいずれかのエッジに同期が可能です。すなわち、出力データの同期エッジは、出力データ・クロック (DCLK) の立ち上がりエッジまたは立ち下がりエッジのいずれかに設定することができ、外部の受信回路はDCLK 信号の対応するエッジを使って出力データをラッチします。

OutEdge が High のとき、出力データは DCLK +の立ち上がりエッジに同期 (変化) します。 OutEdge が Low のとき、出力データは DCLK +の立ち下がりエッジに同期します。

ADC081000 が対応可能なさわめて高い周波数では、DCLK とデータ・ラインのわずかなトレース長の違いがデータ・キャプチャの成功あるいは失敗につながはす。OutEdge ピンを使うことで、アプリケーション回路とレイアウトに最も適した DCLK エッジでデータをキャプチャすることが可能になります。

5.4 パワーダウン機能

パワーダウン (PD) ピンが High のとき、ADC081000 は低電力モードになり、消費電力が大いに低下します。

デジタル出力ピンは、クロックが停止した場合は最終変換出力コードを維持し、PDピンを High にした場合はハイインピーダンス状態になります。ただし、通常動作に復帰(クロックの再印加とPDピンを Low) する場合、パイプラインは無意味な情報を保持しているため無効として扱わなければなりません。

較正処理の実行中に PD 入力を High にすると、デバイスは較正シーケンスが完了するまではパワーダウン・モードに移行しません。ただし、PDを High にした状態で電源を印加した場合は、PD 入力が Low になるまでデバイスは較正シーケンスを開始しません。デバイスのパワーダウン中にコマンドを使って較正シーケンスを要求した場合でも較正は開始されることはありません。すなわち、パワーダウン・モードでは較正コマンドは無視されます。

6.0 デジタル出力

ADC081000 は出力データを 2 系統の LVDS 出力バスにデマル チプレクスして出力します。

CLK +ピンの奇数立ち下がリエッジで開始された連続変換の結果は2つのLVDSの片方から出力され、CLK +ピンの偶数立ち下がリエッジで開始された連続変換の結果は他方のLVDSから出力されます。 すなわち、各LVDS バスのワード・レートはADC081000 クロック・レートの半分になることを意味し、全体で1GSPS変換結果を得るために2系統のバスをインタリープして使用します。

このデバイスの推奨最小クロック・レーHは200MSPSであるため、 有効なサンプル・レーHは2つのLVDSバスのいずれかと200MHz 入力クロックから得られる結果を利用して減らすことができます。 この場合、200MSPS を 1/2 に間引きしています。

両方の LVDS 出力を外部でラッチできるように LVDS クロック・ペアが出力されています。データが DCLK +の立ち上がまたは立ち下がJのいずれで送出されるかは、セクション 5.3 で説明したように、OutEdge ピンのレベルで決まります。

TOutV ピンは LVDS 差動出力レベルの設定に使用します。 セクション 1.5 を参照してください。

出力フォーマットはオフセット・バイナリです。したがって、 $V_{\rm IN}$ -に対して $V_{\rm IN}$ + が正の場合のフルスケール入力レベルの出力コードはすべて 1 となり、 $V_{\rm IN}$ +に対して $V_{\rm IN}$ - が正の場合のフルスケール入力レベルの出力コードはすべてゼロとなり、 $V_{\rm IN}$ +と $V_{\rm IN}$ - が等しい場合の出力コードは 127または 128 になります。

7.0 電源の考慮事項

A/D コンバータは大きな過渡電流を引き込むため、電源バイパスを適切に行わないと電源回路が損傷します。 $33\,\mu F$ のコンデンサを A/D コンバータの電源ピンから $2.5\,\mathrm{cm}$ ($1\,4\,\mathrm{CP}$) 以内に配置してください。 $0.1\,\mu F$ のコンデンサを各 V_A ピンのそれぞれに、可能なら $5\,\mathrm{mm}$ 以内のできるだけ近くに配置してください。 リード・インダクタンスの小さなリードレス・チップ・コンデンサを推奨します。電源層とグラウンド層を PC ボードの隣接レイヤに配置すると、ESLの低い優れた電源バイパス・コンデンサが形成されます。

デジタル・ノイズが A/D コンバータのアナログ回路部分に混入しないように、 V_A と V_{DR} 電源ピンは分離してください。共通の電源で両者を駆動する場合は、電源ラインの間に JW Miller 社の FB20009-3B のようなフェライト・チョークを挿入することを推奨します。

他の高速コンバータと同じくADC081000の電源除去性能は十分ではありません。大きなデジタル電力を消費するシステムでは、デジタル回路用に使用する電源をADC081000の電源として使用しないでください。A/D コンバータ用に専用電源が存在しない場合は、他のアナログ回路用の電源を使用してください。

7.1 電源電圧

ADC081000 は 1.9V ± 0.1V の電源電圧範囲で動作するように 規定されています。ADC081000はわずかに高い電源電圧でも動作しますが、高い電圧を与えると製品寿命を縮めてしまいますので注意してください。

いかなるピンも、トランジェントによる変動時であっても、電源電圧 以上やグラウンドから 150mV 以下になる電圧が印加されないよう にしてください。これは回路に供給する電源とパワー・シャットダ ウン回路に依存する問題です。 すべてのアナログおよびデジタル 入力が ADC081000 の電源ピンの電圧が立ち上がるよりと速く立 ち上がらない回路に設計されているかを確認してください。




FIGURE 8. Non-Spiking Power Supply

電源投入時およびパワーダウン時も含めて、絶対最大定格には 厳密に従わなければなりません。ターンオン時かターンオフ時、またはその両方で電圧スパイクを発生する電源は、ADC081000を 破壊する可能性があります。電源オーバーシュートから保護する 回路の一例を Figure 8 に示します。

多くのリニア・レギュレータは、最小負荷が存在しないとパワーオン時に出力スパイクを発生します。アクティブなデバイスは電源電圧が数百mVに達するまではさわめてわずかな電流しか引き込みません。その結果、電源に最小負荷を接続しないでおくと、ADC081000を破壊し得るターンオン・スパイクが発生します。Figure 8に示すレギュレータに接続した100 抵抗がパワーオン時に最小出力電流を与え、ターンオン・スパイクの発生を防ぎます。

この回路で入力電圧が 4V から 5V の範囲であれば LM317 リニア・レギュレータで十分です。 3.3V 電源を使用する場合は LM1086 リニア・レギュレータを推奨します。また、抵抗性損失を抑えるために、電源供給系統のインピーダンスを低くするとともに、電源 ノイズを抑えてください。

出力ドライバは動作定格表記載の範囲にある電源電圧 V_{DR} を必要とします。 V_{DR} は電源電圧 V_{A} を超えてはなりません。また、 V_{A} + 100mV 以上のスパイクを重畳させてはなりません。

クロック信号を与えない状態で電源を印加すると、デバイスが引き込む電流は 100mA 未満になることがあります。その理由は、ADC081000 はクロックで動作するロジックでリセットされるためですが、その初期状態はランダムです。リセット・ロジックが「ON」状態でパワーオンした場合、ほとんどのアナログ回路はパワーダウンとなって 100mA 未満の電流しか引き込みません。この電流値がパワーダウン・モードでの電流値は光大きい理由は、A/D コンバータのすべての回路がパワーダウンするわけではないからです。デバイス電流は正常なクロックが与えられると消費電力は通常値に戻ります。

7.2 サーマル・マネジメント

ADC081000 は、その動作速度のレベルとしてはさわめて小さな消費電力にて、特筆すべき高速性と高性能を達成しています。しかし、サーマル・マネジメントに注意を払う必要があるほど消費電流は大きな値を示します。信頼性の面からダイ温度は最高130に維持しなければなりません。すなわち、A/Dコンバータの消費電力と JA(接合部周囲熱抵抗)との積にtA(周囲温度)を加えた値が130 を超えてはなりません。ただし、周囲温度の最高が+85 以下に保たれ、デバイスがPCボードにハンダ付けされ、サンプリング・レートが1GSPS以下であれば問題にはなりません。

以下に露出パッド・デバイスを PCB に実装する一般的な推奨事項を示します。このガイドラインを PCB と製造工程の開発のスタートポイントと考えてください。パッケージ実装の過去の経験に基づいてプロセス開発を行うことを推奨します。

ADC081000 のパッケージ裏面には露出パッドがあり、プリント回路板に対して重要な放熱経路を提供するとともに、電気的に優れたグラウンド経路を形成します。PCB にリードを実装するランド・パターン設計は従来の LQFP と同じですが、露出パッドはパッケージの熱をできる限り逃がし、また製品の性能を最高レベルに発揮させるようにボードに実装します。

パッケージから熱をできるだけ逃がすには、パッケージのフットプリント内にサーマル・ランド・パターンを設けます。デバイスの露出パッドは、パッケージから適切な熱伝導が確保されるようにハンダ付けしなければなりません。この露出パッド用のランド・パターンは、パッケージの露出パッド・サイズ 5mm × 5mm よりも大きく、かつ、デバイスの露出パッド全体がそのサーマル・ランド・パターンに収まるように設計しなければなりません。サーマル・ランド・パターンは電気的にグラウンドに接続します。露出パッド用ランド・パターンは電気的にグラウンドに接続します。露出パッド用ランド・パ

ターンとパッケージ・ピンの実装パッドとの間には、0.5mm 以上の クリアランスを設けてください。

大きなアパーチャはリリースが悪くなるため、Figure 9 に示すランド・パターンのように小さなアパーチャ配列に分割してください。




FIGURE 9. Recommended Package Land Pattern

接合部温度をできるだけ下げるために単純なヒートシンクを PCB 上に形成してください。PCB の裏面に 5.1cm × 5.1cm (2 インチ× 2 インチ)以上の銅箔パッドを設けます。銅箔領域には腐食を防止するためにメッキまたはハンダ・コートが必要ですが、断熱効果のある絶縁コーティングは行わないでください。表面と裏面の銅箔領域どうしをサーマル・ビアで接続します。このサーマル・ビアは、「ヒートパイプ」として、ボードのデバイス面から効果的な放熱が期待できるボード裏面に熱エネルギを伝えます。9 個から 16 個のサーマルビアを推奨します。

サーマル・ビアは 1.2mm の格子間隔で配置し、その直径は 0.30mm から 0.33mm とします。 ハンダ・プロセス中にビア内に 入ったハンダによって、パッケージ露出パッドと PCB のサーマル・ランドとの間にボイド (気泡) が生じないように、サーマル・ビア内側にはバレル・メッキを行ってください。このようなボイドはボード上のサーマル・ランドとデバイス間の熱抵抗を高めることがあり、デバイスの温度を上昇させてしまいます。

FR-4 基材のボードと上述の埋め込みヒートシンク(25cm² のパッドと9 個のサーマル・ビア)を使った場合、ダイ温度はおよそ 20 秒後に周囲温度から 30 高い温度で安定します。

ダイ温度をモニタしたい場合はサーマル・ビア近くのボード上のヒートシンク領域に温度センサを実装します。この場合、温度センサと ADC081000 ダイの $_{\rm JC}$ の差に消費電力の代表値を乗じた $2.8\times1.43=4$ $\mathbb C$ の誤差を許容する必要があります。 ダイから温度センサに対して 5 (その他の要因として 1 を加算)の温度低下を考慮して、パッド温度の最大読み取り値を 125 以下に維持すれば、ADC081000 が正しくハンダ付けされサーマル・ビアが適切に設けられていると仮定した場合に、ダイ温度は 130 を超えることはありません。

8.0 レイアウトとグラウンド

適切なグラウンド処理とすべての信号ラインの適切な配線は、正確な変換を確保するには必須の条件です。グラウンド層はアナログ領域とデジタル領域とに分割するのではなく、単一の信号グラウンド層を使用してください。

デジタル信号のスイッチング・トランジェントには多くの高周波成分が含まれますが、グラウンド層全体の銅箔質量はロジックに起因するノイズにわずかな効果しか与えないことが、表皮効果理論から理解されます。グラウンド層の全質量よ光表面面積のほうが重要です。一般にノイズが多いデジタル回路部分とノイズに高感度なアナログ回路部分をカップリングすると性能低下を招き、両回路の分離とノイズ対策が困難になります。解決策はアナログ回路部分をデジタル回路部分から分離させることです。

アナログ信号部品に電源を供給するリニア部品または電源トレースまたは電源層の上または近くに、大電力を消費するデジタル部品を配置してはなりません。形成されるデジタルのリターン電流パスが、A/D コンバータのアナログ入力の「グラウンド」リターンに変動を与える可能性があり、変換結果に過度のノイズを誘引してしまいます。

一般に、アナログ・ラインとデジタル・ラインを 90 で交差させれば、アナログ・パスにデジタル・ノイズは混入しない 1年のとして考えられます。しかし、ビデオ(高周波)システムでは、アナログ信号ラインとデジタル信号ラインの互いが交差する配線は避けなければなりません。 クロック・ラインは、アナログ信号ラインやデジタル信号ラインなどすべてのその他のラインからアイソレートしてください。一般的に受け入れられている 90 でアナログ / デジタル信号ラインを互いに交差させる方法は、高周波でのちょっとしたカップリングによって問題が起こる可能性があるので避けるべきです。高周波で最大限の性能は、まっすくな信号経路に配線して得られます。

スプリアス信号が入力にカップリングするのを避けるために、アナログ入力は、ノイズの多い信号経路から十分にアイソレートしてください。ADC081000 が必要とする低電圧駆動では特に重要です。コンバータの入力とアナログ・グラウンドの間に接続される任意の外部回路(例えば、フィルタ用のコンデンサ)は、アナログ・グラウンド帰路中の十分にクリーンな点に接続してください。すべてのアナログ回路(入力アンプ、フィルタなど)は、他のあらゆるデジタル部品から離して配置してください。

9.0 ダイナミック特性

ADC081000 は AC 試験の実施によってダイナミック特性が保証されています。公表仕様を満たし、またジッタに起因するノイズを防ぐには、CLK 入力を駆動するクロック・ソースは低 rms ジッタでなければなりません。許容可能なジッタは、セクション 4.0 記載のとおり、入力周波数と入力信号レベルの関数です。

A/D コンバータのクロック・ラインは、できるだけ短く配線し、他の信号から適切に離し、かつ、伝送線路として取り扱うことが望まれます。クロック以外の信号がクロック信号に対してジッタの原因となる可能性があります。同様にクロック信号も、アナログ信号と適切に分離していない場合には、アナログ信号にノイズを与えることがあります。

最高のダイナミック性能はパッケージ裏面の露出パッドがグラウンドに適切に接続されている状態で得られます。その理由は、ダイからグラウンドへのパスの方がパッケージのグラウンド・ピンより生インピーダンスが低いためです。

10.0 アプリケーション共通の注意事項

電源電圧の許容値を緩和する

ADC081000 は 1.8V から 2.0V で動作するように規定されています。 1.8V 電源を使用した場合、低電圧側への許容度が存在しないことを意味します。 セクション 7.1 で説明したように、1.9V を設定できる LM317 や LM1086 のようなリニア・レギュレータを使うことが、適切なソリューションです。

電源電圧を超えて入力 (アナログまたはデジタル)を駆動するデバイスの信頼性の観点から、どの入力にもグラウンドから150mV 以上低い電圧、あるいは電源電位から150mV 以上高い電圧を与えてはなりません。これらのリミットを信号の遷移時においても超過すると、性能低下あるいは誤動作を引き起こすだけではなく、デバイスの信頼性を損ねることがあります。高速デジタル回路では、グラウンド電位を下回るアンダーシュートが印加されることは珍しくありません。高速信号ラインのインピーダンスを管理するとともに、それらラインを特性インピーダンスで終端して、オーバーシュートを制御してください。

ADC081000 の入力をオーバー・ドライブしないように注意してください。 このような過度の入力ドライブは、コンバータの誤差やデバイスの破損につながます。

DC 結合モード時に不適切なアナログ入力同相電圧を与えるセクション 1.3 と 3.0 で説明したとおり、入力同相電圧は、 V_{CMO} 出力電圧の 50 mV 以内に維持し、かつ温度変動に追従させなければなほせん。入力同相電圧が V_{CMO} から 50 mV 以上乖離すると歪み性能が低下します。

不適当なアンプを使ってアナログ入力をドライブしないこと 多くの高速アンプは ADC081000 お先歪みが大きく、システムの 全体性能を悪化させてしまうため、ADC081000 を駆動する高周 波アンプの選定には注意が必要です。

 V_{BG} ピンを駆動してリファレンス電圧を変更するセクション 1.3 に記載したとおり、リファレンス電圧は 2 種類のフルスケール値 (600mV_{P-P}) を与えるために固定されています。 V_{BG} ピンを駆動してもフルスケール値が変わることはなく、逆に誤動作を招きます。

クロック入力を過度に高い信号レベルで駆動する 入力オフセット誤差が大きくなる恐れがあるため、A/D コンバータ のクロックに「動作定格」表記載の値を超える電圧を与えてはなりません。

不適切なクロック・レベル

セクション 4.0 で説明したように、不十分なクロック・レベルは性能 劣化につながうます。過度のクロック・レベルは入力オフセットの増加を招きます。


過度に長いクロック信号トレースを使用する、またはクロック信号 トレースに他の信号が結合している

この場合には、サンプリング間隔が変化し、過度の出力ノイズを発生し、かつ SN 比の劣化を招きます。

放熱が適切に行われていない

セクション 7.2 で述べたように、デバイスの信頼性を確保するためには適切な放熱が不可欠です。適当なエアフローかボード上に形成する単純なヒートシンクで実現可能です。適切な性能を得るために裏面のパッドはグラウンドに接続してください。

外形寸法図 特記のない限り inches (millimeters)



NOTE: 特記のない限り

JEDEC 登録 MS-026、VARIATION BFB を参照。

128-Lead Exposed Pad LQFP Order Number ADC081000CIYB NS Package Number VNX128A

このドキュメントの内容はナショナル セミコンダクター社製品の関連情報として提供されます。ナショナル セミコンダクター社は、この発行物の内容の正確性または完全性について、いかなる表明または保証もいたしません。また、仕様と製品説明を予告なく変更する権利を有します。このドキュメントはいかなる知的財産権に対するライセンスも、明示的、黙示的、禁反言による惹起、またはその他を問わず、付与するものではありません。

試験や品質管理は、ナショナル セミコンダクター社が自社の製品保証を維持するために必要と考える範囲に用いられます。政府が課す要件によって指定される場合を除き、各製品のすべてのパラメータの試験を必ずしも実施するわけではありません。ナショナル セミコンダクター社は製品適用の援助や購入者の製品設計に対する義務は負いかねます。ナショナル セミコンダクター社の部品を使用した製品および製品適用の責任は購入者にあります。ナショナル セミコンダクター社の製品を用いたいかなる製品の使用または供給に先立ち、購入者は、適切な設計、試験、および動作上の安全手段を講じなければなりません。

それら製品の販売に関するナショナル セミコンダクター社との取引条件で規定される場合を除き、ナショナル セミコンダクター社は一切の義務を負わないものとし、また、ナショナル セミコンダクター社の製品の販売か使用、またはその両方に関連する特定目的への適合性、商品の機能性、ないしは特許、著作権、または他の知的財産権の侵害に関連した義務または保証を含むいかなる表明または黙示的保証も行いません。

生命維持装置への使用について

ナショナル セミコンダクター社の製品は、ナショナル セミコンダクター社の最高経営責任者 (CEO) および法務部門 (GENERAL COUNSEL) の事前の書面による承諾がない限り、生命維持装置または生命維持システム内のきわめて重要な部品に使用することは認められていません。

こって、生命維持装置またはシステムとは(a)体内に外科的に使用されることを意図されたもの、または(b)生命を維持あるいは 支持するものをいい、ラベルにより表示される使用法に従って適切に使用された場合に、これの不具合が使用者に身体的障害を与 えると予想されるものをいいます。重要な部品とは、生命維持にかかわる装置またはシステム内のすべての部品をいい、これの不 具合が生命維持用の装置またはシステムの不具合の原因となりそれらの安全性や機能に影響を及ぼすことが予想されるものをいい ます。

- National Semiconductor とナショナル セミコンダクターのロゴはナショナル セミコンダクター コーポレーションの登録商標です。 その他のプランド や製品名は各権利所有者の商標または登録商標です。

Copyright © 2007 National Semiconductor Corporation 製品の最新情報については www.national.com をご覧ください。

ナショナル セミコンダクター ジャパン株式会社

本社 / 〒 135-0042 東京都江東区木場 2-17-16

TEL.(03)5639-7300

技術資料(日本語/英語)はホームページより入手可能です。

www.national.com/jpn/

ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定して収ない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されておりません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 熱電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。

2. 温·湿度環境

■ 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

- 直射日光があたる状態で保管・輸送しないこと。
- 3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
- 4. 機械的衝擊
 - 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。
- 5. 熱衝撃
 - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)
- 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。)

以上