

# LP38500-ADJ,LP38502-ADJ

*LP38500/2-ADJ, LP38500A/2A-ADJ 1.5A FlexCap Low Dropout Linear Regulator  
for 2.7V to 5.5V Inputs*



Literature Number: JAJSAW9

## LP38500/2-ADJ、LP38500A/2A-ADJ

### 1.5A FlexCap 低ドロップアウト・リニア・レギュレータ 2.7V ~ 5.5V 入力用

#### 概要

ナショナル セミコンダクターの FlexCap LDO 特有の補償機能により、最小または最大 ESR の制限なくどのような種類の出力コンデンサも使用できます。超低ドロップアウト・リニア・レギュレータ LP38500/2 シリーズは、+ 2.7V ~ + 5.5V の入力電圧で動作します。この超低ドロップアウト・リニア・レギュレータは急激な負荷のステップ変動にも高速応答するので、低電圧動作のマイクロプロセッサを用いたアプリケーションにも最適です。LP38500/2 は PMOS パワー・トランジスタを用いた CMOS プロセスで設計されているため、待機消費電流がきわめて低く、負荷電流による変動がほとんどありません。

グラウンド・ピン電流 (typ) : 1.5A 負荷電流時 2mA。

ディスエーブル・モード (typ) : イネーブル・ピンを Low にした時、待機消費電流は 25nA。

単純化された位相補償 : ESR に関わらず、いずれの出力コンデンサでも安定。

高精度出力 :  $V_{ADJ}$  許容差 1.5% (25 )、および 3% (ライン、負荷、および温度の全範囲) の A グレード品を用意。

#### 特長

FlexCap : セラミック・コンデンサ、タンタル・コンデンサまたはアルミ電解コンデンサとの組み合わせでも条件により安定

10 $\mu$ F の入出力コンデンサとの組み合わせで安定

設定可能な出力電圧 0.6V ~ 5V

低グラウンド・ピン電流

シャットダウン・モードでは消費電流 25nA

1.5A の出力電流を保証

TO-263、薄型 TO-263 および LLP-8 パッケージを採用

25 で  $V_{ADJ}$  精度  $\pm 1.5\%$  を保証 (A グレード品)

25 で精度  $\pm 3.5\%$  を保証 (標準品)

過熱 / 過電流保護

動作時の  $T_J$  範囲 - 40 ~ + 125

イネーブル・ピン (LP38502)

#### アプリケーション

ASIC 用電源 :

プリンタ、グラフィックス・カード、DVD プレーヤ


セットトップ・ボックス、コピー機、ルータ

DSP 用電源および FPGA 用電源


SMPS レギュレータ

3.3V または 5V 電源からの変換


#### 代表的なアプリケーション回路



TO-263 (TS) パッケージの場合




Top View (LP38500TS-ADJ)  
TO-263 Package




Top View (LP38502TS-ADJ)  
TO-263 Package

薄型 TO-263 (TJ) パッケージの場合



Top View (LP38500TJ-ADJ, LP38500ATJ-ADJ)  
TO-263 THIN Package




Top View (LP38502TJ-ADJ, LP38502ATJ-ADJ)  
TO-263 THIN Package


TO-263 (TS) および薄型 TO-263 (TJ) パッケージのピン説明

ピン番号	記号表示	機能
1	EN	イネーブル (LP38502 のみ)。High にすると出力をイネーブル、Low にすると出力をディスエーブル。このピンには内部バイアスがないため、入力電圧に接続するかアクティブに駆動する必要があります。
	N/C	LP38500 ではこのピンは内部接続がありません。フロート状態にするかトレース配線に使用できます。
2	IN	入力電源
3	GND	グラウンド
4	OUT	レギュレート電圧出力
5	ADJ	出力電圧を設定します。
DAP	DAP	DAP は、デバイスから回路基板の銅接点エリアに熱を逃がす放熱用ヒートシンクとして働きます。DAP はダイの裏側に電氣的に接続されています。DAP はグラウンド電位に接続しなければなりません。DAP を単一のグラウンド接続としては使えません。

**LLP-8 (SD) パッケージの場合**



Top View (LP38500SD-ADJ, LP38500ASD-ADJ)  
LLP-8 Package



Top View (LP38502SD-ADJ, LP38502ASD-ADJ)  
LLP-8 Package

**LLP-8 (SD) パッケージのピン説明**

ピン番号	記号表示	機能
1	GND	グラウンド
2	IN	入力電源 (LP38500 のみ)。複数の入力電源ピンは基板上で相互に接続する必要があります。
	EN	イネーブル (LP38502 のみ)。High にすると出力をイネーブル、Low にすると出力をディスエーブルします。このピンには内部バイアスがないため、入力電圧に接続するかアクティブに駆動する必要があります。
3, 4	IN	入力電源。複数の入力電源ピンは基板上で相互に接続する必要があります。
5, 6, 7	OUT	レギュレート電圧出力。複数の出力ピンから電流が流れ、基板上で相互に接続する必要があります。
8	ADJ	出力電圧を設定します。
DAP	DAP	DAP は、ヒートシンクとして機能する基板の銅箔にデバイスに発生する熱を放熱するために使用されます。DAP はダイの裏側に電氣的に接続されています。DAP はグラウンド電位に接続しなければなりません。DAP を単一のグラウンド接続としては使えません。

**製品情報**

**TABLE 1. Package Making and Ordering Information**

Output Voltage	Order Number	Package Type	Package Marking	Supplied As:
ADJ	LP38500SDX-ADJ	LLP-8	LP38500SD-ADJ	Tape and Reel of 4500 Units
	LP38500SD-ADJ		LP38500SD-ADJ	Tape and Reel of 1000 Units
	LP38502SDX-ADJ		LP38502SD-ADJ	Tape and Reel of 4500 Units
	LP38502SD-ADJ		LP38502SD-ADJ	Tape and Reel of 1000 Units
	LP38500ASDX-ADJ		LP38500ASD-ADJ	Tape and Reel of 4500 Units
	LP38500ASD-ADJ		LP38500ASD-ADJ	Tape and Reel of 1000 Units
	LP38502ASDX-ADJ		LP38502ASD-ADJ	Tape and Reel of 4500 Units
	LP38502ASD-ADJ		LP38502ASD-ADJ	Tape and Reel of 1000 Units
ADJ	LP38500TSX-ADJ	TO-263	LP38500TS-ADJ	Tape and Reel of 500 Units
	LP38500TS-ADJ		LP38500TS-ADJ	Rail of 45 Units
	LP38502TSX-ADJ		LP38502TS-ADJ	Tape and Reel of 500 Units
	LP38502TS-ADJ		LP38502TS-ADJ	Rail of 45 Units
ADJ	LP38500TJ-ADJ	TO-263 THIN	LP38500TJ-ADJ	Tape and Reel of 1000 Units
	LP38502TJ-ADJ		LP38502TJ-ADJ	Tape and Reel of 1000 Units
	LP38500ATJ-ADJ		LP38500ATJ-ADJ	Tape and Reel of 1000 Units
	LP38502ATJ-ADJ		LP38502ATJ-ADJ	Tape and Reel of 1000 Units

### 絶対最大定格 (Note 1)

本データシートには軍用・航空宇宙用の規格は記載されていません。関連する電気的信頼性試験方法の規格を参照ください。

保存温度範囲	- 65 ~ + 150
リード温度 (ハンダ付け) (ハンダ付け、5 秒)	260
ESD 定格 (Note 2)	± 2kV
消費電力 (Note 3)	内部制限
入力ピン電圧 (最大)	- 0.3V ~ + 6.0V
イネーブル・ピン電圧 (最大)	- 0.3V ~ + 6.0V
出力ピン電圧 (最大)	- 0.3V ~ + 6.0V
I <sub>OUT</sub> (最大)	内部制限

### 動作定格 (Note 1)

入力電圧	2.7V ~ 5.5V
イネーブル入力電圧	0.0V ~ 5.5V
出力電流 (DC)	0A ~ + 1.5A
接合部温度 (Note 3)	- 40 ~ + 125
V <sub>OUT</sub>	0.6V ~ 5V

### 電気的特性

#### LP38500/2-ADJ

特記のない限り、以下の規格値は V<sub>IN</sub> = 3.3V、I<sub>OUT</sub> = 10mA、C<sub>IN</sub> = 10μF、C<sub>OUT</sub> = 10μF、V<sub>EN</sub> = V<sub>IN</sub>、V<sub>OUT</sub> = 1.8V を条件としています。標準字体で記載されたリミット値は T<sub>J</sub> = 25 の場合に限り、太字で記載されたリミット値は - 40 ~ + 125 の接合部温度 (T<sub>J</sub>) 範囲にわたって適用されます。最小リミット値および最大リミット値は、試験、設計、または統計上の相関関係により保証されています。代表値 (Typ) は T<sub>J</sub> = 25 での最も標準的なパラメータ値を表しますが、参考として示す以外の目的はありません。

Symbol	Parameter	Conditions	Min	Typ	Max	Units
V <sub>ADJ</sub>	Adjust Pin Voltage (Note 6)	2.7V ≤ V <sub>IN</sub> ≤ 5.5V 10 mA ≤ I <sub>OUT</sub> ≤ 1.5A	0.584 <b>0.575</b>	0.605	0.626 <b>0.635</b>	V
V <sub>ADJ</sub>	Adjust Pin Voltage (Note 6) "A" GRADE	2.7V ≤ V <sub>IN</sub> ≤ 5.5V 10 mA ≤ I <sub>OUT</sub> ≤ 1.5A	0.596 <b>0.587</b>	0.605	0.614 <b>0.623</b>	V
I <sub>ADJ</sub>	Adjust Pin Bias Current	2.7V ≤ V <sub>IN</sub> ≤ 5.5V		50	<b>750</b>	nA
V <sub>DO</sub>	Dropout Voltage (Note 7)	I <sub>OUT</sub> = 1.5A		220	275 <b>375</b>	mV
ΔV <sub>OUT</sub> /ΔV <sub>IN</sub>	Output Voltage Line Regulation (Notes 4, 6)	2.7V ≤ V <sub>IN</sub> ≤ 5.5V	—	0.04 <b>0.05</b>	—	%/V
ΔV <sub>OUT</sub> /ΔI <sub>OUT</sub>	Output Voltage Load Regulation (Notes 5, 6)	10 mA ≤ I <sub>OUT</sub> ≤ 1.5A	—	0.18 <b>0.33</b>	—	%/A
I <sub>GND</sub>	Ground Pin Current In Normal Operation Mode	10 mA ≤ I <sub>OUT</sub> ≤ 1.5A	—	2	3.5 <b>4.5</b>	mA
I <sub>DISABLED</sub>	Ground Pin Current	V <sub>EN</sub> < V <sub>IL(EN)</sub>	—	0.025	0.125 <b>15</b>	μA
I <sub>OUT(PK)</sub>	Peak Output Current	V <sub>OUT</sub> ≥ V <sub>OUT(NOM)</sub> - 5%		3.6		A
I <sub>SC</sub>	Short Circuit Current	V <sub>OUT</sub> = 0V	<b>2</b>	3.7		A

#### Enable Input (LP38502 Only)

V <sub>IH(EN)</sub>	Enable Logic High	V <sub>OUT</sub> = ON	<b>1.4</b>	—	—	V
V <sub>IL(EN)</sub>	Enable Logic Low	V <sub>OUT</sub> = OFF	—	—	<b>0.65</b>	
t <sub>d(off)</sub>	Turn-off delay	Time from V <sub>EN</sub> < V <sub>IL(EN)</sub> to V <sub>OUT</sub> = OFF I <sub>LOAD</sub> = 1.5A	—	25	—	μs
t <sub>d(on)</sub>	Turn-on delay	Time from V <sub>EN</sub> > V <sub>IH(EN)</sub> to V <sub>OUT</sub> = ON I <sub>LOAD</sub> = 1.5A	—	25	—	
I <sub>IH(EN)</sub>	Enable Pin High Current	V <sub>EN</sub> = V <sub>IN</sub>	—	1	—	nA
I <sub>IL(EN)</sub>	Enable Pin Low Current	V <sub>EN</sub> = 0V	—	0.1	—	

電気的特性

LP38500/2-ADJ (つづき)

特記のない限り、以下の規格値は  $V_{IN} = 3.3V$ 、 $I_{OUT} = 10mA$ 、 $C_{IN} = 10\mu F$ 、 $C_{OUT} = 10\mu F$ 、 $V_{EN} = V_{IN}$ 、 $V_{OUT} = 1.8V$  を条件としています。標準字体で記載されたリミット値は  $T_J = 25$  の場合に限りです。太字で記載されたリミット値は  $-40 \sim +125$  の接合部温度 ( $T_J$ ) 範囲にわたって適用されます。最小リミット値および最大リミット値は、試験、設計、または統計上の相関関係により保証されています。代表値 (Typ) は  $T_J = 25$  での最も標準的なパラメータ値を表しますが、参考として示す以外の目的はありません。

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>AC Parameters</b>						
PSRR	Ripple Rejection	$V_{IN} = 3.0V$ , $I_{OUT} = 1.5A$ $f = 120Hz$	—	58	—	dB
		$V_{IN} = 3.0V$ , $I_{OUT} = 1.5A$ $f = 1 kHz$	—	56	—	
$\rho_{n(f)}$	Output Noise Density	$f = 120Hz$ , $C_{OUT} = 10 \mu F$ CER	—	1.0	—	$\mu V/\sqrt{Hz}$
$e_n$	Output Noise Voltage	$BW = 100Hz - 100kHz$ $C_{OUT} = 10 \mu F$ CER	—	100	—	$\mu V$ (rms)
<b>Thermal Characteristics</b>						
$T_{SD}$	Thermal Shutdown	$T_J$ rising	—	170	—	°C
$\Delta T_{SD}$	Thermal Shutdown Hysteresis	$T_J$ falling from $T_{SD}$	—	10	—	
$\theta_{J-A}$	Thermal Resistance Junction to Ambient	TO-263, TO-263 THIN (Note 8) 1 sq. in. copper	—	37	—	°C/W
	Thermal Resistance Junction to Ambient	LLP-8 (Note 9)	—	80	—	
$\theta_{J-C}$	Thermal Resistance Junction to Case	TO-263, TO-263 THIN	—	5	—	°C/W
		LLP-8	—	16	—	

**Note 1:** 絶対最大定格とは、デバイスに破壊を生じさせる可能性がある上限または下限値のことです。動作定格は、デバイスの意図する動作条件を示し、特定の性能のリミット値を保証するものではありません。保証されている仕様および条件については、「電気的特性」を参照してください。

**Note 2:** 使用したテスト回路は人体モデルに基づき、100pF のコンデンサから直列抵抗 1.5k を通して各ピンに放電させます。

**Note 3:** 動作時の接合部温度は、周囲温度 ( $T_A$ )、消費電力 ( $P_D$ )、動作時の最大許容接合部温度 ( $T_{J(MAX)}$ )、パッケージの熱抵抗 ( $\theta_{JA}$ ) に基づいて評価し、必要に応じてデレーティングする必要があります。「アプリケーション情報」を参照してください。

**Note 4:** 出力電圧のライン・レギュレーションは、入力部の電圧変動による出力電圧の公称値からの変動として定義されます。

**Note 5:** 出力電圧のロード・レギュレーションは、負荷電流が変化したときの出力電圧の公称値からの変化として定義されます。

**Note 6:** ラインおよびロード・レギュレーションの仕様は、代表値のみを示します。ラインおよびロード・レギュレーションのリミット値は、Adjust Pin Voltage の項目の仕様に含まれます。

**Note 7:** ドロップアウト電圧は、出力電圧が公称値より 2% 下降する最小の入出力電圧差として定義されます。出力電圧が 2.5V 未満の場合、最小  $V_{IN}$  動作電圧の制約があります。


**Note 8:** TO-263 (TS) パッケージおよび薄型 TO-263 (TJ) パッケージの  $\theta_{JA}$  の値は、基板上の放熱部分の銅面積によって異なり、およそ 30 ~ 60 °C/W です (「アプリケーション情報」を参照してください)。

**Note 9:** LLP-8 パッケージの  $\theta_{JA}$  は、LP38502SD-ADJ 評価ボードを用いて計測されています (「アプリケーション情報」を参照してください)。


代表的な性能特性

特記のない限り、 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = 2.7\text{V}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 10\mu\text{F}$ 、 $C_{OUT} = 10\mu\text{F}$ 、 $I_{OUT} = 10\text{mA}$ 、 $V_{OUT} = 1.8\text{V}$  の条件が適用されます。


Noise Density




Noise Density




$I_{GND}$  vs Load Current




$I_{GND(OFF)}$  vs Temperature



$V_{ADJ}$  vs Temperature




Dropout Voltage vs Load Current




代表的な性能特性 (つづき)

特記のない限り、 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = 2.7\text{V}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 10\mu\text{F}$ 、 $C_{OUT} = 10\mu\text{F}$ 、 $I_{OUT} = 10\text{mA}$ 、 $V_{OUT} = 1.8\text{V}$  の条件が適用されます。


$V_{EN}$  vs Temperature




Turn-on Characteristics





Turn-on Time





Turn-on Time



ブロック図 (TO-263、薄型 TO-263)



ブロック図 (LLP-8)



## アプリケーション情報

### 外付けコンデンサ

LP3850X では、IC の入出力ピンの 1cm 以内に最低 10μF ( ± 20%) のコンデンサを配置する必要があります。C<sub>IN</sub> と C<sub>OUT</sub> のいずれにも、さらに容量の大きいコンデンサを容量制限なく使用できます。コンデンサを選択する際は、アプリケーションのあらゆる動作条件で最小必要容量が確保できるよう、温度変化および電圧ローディング効果などのコンデンサ許容値を考慮する必要があります。

一般的に、ノイズ・バイパスおよび過渡応答には ESR が非常に低いセラミック・コンデンサが最適です。セラミック・コンデンサを使用する場合、誘電体特性が X5R または X7R タイプのみを使用しなければなりません (Z5U や Y5F は使用できません)。Z5U または Y5F 特性を持つコンデンサは、温度が 25 から 85 に上昇すると容量が 50% も低下します。さらに電圧が印加されると容量は大きく低下します。一般的な Z5U および Y5F タイプのセラミック・コンデンサは、印加される電圧が定格の 1/2 になると、容量が定格容量の 60% 低下します。これらの理由により、X5R および X7R タイプのセラミック・コンデンサのみを使用する必要があります。

### 入力コンデンサ

すべてのリニア・レギュレータは、入力に接続する電圧のソース・インピーダンスの影響を受ける場合があります。ソース・インピーダンスが高すぎると、電源の無効成分が制御ループの位相マージンに影響する場合があります。適切なループ動作を確実に行うために、C<sub>IN</sub> に使用するコンデンサの ESR は 0.5 を超えてはなりません。良質のタンタル・コンデンサ同様、良質のセラミック・コンデンサはこの仕様を満たします。アルミ電解コンデンサもこの仕様を満たしますが、低温時に ESR が著しく上昇する可能性があります。入力コンデンサの ESR が 0.5 を超える場合、ループ動作の安定化のために 2.2μF セラミック・コンデンサを並列接続することを推奨します。

### 出力コンデンサ

C<sub>OUT</sub> には、コンデンサの最小容量を満たす限り、最小または最大 ESR の制限なくあらゆるタイプのコンデンサを使用できます。容量の値は無制限に増やすことができます。C<sub>OUT</sub> の増加は、通常負荷過渡応答特性を改善します。

### 出力電圧の設定

LP38500/2-ADJ の出力電圧は、Figure 1 の R1 および R2 に示す 2 つの外部抵抗を使い、0.6V ~ 5V の間のいかなる値にも設定できます。




FIGURE 1.

適切なループ補償のために、R2 の値は常に 10k 以下に抑えなければなりません。特定の V<sub>OUT</sub> の R1 は以下の公式を用いて選定できます。

$$V_{OUT} = V_{ADJ} (1 + R1/R2) + I_{ADJ} (R1)$$

ここで、V<sub>ADJ</sub> は Adjust ピン電圧で、I<sub>ADJ</sub> は調整ピンに流れるバイアス電流です。

### 安定性および位相マージン

フィードバック・ループを使って動作するレギュレータはすべて、十分な位相マージンを確保するよう補償する必要があります。位相マージンは、ループゲインがユニティ・ゲインすなわち 0dB の点を交差する周波数における位相シフトと -180 の差異として定義されます。大半の LDO レギュレータでは、ゼロを形成して十分な位相進みを追加し確実に安定動作を行うために出力コンデンサの ESR が必要となります。LP38500/2-ADJ は出力コンデンサの ESR に関係なく位相マージンを維持する独特な補償回路を内蔵しているため、どのようなタイプのコンデンサでも使用できます。

Figure 2 に、出力 1.2V、10μF、負荷電流 1.5A のセラミック出力コンデンサを使った LP38500/2-ADJ のゲインと位相のグラフを示します。150kHz でユニティ・ゲインのクロスオーバーが発生し、位相マージンがおよそ 40 になっていることが確認できます (非常に安定しています)。




FIGURE 2. Gain-Bandwidth Plot for 1.5A Load

Figure 3 に、外部負荷のないゲインおよび位相を示します。この場合の負荷は、ゲイン設定抵抗 (この試験では全体で約 12k ) のみです。ユニティ・ゲイン周波数が著しく下がります (およそ 500Hz にまで低下)、位相マージンが 125 であることが一目でわかります。

アプリケーション情報 (つづき)




FIGURE 3. Gain-Bandwidth Plot for No Load

P-FETまたはPNPパワー・トランジスタを使ったLDOレギュレータでは、負荷電流が低下するとユニティ・ゲイン帯域幅が狭まるのが普通です。これは以下の式によるループ・ゲイン関数にポールがあるためです。

$$F_p = \frac{1}{2 \times \pi \times R_L \times C_{OUT}}$$

これは、 $R_L$  が最小値 (負荷電流が最大値) の場合、ポールがどのように最高周波数になるかを示しています。一般的に、LDOは最大負荷電流時に最大帯域幅 (最低位相マージン) になります。LP38500/2-ADJの場合、ESRの値がわずか数mのセラミック・コンデンサを使っている場合でも良好な位相マージンが得られることがわかります。

負荷の過渡応答

負荷の過渡応答は、負荷電流が変動した結果発生するレギュレート出力電圧の変動と定義されます。多くのアプリケーションでは負荷が変動するため、電圧レギュレータの制御ループは負荷電流の変動に応じてパワー・FETトランジスタの電流を調整しなければなりません。このため、レギュレータの帯域幅が広がると過渡応答が改善されることがしばしばあります。

LP38500/2-ADJはフィードフォワード設計を採用しているため、ループ速度からの単純な予測よりはるかに高速な負荷の過渡応答が実現します。ここで言うフィードフォワードとは、出力電圧に現れるどんな変動も高速のFETデバイスを使用した信号パスを介し、ハイスピードのパワー・FETゲートドライバに結合されていることを意味します。このため、パワー・トランジスタの電流を高速で変化できます。

Figure 4に、1.8V出力時の出力電圧負荷の過渡を示します。負荷は0.1A ~ 1.5Aの範囲で変化し、平均スルーレートは0.5A/µsです。グラフに示すとおり、ピーク出力電圧の公称値からの変化は約40mV (2.2%)です。




FIGURE 4. Load Transient Response

負荷の変動が非常に高速の場合は、出力容量を増加しなければならないことがあります。コンデンサを選定する際、性能を上げるとコストも上がることを認識しておく必要があります。高速で変動する負荷の場合、ESR (等価直列抵抗) および ESL (等価直列インダクタンス) の内部寄生成分により、負荷に電流を高速供給するコンデンサの能力が低下します。以下に過渡特性に優れたコンデンサを特性のよい順に挙げます。

1. 積層型セラミック・コンデンサ: ESR および ESL の値が最小です。ESRの値を数mの範囲に抑えられます。デメリット: 容量値が約22µFを超えると価格が非常に高くなります。
2. 低 ESR アルミ電解コンデンサ: ESRの値が非常に低い特殊な電解液のアルミ電解コンデンサ (OSCON など) で、セラミック・コンデンサに近い性能を發揮すると同時に大容量です。セラミック・コンデンサより安価です (単位容量あたり)。
3. 固体タンタル・コンデンサ: 数百µFの容量が得られ、過渡特性はOSCONタイプのコンデンサよりわずかに劣り、大容量のセラミック・コンデンサに比べて安価です。
4. 汎用アルミ電解コンデンサ: 安価で大容量が得られますが、特性はここに挙げた中で最も低いです。

一般に負荷変動は、大容量のバルク・コンデンサとセラミック・コンデンサを並列に接続することで管理します。この方法で、セラミック・コンデンサは急速に変化する瞬間の電流を供給でき、バルク・コンデンサは最初のスパイクの後の負荷電流をサポートできます。

プリント基板レイアウト

適切なレイアウトを行うことにより、電圧エラーを最小限に抑え、グラウンド・ループにより発生する不安定性を回避できます。入力コンデンサと出力コンデンサは、他の回路の電流が流れない短い配線パターンを用いてICピンに直接接続します (ケルビン接続)。

最良の方法は、コンデンサをICの近くに配置し、PCB表面層の短い配線を使ってICピンに直接接続することです。レギュレータのグラウンド・ピンは複数のビアを介して、レギュレータが一点アース方式になるように内部グラウンド層または裏面グラウンド層に接続してください。

出力電圧を設定する外部抵抗はIC付近に配置し、短い配線を介してすべてICのピンに直接接続する必要があります (ケルビン接続)。抵抗分圧回路をロード・ポイントに接続するとDCエラーが発生するため、接続しないでください。

## アプリケーション情報 (つづき)

### RFI/EMI 電磁感受性

デバイス内部の回路寸法が微細な集積回路は、RFI (無線周波数障害) または EMI (電磁障害) によって性能が低下することがあります。アプリケーション回路で大きなエネルギーの高周波 (1MHz 以上) 信号が生成される場合、そのような高周波信号がレギュレータ・デバイスに影響を及ぼさないよう対策する必要があります。

例えば、スイッチング・レギュレータ出力を入力として使用するなど、RFI/EMI ノイズが入力側に存在する場合、高品質のセラミック・コンデンサをバイパス・コンデンサとして IC の入力ピン近くに設け、IC に伝導する EMI を削減してください。

また、LP38500/2-ADJ の出力が、例えばクロックなど高速でスイッチングする負荷に接続される場合、負荷が必要とする高周波電流パルスを IC の出力コンデンサから供給するように設計しなければなりません。レギュレータ・ループの帯域幅は 300kHz 未満であるため、制御回路はこの周波数を越える速度の負荷変化に回答できません。つまり、300kHz を超える周波数での IC の実効出力インピーダンスは、出力コンデンサのみで決まります。セラミック・コンデンサはこの種のアプリケーションで最高の性能を発揮します。

負荷が高速でスイッチングするアプリケーションでは、IC の出力と負荷とを無線周波数帯域で遮断しなければならない場合があります。このような場合、適当なインダクタンスを出力コンデンサと負荷の間に挿入し、あわせて高周波に対応した高品質のバイパス・コンデンサを負荷に直接接続することを推奨します。RFI/EMI ノイズは配線パターンを介して信号に重畳しやすいため、ノイズが多い環境ではプリント基板のレイアウトも重要です。可能な場合、ノイズを発生する回路とノイズの影響を受けやすい回路とを分離し、またそれぞれ個別のグラウンド系を設けてください。MHz 帯の周波数では、グラウンド層はインダクタンス分として見え、RFI/EMI はグラウンド・バウンスを引き起こす場合があります。多層基板を使用するアプリケーションでは、ノイズ分を含む電源層およびグラウンド層が、隣接するアナログ電源とアナログ・グラウンドに対してノイズを放射しないように、基板設計に注意する必要があります。

### 出力ノイズ

ノイズは 2 つの方法で規定されます。

スポット・ノイズまたは出力ノイズ密度は、特定の周波数においてレギュレータ出力で測定された (1Hz の帯域幅で測定) すべてのノイズ・ソースの RMS 合計です。このタイプのノイズは、通常、周波数の関数としてグラフにプロットされます。

合計出力ノイズ電圧または広帯域ノイズは、指定された帯域幅にわたるスポット・ノイズの RMS 合計です。通常は数デケードの周波数です。測定単位には注意が必要です。

スポット・ノイズの測定単位は  $\mu\text{V}/\text{Hz}$  または  $\text{nV}/\text{Hz}$  であり、合計出力ノイズの測定単位は  $\mu\text{V}$  (rms) です。低ドロップアウト・レギュレータの第一のノイズ源は、内部基準電圧です。CMOS レギュレータでは、ノイズには低周波成分と高周波成分がありますが、これらはシリコン面積と待機時消費電流に大きく依存します。

ノイズは、トランジスタ・サイズを大きくするか、またはリファレンス電流を増大させるかの 2 つの方法で低減できます。ただし、トランジスタを大きくするとダイのサイズが大きくなり、リファレンス電流を増大させると全体の電源電流 (グラウンド・ピンに流れる電流) が高くなります。

### 短絡保護機能

LP38500/2-ADJ は電流制限回路を内蔵し、出力のオーバーロードまたは短絡の場合に出力電流を安全な値まで低減します。 $V_{\text{IN}}$

の値によっては、平均消費電力によりダイの温度が制限値 (およそ 170 ) まで上昇すると熱制限がアクティブになる場合もあります。サーマル・シャットダウン回路のヒステリシスにより、ダイ温度の上昇および下降に従って出力が周期的な挙動を示す可能性があります。

### イネーブル動作 (LP38502-ADJ のみ)

イネーブル・ピン (EN) は、 $V_{\text{IN}}$  への 10k  $\Omega$  プルアップ抵抗または (CMOS フルスイング・コンパレータのように) アクティブに High または Low に駆動するドライバのいずれかによってアクティブ終端しなければなりません。アクティブなドライバを使用すると、プルアップ抵抗は不要です。このピンを使用しない場合は、 $V_{\text{IN}}$  に接続する必要があります (フロート状態にしないでください)。

### ドロップアウト電圧

レギュレータのドロップアウト電圧は、出力電圧を公称値の 2% 以内に維持するためにレギュレータが必要とする入出力電圧差として定義されています。CMOS LDO の場合は、ドロップアウト電圧は負荷電流と内部 MOSFET パワー素子の  $R_{\text{DS(ON)}}$  との積です。

出力電圧が 2% 減少するとレギュレーションの「ドロップアウト」が始まるため、デバイスの電気的性能は一部のパラメータ (ラインおよびロード・レギュレーション、PSSR) について「電気的特性」の値より下がります。

### 逆電流経路

LP38500/2-ADJ の内部 MOSFET パス素子には、寄生ダイオードが存在しています。通常動作時には、入力電圧は出力電圧より高く、寄生ダイオードは逆バイアス状態です。しかし、アプリケーションで出力が入力より先高くなる場合は、寄生ダイオードが順バイアスになるので、出力から入力に電流が流れます。寄生ダイオードを流れる電流が 200mA 連続および 1A ピークに制限されていれば差し支えありません。レギュレータ出力ピンはグラウンド電位を下回ってはいけません。レギュレータの負荷のリターン側が負電源に接続される  $\pm$  両電源システムで LP38500/2-ADJ を使用する場合は、出力はグラウンドにダイオード・クランプしなければなりません。

### 消費電力 / 放熱

LP38500/2-ADJ の最大消費電力 ( $P_{\text{D(MAX)}}$ ) は、最大接合部温度 125 、アプリケーションの最大周囲温度 ( $T_{\text{A(MAX)}}$ )、およびパッケージの熱抵抗 ( $\theta_{\text{JA}}$ ) によって制限されます。考えられるすべての条件下で、接合部温度 ( $T_{\text{J}}$ ) は「動作定格」で指定された範囲内でなければなりません。デバイスの合計消費電力は次式で得られます。

$$P_{\text{D}} = ((V_{\text{IN}} - V_{\text{OUT}}) \times I_{\text{OUT}}) + (V_{\text{IN}} \times I_{\text{GND}}) \quad (1)$$

$I_{\text{GND}}$  はデバイスのグラウンド・ピン電流です (「電気的特性」で規定)。

最大許容接合部温度上昇 ( $T_{\text{J}}$ ) は、アプリケーション環境において予測される最大周囲温度 ( $T_{\text{A(MAX)}}$ ) と最大許容接合部温度 ( $T_{\text{J(MAX)}}$ ) に依存します。

$$T_{\text{J}} = T_{\text{J(MAX)}} - T_{\text{A(MAX)}} \quad (2)$$

接合部から周囲に対する熱抵抗の最大許容値  $\theta_{\text{JA}}$  は、次式を用いて計算できます。

$$\theta_{\text{JA}} = T_{\text{J}} / P_{\text{D(MAX)}} \quad (3)$$

LP38500/2-ADJ は、TO-263 と LLP-8 のパッケージで提供されます。熱抵抗値は放熱に寄与する銅箔の面積に依存します。

## アプリケーション情報 (つづき)

## TO-263 および薄型 TO-263 パッケージの放熱

TO-263 パッケージおよび薄型 TO-263 パッケージは、プリント基板の銅箔をヒートシンクとして使用します。放熱のため、パッケージの DAP を銅箔にハンダ付けします。Figure 5 に、銅箔面積の異なる TO-263 パッケージの  $\theta_{JA}$  の代表的なグラフを示します (TO-263 および薄型 TO-263 の放熱性能は同じです)。試験は、正方形、35  $\mu\text{m}$  厚の銅箔を表面にのみ設けた基板で行いました。




FIGURE 5.  $\theta_{JA}$  vs Copper Area for TO-263 Package

図に示すように、銅領域の面積が 1.5 平方インチを超えると、ほとんど性能が上がりなくなります。

## LLP-8 パッケージの放熱

LLP-8 パッケージの接合部から周囲への熱抵抗は、デバイスから放熱する基板上的銅箔面積に依存します。LP38502SD-ADJ の評価ボード (980600046-100) で試験を行い、消費電力 1W かつ外部空気流なしの条件で約 80  $^{\circ}\text{C}/\text{W}$  の結果が得られました。評価ボードは 70  $\mu\text{m}$  厚の 2 層基板で、上側の層で放熱する銅箔の面積は約 2 平方インチです。DAP の下にある複数のビアも、放熱専用の 3 平方インチの銅箔を持つ下側の層への伝熱部です。





DAP 直下のサーマル・ビア 1 個が第 1 銅箔層に接続する 4 層基板 (JEDEC JESD51-7 および JESD51-5) を用いた LP38502SD-ADJ の有限要素法によるモデル化では、 $\theta_{JA}$  の予測値は 72  $^{\circ}\text{C}/\text{W}$  です。

DAP 直下のサーマル・ビア 4 個が第 1 銅箔層に接続する場合のモデル化では、 $\theta_{JA}$  の予測値は 50  $^{\circ}\text{C}/\text{W}$  です。

ドッグボーン形状の銅箔領域を追加し、その領域内に第 1 銅箔層に接続するサーマル・ビア 4 個を追加すると、 $\theta_{JA}$  を 45  $^{\circ}\text{C}/\text{W}$  に改善できます。

プリント基板レイアウトに関するその他の熱的な考慮事項については、アプリケーション・ノート「AN-1520 A Guide to Board Layout for Best Thermal Resistance for Exposed Packages」を参照してください。

外形寸法図 特記のない限り inches (millimeters)







LAND PATTERN RECOMMENDATION

CONTROLLING DIMENSION IS INCH  
VALUES IN [ ] ARE MILLIMETERS  
DIMENSIONS IN ( ) FOR REFERENCE ONLY

TS5B (Rev D)

TO-263 5-Lead, Molded, Surface Mount Package  
NS Package Number TS5B



RECOMMENDED LAND PATTERN


DIMENSIONS ARE IN MILLIMETERS  
DIMENSIONS IN ( ) FOR REFERENCE ONLY

TJ5A (Rev E)

TO-263 THIN 5-Lead, Molded, Surface Mount Package  
NS Package Number TJ5A

単位は millimeters

外形寸法図 単位は millimeters



8-Lead LLP Package  
NS Package Number SDA08C

このドキュメントの内容はナショナル セミコンダクター社製品の関連情報として提供されます。ナショナル セミコンダクター社は、この発行物の内容の正確性または完全性について、いかなる表明または保証もいたしません。また、仕様と製品説明を予告なく変更する権利を有します。このドキュメントはいかなる知的財産権に対するライセンスも、明示的、黙示的、禁反言による惹起、またはその他を問わず、付与するものではありません。

試験や品質管理は、ナショナル セミコンダクター社が自社の製品保証を維持するために必要と考える範囲に用いられます。政府が課す要件によって指定される場合を除き、各製品のすべてのパラメータの試験を必ずしも実施するわけではありません。ナショナル セミコンダクター社は製品適用の援助や購入者の製品設計に対する義務は負いかねます。ナショナル セミコンダクター社の部品を使用した製品および製品適用の責任は購入者にあります。ナショナル セミコンダクター社の製品を用いたいかなる製品の使用または供給に先立ち、購入者は、適切な設計、試験、および動作上の安全手段を講じなければなりません。

それら製品の販売に関するナショナル セミコンダクター社との取引条件で規定される場合を除き、ナショナル セミコンダクター社は一切の義務を負わないものとし、また、ナショナル セミコンダクター社の製品の販売が使用、またはその両方に関連する特定目的への適合性、商品の機能性、ないしは特許、著作権、または他の知的財産権の侵害に関連した義務または保証を含むいかなる表明または黙示的保証も行いません。

生命維持装置への使用について

ナショナル セミコンダクター社の製品は、ナショナル セミコンダクター社の最高経営責任者 (CEO) および法務部門 (GENERAL COUNSEL) の事前の書面による承諾がない限り、生命維持装置または生命維持システム内のきわめて重要な部品に使用することは認められていません。

ここで、生命維持装置またはシステムとは (a) 体内に外科的に使用されることを意図されたもの、または (b) 生命を維持あるいは支持するものをいい、ラベルにより表示される使用方法に従って適切に使用された場合に、これの不具合が使用者に身体的障害を与えると予想されるものをいいます。重要な部品とは、生命維持にかかわる装置またはシステム内のすべての部品をいい、これの不具合が生命維持用の装置またはシステムの不具合の原因となりそれらの安全性や機能に影響を及ぼすことが予想されるものをいいます。

National Semiconductor とナショナル セミコンダクターのロゴはナショナル セミコンダクター コーポレーションの登録商標です。その他のブランドや製品名は各権利所有者の商標または登録商標です。

Copyright © 2009 National Semiconductor Corporation  
製品の最新情報については [www.national.com](http://www.national.com) をご覧ください。

ナショナル セミコンダクター ジャパン株式会社

本社 / 〒 135-0042 東京都江東区木場 2-17-16 TEL.(03)5639-7300

技術資料 (日本語 / 英語) はホームページより入手可能です。

[www.national.com/jpn/](http://www.national.com/jpn/)

# ご注意

日本テキサス・インスツルメンツ株式会社（以下TIJといいます）及びTexas Instruments Incorporated（TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます）は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかをご確認下さい。全ての製品は、お客様とTIJとの間取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定される危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合わせ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしていません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えたり、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付けられた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション（例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの）に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されていません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスチック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されていません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated  
日本語版 日本テキサス・インスツルメンツ株式会社

## 弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

### 1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

### 2. 温・湿度環境

- 温度：0～40℃、相対湿度：40～85%で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

- 直射日光が当たる状態で保管・輸送しないこと。
3. 防湿梱包
    - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
  4. 機械的衝撃
    - 梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。
  5. 熱衝撃
    - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）
  6. 汚染
    - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。
    - はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。）

以上