



参考資料

TPS55383 TPS55386

www.tij.co.jp

JAJS342

ハイサイドMOSFET内蔵、外部補償、 3Aデュアル非同期コンバータ

特長

- 入力電圧範囲:4.5V~28V
- 出力電圧: 0.8V~入力電圧の90%
- 出力電流:最大3A
- 2つの固定スイッチング周波数モデル:
 - TPS55383:300kHz
 - TPS55386:600kHz
- 3つの過電流保護レベルを選択可能(出力2)
- 電圧リファレンス:0.8V、1.75%
- 内部ソフト·スタート:2.1ms
- 位相差180°のデュアルPWM出力
- ●レシオメトリックまたはシーケンシャルなスター トアップ・モード
- デュアル出力として、または6A供給可能な2チャ ネル単一出力マルチフェーズとして構成可能
- 内部ハイサイドMOSFET:85mΩ
- 外部補償による電流モード制御
- パルス毎の過電流保護
- 過熱シャットダウン保護:+148℃
- 16ピンPowerPAD™ HTSSOPパッケージ

アプリケーション

- セットトップ・ボックス
- デジタルTV
- DSP用電源
- 民生用電子機器

目 次

デバイス定格2	2
電気的特性	3
製品情報)
アプリケーション情報12	2
設計例	ŀ
参考資料	

概要

TPS55383およびTPS55386は、デュアル出力の非同期降圧型 コンバータです。4.5V~28Vの入力電源電圧で動作し、0.8Vか ら入力電圧の90%までの出力電圧を必要とする、3A出力のア プリケーションをサポートできます。

内部固定された動作周波数およびソフト・スタート時間によ



PowerPADは、テキサス・インスツルメンツの登録商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

この資料は、Texas Instruments Incorporated (TI)が英文で記述した資料 を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI)が英文から和文へ翻訳して作成したものです。 資料によっては下規を専販資料の更新に対応していないものがあります。

資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。 製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を ご確認下さい。



SLUS818 翻訳版

最新の英語版資料 http://focus.ti.com/lit/ds/symlink/tps55383.pdf

TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわ らず、更新以前の情報に基づいて発生した問題や障害等につきましては如 何なる責任も負いません。 り、最小限の外部部品で多くの機能を提供できます。2つの誤 差増幅器の出力にアクセスでき、幅広い範囲の出力フィルタ特 性で帰還ループの最適化が可能です。チャネル1の過電流保護 は4.5Aに設定されています。チャネル2の過電流保護レベルは、 ピンをグランドまたはBPに接続、あるいはフローティングに することで選択できます。アプリケーションで両出力の負荷能 力をフルには必要としない場合、これらの設定レベルを利用し て外部部品の値を調整できます。

出力はそれぞれ独立にイネーブルにすることが可能で、レシ オメトリックまたはシーケンシャルなスタートアップ・シーケン シングを行うよう設定することもできます。また、2つの出力 はそれぞれ異なる電源から電力供給が可能です。



これらのデバイスは、限定的なESD (静電破壊)保護機能を 内蔵しています。保存時または取り扱い時に、MOSゲートに 対する静電破壊を防止するために、リード線どうしを短絡して おくか、デバイスを導電性のフォームに入れる必要があります。

ご発注の手引き

デバイス	OPERATING FREQUENCY (kHz)	パッケージ	MEDIA	単位(Pieces)
TPS55383PWP	200		Tube	90
TPS55383PWPR	300	Plastia 16 Din HTSSOD	Tape and Reel	2000
TPS55386PWP	600	Flastic 10-FIII HTSSOF	Tube	90
TPS55386PWPR	800		Tape and Reel	2000

 (1) 最新のパッケージおよびご発注情報については、このドキュメントの巻末にある「付録:パッケージ・オプション」を参照するか、 TIのWebサイト (www.ti.comまたはwww.tij.co.jp)をご覧ください。

デバイス定格

絶対最大定格

		VALUE	単位	
	PVDD1, PVDD2, EN1, EN2	30		
	BOOT1, BOOT2	V _{SW} + 7		
	SW1, SW2	$-2 \sim 30$		
	SW1, SW2 transient (< 50ns)	-3 ~ 31	N/	
input voltage range	BP	6.5	v	
	SEQ, ILIM2	-0.3 ~ 6.5		
	COMP1, COMP2	-0.3 ~ 3.5		
	FB1, FB2	-0.3 ~ 3		
	SW1, SW2 output current	7	A	
	BP load current	35	mA	
T _{stg}	Storage temperature	-55 \sim +165		
TJ	Operating temperature	-40 ~ +150	°C	
	Soldering temperature	+260		

(1)絶対最大定格を超えると、 致命的なダメージを製品に与えることがあります。本製品の機能動作は、 このデータシートの「推奨DC動作条件」の 範囲内に制限する必要があります。 動作制限範囲外の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

推奨動作条件

		MIN	MAX	単位
V _{PVDD2}	Input voltage	4.5	28	V
TJ	Operating junction temperature	-40	+125	°C

静電放電(ESD)保護

	MIN	単位
Human body model	2k	
СДМ	1.5k	V
Machine Model	250	



パッケージ定格消費電力(1)(2)(3)

パッケージ	THERMAL IMPEDANCE JUNCTION-TO-THERMAL PAD (°C/W)	T _A = +25°C POWER RATING (W)	T _A = +85℃ POWER RATING (W)
Plastic 16-Pin HTSSOP (PWP)	2.07 ⁽⁴⁾	1.6	1.0

(1) PWPパッケージの詳細な情報についてはTIテクニカル・ブリーフ(SLMA002A)を参照してください。

(2) TIデバイスのパッケージは、JEDEC標準JESD 51-3およびJESD 51-7で規定されたプリント基板設計を使用して、熱特性のモデル化と試験が行われています。
 (3) アプリケーション情報については、「電力ディレーティング」を参照してください。

(4) $T_{J-A} = +40^{\circ}C/W \tilde{c} \sigma_{\circ}$

電気的特性

特に記述のない限り、-40°C ≤ TJ ≤ +125°C、VPVDD1 = VPVDD2 = 12V

	パラメータ		測定条件	MIN	TYP	MAX	単位
INPUT SUPF	PLY (PVDD)						
V _{PVDD1}	- Input voltage range			15		28	V
V _{PVDD2}	input voltage range			4.5		20	v
IDD _{SDN}	Shutdown		$V_{\overline{EN1}} = V_{\overline{EN2}} = V_{PVDD2}$		70	150	μΑ
IDDQ	Quiescent, non-switching		V _{FB} = 0.9 V, Outputs OFF		1.8	3.0	
IDD _{SW}	Quiescent, while-switching		SW node unloaded; Measured as BP sink current		5		mA
V _{UVLO}	Minimum turn-on voltage		PVDD2 only	3.8	4.1	4.4	V
V _{UVLO(hys)}	Hysteresis				400	600	mV
t _{START} ⁽¹⁾⁽²⁾	Time from startup to softstart begin		$C_{BP} = 10 \ \mu F$, $\overline{EN1}$ and $\overline{EN2}$ go low simultaneously		2		ms
ENABLE (EN	<u>,</u>)						
$V_{\overline{EN1}}, V_{\overline{EN2}}$	Enable threshold			0.9	1.2	1.5	V
	Enable threshold hysteresis ⁽¹⁾				50		mV
IEN1. IEN2	Enable pull-up current		$V_{\overline{EN1}} = V_{\overline{EN2}} = 0 V$		6	12	μΑ
$t_{EN}^{(1)}$	Time from enable to soft-start begin		Other EN pin = GND		10		μs
BP REGULATOR (BP)							
BP	Regulator voltage		8 V < P _{VDD2} < 28 V	5	5.25	5.6	V
BP _{LDO}	Dropout voltage		P_{VDD2} = 4.5 V; switching, no external load on BP		400	550	mV
I _{BP} ⁽¹⁾	Regulator external load					2	
I _{BPS}	Regulator short circuit		4.5 V < P _{VDD2} < 28 V	10	20	30	ma
OSCILLATO	R						
4	Switching frequency	TPS55383		255	310	375	
'SW	Switching nequency	TPS55386		510	630	750	KI IZ
t _{DEAD} ⁽¹⁾	Clock dead time				140		ns
ERROR AMP	PLIFIER (EA) and VOLTAGE REFERENCE (I	REF)					
	Foodbook input voltage		$0^{\circ}\text{C} < \text{T}_{\text{J}} < +85^{\circ}\text{C}$	786	800	812	m\/
VFB1, VFB2	reedback input voltage		$-40^{\circ}\text{C} < \text{T}_{\text{J}} < +125^{\circ}\text{C}$	784		812	IIIV
I _{FB1,} I _{FB2}	Feedback input bias current				3	50	nA
g _M 1, g _M 2 ⁽¹⁾	Error Amplifier transconductance			220	315	420	μS
$f_{p1}, f_{p2}^{(1)}$	Error Amplifier dominant pole frequency			5	6		kHz
I _{SINK(COMP1)} , I _{SINK(COMP2)}	Error Amplifier sink current capability		$V_{FB1} = V_{FB2} = 0.9V, V_{COMP} = 2 V$	15	30	40	μΑ
I _{SRC(COMP1)} , I _{SRC(COMP2)}	Error Amplifier source current capability		$V_{FB1} = V_{FB2} = 0.7V, V_{COMP} = 0 V$	15	30	40	μA
SOFT STAR	T (SS)						
T _{SS1} , T _{SS2}	Soft start time			1.5	2.1	2.7	ms

(1) 設計で確認されています。 実製品のテストは行っていません。

(2) 両方の出力を同時に起動した場合、20mAの電流源によってBPコンデンサが充電されます。BPコンデンサの値を小さくすることで、時間を短縮できます。 詳細については、「入力低電圧ロックアウト(UVLO)とスタートアップ」を参照してください。



電気的特性

特に記述のない限り、-40°C \leq T_J \leq +125°C、V_{PVDD1} = V_{PVDD2} = 12V

	パラメータ		測定条件	MIN	ТҮР	MAX	単位
OVERCURR	ENT PROTECTION						
I _{CL1}	Current limit Channel 1			3.6	4.5	5.6	
			$V_{ILIM2} = V_{BP}$	3.6	4.5	5.6	^
I _{CL2} Current limit Channel 2			V _{ILIM2} = (floating)	2.4	3.0	3.6	~
			V _{ILIM2} = GND	1.15	1.50	1.75	
V _{UV1} V _{UV2}	- Low-level output threshold to declare a fault		Measured at feedback pin.		670	730	mV
T _{HICCUP} (3)	Hiccup timeout				10		ms
t _{ON1(oc)} ⁽³⁾ t _{ON2(oc)} ⁽³⁾	- Minimum overcurrent pulse width			90	150	ns	
BOOTSTRAI	2						
R _{BOOT1} , R _{BOOT2}	Bootstrap switch resistance		From BP to BOOT1 or BP to BOOT2, $I_{EXT} = 50 \text{ mA}$		18		Ω
OUTPUT ST	AGE (Channel 1 and Channel 2)			·			
D (3)	MOSEET on registence plue band wire regist	0000	$T_J = +25^{\circ}C, V_{PVDD2} = 8 V$		85		m0
RDS(on)	MOSPET on resistance plus bond whe resist	ance	$-40^{\circ}C < T_{J} < +125^{\circ}C, V_{PVDD2} = 8 V$		85	165	11152
t _{ON(min)} ⁽³⁾	Minimum controllable pulse width		I_{SWx} peak current > 1 A ⁽⁴⁾		100	200	ns
D _{MIN}	Minimum Duty Cycle		V _{FB} = 0.9 V			0	%
Durin	Maximum Duty Cycle	TPS55383	f _{SW} = 300 kHz	90	95		%
DMAX	D _{MAX} Maximum Duty Cycle		$f_{SW} = 600 \text{ kHz}$	85	90		%
I _{SW}	Switching node leakage current (sourcing)	Outputs OFF		2	12	μΑ	
THERMAL S	HUTDOWN						
T _{SD} ⁽³⁾	Shutdown temperature				148		°C
T _{SD(hys)} ⁽³⁾	Hysteresis				20		Ŭ

(3)設計で確認されています。実製品のテストは行っていません。(4) I_{SWx} ピーク電流が1A未満の場合については、 図14を参照してください。











代表的特性









2.6 $V_{PVDDx} = 12 V$ $V_{PVDDx} = 5V$ 2.6 -50 -25 0 25 50 75 100 125 $T_J - Junction Temperature - °C$ \boxtimes 11

T_J – Junction Temperature – °C ⊠ 12

50

25

 $V_{PVDDx} = 5V$

75

100

125

V_{PVDDx} = 12 V

0

-25

1.2

--50



代表的特性



製品情報

ピン接続

端子機能

TERMINAL			=4.00
NAME	NO.	1/0	
BOOT1	2	I	出力1用ハイサイド・ゲート・ドライバの入力電源です。このピンとSW1との間に22nF~82nFのコンデンサを接続しま す。このコンデンサは、内部スイッチを通して、BPピンの電圧により充電されます。コンバータのオフ期間中、この スイッチはオンになります。このブートストラップ・コンデンサと直列に小さな抵抗(1Ω~3Ω)を接続すると、内部 FETのターンオンを遅くすることができます。
BOOT2	15	I	出力2用ハイサイド・ゲート・ドライバの入力電源です。このピンとSW2との間に22nF~82nFのコンデンサを接続しま す。このコンデンサは、内部スイッチを通して、BPピンの電圧により充電されます。コンバータのオフ期間中、この スイッチはオンになります。このブートストラップ・コンデンサと直列に小さな抵抗(1Ω~3Ω)を接続すると、内部 FETのターンオンを遅くすることができます。
BP	13	-	ブートストラップ・コンデンサを充電するためのレギュレーション電圧です。このピンは、低ESR(4.7µF~10µFの X7RまたはX5R)セラミック・コンデンサを使用してGNDにバイパスします。
COMP1	8	0	出力1用誤差増幅器の出力です。このピンとGNDの間に直列接続R-Cネットワークを配置することで、帰還ループを 補償します。詳細については、「帰還ループ補償部品の選択」を参照してください。
COMP2	9	0	出力2用誤差増幅器の出力です。このピンとGNDの間に直列接続R-Cネットワークを配置することで、帰還ループを 補償します。詳細については、「帰還ループ補償部品の選択」を参照してください。
EN1	5	I	出力1のイネーブル入力(アクティブ・ロー)です。このピンの電圧が1.55Vより大きい場合、出力1はディスエーブルされます(ハイサイド・スイッチがオフ)。電圧が0.9V未満になると、出力1がイネーブルになり、出力1のソフト・スタートが開始可能になります。フローティングにされた場合、このピンは内部の電流源によってPVDD2にドライブされます。"常時オン"の動作を行うには、このピンをGNDに接続します。
EN2	6	I	出力2のイネーブル入力(アクティブ・ロー)です。このピンの電圧が1.55Vより大きい場合、出力2はディスエーブルされます(ハイサイド・スイッチがオフ)。電圧が0.9V未満になると、出力2がイネーブルになり、出力2のソフト・スタートが開始可能になります。フローティングにされた場合、このピンは内部の電流源によってPVDD2にドライブされます。"常時オン"の動作を行うには、このピンをGNDに接続します。
FB1	7	I	出力1の電圧帰還ピンです。内部のトランスコンダクタンス誤差増幅器によって出力1のPWMが調整され、このピン の電圧は内部リファレンス電圧0.8Vにレギュレーションされます。出力1とグランドの間に直列抵抗デバイダを接続 し、その接続点をこのピンに接続することで、レギュレーション出力電圧の値を決定できます。帰還ループに対する 補償は、デバイスの外部で提供されます。詳細については、「帰還ループ補償部品の選択」を参照してください。
FB2	10	I	出力2の電圧帰還ビンです。内部のトランスコンダクタンス誤差増幅器によって出力2のPWMが調整され、このビン の電圧は内部リファレンス電圧0.8Vにレギュレーションされます。出力2とグランドの間に直列抵抗デバイダを接続 し、その接続点をこのピンに接続することで、レギュレーション出力電圧の値を決定できます。帰還ループに対する 補償は、デバイスの外部で提供されます。詳細については、「帰還ループ補償部品の選択」を参照してください。
GND	4	-	デバイスのグランド・ピンです。直接サーマル・パッドに接続してください。
ILIM2	11	I	出力2のみの電流制限調整ビンです。この機能の目的は、非対称の負荷電流(出力1の負荷電流が出力2の負荷電流より もずっと大きい)を使用するユーザが、過電流障害状態で適切なディレーティングを維持しながら、低電流出力側の 部品値を最適化できるようにすることです。個々のレベルは、「表 2. 出力2の電流制限スレッショルド調整」に示さ れています。注:内部の2抵抗によるデバイダ(各150kΩ)により、BPはILIM2およびGNDに接続されています。

端	子	機	能

TERMINAL		1/0	=X100		
NAME	NAME NO.				
PVDD1	1	I	出力1ハイサイドMOSFET専用の電源入力です。このピンは、10µF以上の低ESRセラミック・コンデンサを使用して、 GNDへローカルにバイパスする必要があります。		
PVDD2	16	I	PVDD2ビンは、デバイス制御回路に電力を供給します。また、EN1およびEN2ビンにプルアップを提供し、出力2の ハイサイドMOSFETに電力を供給します。このピンは、10µF以上の低ESRセラミック・コンデンサを使用して、GND ヘローカルにバイパスする必要があります。UVLO機能ではPVDD2が監視され、PVDD2が4.1Vを上回るとデバイス がイネーブルになります。		
SEQ	12	I	このピンは、出力のスタートアップ・モードを設定します。SEQピンをBPに接続すると、出力2がイネーブルの場合、 出力2がレギュレーションに達した後で出力1がスタートアップします。つまり、出力1が出力2に従属するシーケンシャ ル・スタートアップを実現できます。出力が動作している状態でEN2が "High"になると、両方の出力が直ちにディ スエーブルされ、現在の負荷に従って出力電圧が低下します。このシーケンス構成では、EN1をグランドに接続し ます。 SEQピンをGNDに接続すると、出力1がイネーブルの場合、出力1がレギュレーションに達した後で出力2がスタート アップします。つまり、出力2が出力1に従属するシーケンシャル・スタートアップを実現できます。出力が動作して いる状態でEN1が "High"になると、両方の出力が直ちにディスエーブルされ、現在の負荷に従って出力電圧が低下 します。このシーケンス構成では、EN2をグランドに接続します。 このピンがフローティングの場合は、両方の出力が同時にイネーブルされたときに、出力1および出力2がレシオメト リックにスタートアップします。両方の出力が、最終出力電圧によって決定されるレートでソフト・スタートし、同 時にレギュレーション状態になります。EN1およびEN2ピンが独立して動作できる場合、2つの出力も独立に動作し ます。 注:内部の2抵抗(各150kΩ)によるデバイダにより、BPはSEQおよびGNDに接続されています。 「シーケンス状態」の表を参照してください。		
SW1	3	0	出力1 PWMのソース (スイッチング)出力です。このノードでのリンギングを低減するために、スナバの使用を推奨し ます。詳細については、「SWノードのリンギング」を参照してください。		
SW2	14	0	出力2 PWMのソース (スイッチング)出力です。このノードでのリンギングを低減するために、スナバの使用を推奨し ます。詳細については、「SWノードのリンギング」を参照してください。		
サーマル・パッド	-	-	このパッドは、外部でグランド・プレーンおよびGNDピンに接続する必要があります。		

ブロック図

アプリケーション情報

機能説明

TPS55383およびTPS55386は、デュアル出力の非同期コンバー タです。各PWMチャネルに、外部補償誤差増幅器、電流モー ド・パルス幅変調回路(PWM)、スイッチMOSFET、イネーブ ル、および障害保護回路が搭載されています。2つのチャネル に共通な回路として、内部電圧レギュレータ、電圧リファレン ス、クロック発振回路、および出力電圧シーケンシング機能が あります。

注: 特に記述のない限り、"TPS5538x"はTPS55383と TPS55386の両方を意味します。また、特に記述のない限 り、小文字のxを含む記号は、2つの変調回路チャネルの 両方の出力を示します。例えば、"ENx"はEN1とEN2の 両方を表します。特に記述のない限り、記載されている パラメータ値はすべて標準値です。最大値および最小値 については、電気的特性を参照してください。計算の際 には、公差の値を考慮に入れる必要があります。

電圧リファレンス

両方の出力に共通のバンドギャップ・セルであり、800mVに 設定されています。

発振回路

発振周波数は、SWxノードのスイッチング周波数の2倍に内 部で固定されています。2つの出力は、スイッチ・サイクルを交 互に行うように(つまり、位相差180°に)設定されています。

入力低電圧ロックアウト (UVLO) とスタートアップ

PVDD2ピンの電圧が4.1V未満の場合は、内部バイアス回路 の一部だけが動作可能となり、他の機能はすべてオフに保持さ れます。内部MOSFETもすべてオフになります。PVDD2電圧 がUVLOのオン・スレッショルドを上回ると、イネーブル・ピン の状態によって、残りの内部スタートアップ・シーケンスが決 定されます。どちらかの出力がイネーブル(ENxが"Low")に なると、BPレギュレータがオンになり、BPコンデンサを20mA の電流で充電します。BPピンが4Vを超えると、SEQの動作モー ドとEN1およびEN2の設定に従って、PWMがイネーブルにな り、ソフト・スタートが開始されます。

内部レギュレータおよび制御回路はPVDD2を電源としてい ることに注意してください。PVDD1の電圧は、PVDD2より高 い場合または低い場合があります。(「デュアル電源動作」を参 照してください。)

出力のイネーブルとオン時間の調整

各出力には、専用のイネーブル・ピン(アクティブ・ロー)が あります。フローティングにされた場合、このピンは内部の電 流源によってPVDD2にドライブされます。ENxピンをグラン ドに接続するか、または外部回路で約1.2V未満にプルダウンす ると、対応する出力がイネーブルになり、ソフト・スタートが 開始されます。

両方のイネーブル・ピンが"High"のままであると、デバイ スはシャットダウン・モードで動作し、BPレギュレータがシャッ トダウンされて、最小限の機能だけがアクティブになります。 両方のPVDDピンからの合計スタンバイ電流は、12Vの入力電 源で約70µAです。

ENxピンにR-Cを接続することで、PVDDxに電力が印加され てから対応する出力がオンになるまでの遅延時間を設定できま す(図16を参照)。PVDD2に電力が印加されると、ENxピンの 電圧はゆっくりグランドへと低下し始めます。電圧が約1.2Vま で低下すると、出力がイネーブルになり、スタートアップ・シー ケンスが開始されます。PVDD2への電力印加後すぐにデバイ スの出力をイネーブルにしたい場合は、この2つの部品を省略 して、ENxピンをGNDに直接接続します。

R-C回路を使用してオン時間を遅延させる場合は、抵抗値を 1.2V/6μA (200kΩ) よりずっと小さくする必要があります。推 奨値は51kΩです。この抵抗値を使用すると、6μAのバイアス電 流が流れている間に $\overline{\text{ENx}}$ 電圧が1.2Vスレッショルド未満に低下 します。

(PVDD2印加後の)スタートアップ時間の遅延に必要なコン デンサ値は、式(1)で表されます。

$$C = \frac{t_{DELAY}}{R \times \ell n \left(\frac{V_{IN} - 2 \times I_{ENX} \times R}{V_{TH} - I_{ENX} \times R} \right)} \text{ farads}$$
(1)

ここで

• RおよびCは、タイミング部品です。

• V_{TH}は、1.2Vのイネーブル·スレッショルド電圧です。

• IENxは、6µAのイネーブル・ピン・バイアス電流です。

他のイネーブル・ピン機能は、SEQピンの状態によって決ま ります。(「出力電圧シーケンシング」を参照してください。)

設計のヒント:

出力電圧スタートアップの遅延が必要でない場合は、 EN1およびEN2を直接GNDに接続してください。それに より、PVDD2に有効な電源が印加されると、出力が直ち にスタートアップされます。

出力xがレギュレーション状態になった後でENxを"High" にすると、上側MOSFETがオフになり、出力コンデンサと負荷 によって決まるレートで出力が低下します。内部のプルダウン MOSFETは、オフ状態に保持されます。(「NチャネルMOSFET のブートストラップ」を参照してください。) 出力電圧シーケンシング

TPS5538xでは、出力電圧のスタートアップ・シーケンシングを 1本のピンでプログラミングできます。パワーオン時に、SEQ ピンの状態が検出されます。このピンがBPに接続されている か、GNDに接続されているか、またはフローティングである かに基づいて、出力は表1のように機能します。

SEQ PIN STATE	MODE	EN1	EN2
BP		Ignored by thedevice. when V _{EN2} < enable threshold voltage	
	Sequential, Output 2 then Output 1	$\begin{tabular}{lllllllllllllllllllllllllllllllllll$	Active
		Tie EN1 to > enable threshold voltage for low quiescent current (BP inactive) when V_{EN2} > enable threshold voltage	
GND	Sequential, Output 1 then Output 2	Active	Ignored by thedevice.when V _{EN1} < enable threshold voltage
			Tie $\overline{\text{EN2}}$ to < enable threshold voltage for BP to be active when $V_{\overline{\text{EN1}}}$ > enable threshold voltage
			Tie $\overline{EN2}$ to > enable threshold voltage for low quiescent current (BP inactive) when $V_{\overline{EN1}}$ > enable threshold voltage
(floating)	Independent or Ratiometric ,Output 1 and Output 2	Active. EN1 and EN2 must be tied together for Ratio-metric startup.	Active. EN1 and EN2 must be tied together for Ratio-metric startup.

表 1. シーケンス状態

図 19. SEQピンをGNDに接続

SEQピンをBPに接続すると、出力2がイネーブルの場合、出 力2がレギュレーションに達してから約400µs後に出力1がスター トアップします。つまり、出力1が出力2に従属するシーケンシャ ル・スタートアップを実現できます。出力が動作している状態 でEN2が"High"になると、両方の出力が直ちにディスエーブ ルされ、現在の負荷に従って出力電圧が低下します。

SEQピンをGNDに接続すると、出力1がイネーブルの場合、 出力1がレギュレーションに達してから約400µs後に出力2がス タートアップします。つまり、出力2が出力1に従属するシーケン シャル・スタートアップを実現できます。出力が動作している 状態でEN1が"High"になると、両方の出力が直ちにディスエー ブルされ、現在の負荷に従って出力電圧が低下します。

注: シーケンシャル・モードで、SEQピンに加え、ENxピンに R-Cネットワークを接続することで、最初の出力電圧の スタートアップを遅延させることができます。このアプ ローチは、多数の出力電圧が使用され、複雑な電圧シー ケンシング要件が求められるようなシステムで必要とな る場合があります。「出力のイネーブルとオン時間の調 整」を参照してください。 SEQピンがフローティングの場合は、両方の出力が同時にイ ネーブルされたときに、出力1および出力2がそれぞれレシオメ トリックにスタートアップします。出力1および出力2は、それ ぞれの最終出力電圧によって決定されるレートでソフト・スター トし、同時にレギュレーション状態になります。EN1およびEN2 ピンが独立して動作できる場合、2つの出力も独立に動作します。

図 20. SEQピンがフローティング

ソフト・スタート

各出力には、専用のソフト・スタート回路があります。ソフ ト・スタート電圧は、誤差増幅器の2つの非反転入力の一方に入 力される、内部のデジタル・リファレンス・ランプです。もう一 方の入力は、(内部の)高精度0.8Vリファレンスです。FB電圧 が0Vから0.8Vに充電されるまでの合計上昇時間は、約2.1msで す。ソフト・スタート期間の間、TPS5538xの出力は、誤差増幅 器の非反転入力への電圧をゆっくり増加させます。このように して、出力電圧は、誤差増幅器の非反転入力の電圧が0.8Vの内 部リファレンス電圧に達するまで、ゆっくり上昇します。その 後、誤差増幅器の非反転入力の電圧に維持 されます。

ソフト・スタート期間中は、パルス毎の電流制限が適用され ます。過電流パルスが検出されると、PWMパルスが6パルス分 スキップされ、インダクタ電流が低下するまで次のPWMパル スが印加されないようになります。(「出力過負荷保護」を参照 してください。)電流制限パルスが検出されない場合は、パルス はスキップされません。

設計のヒント:

入力電圧 (PVDDx) の上昇レートが遅く、入力電圧が低 すぎてソフト・スタート完了時までに目的のレギュレー ション電圧が得られない場合は、出力UV回路が作動して、 出力電圧にヒカップが生じる可能性があります。このよ うな場合は、PVDDx電圧で目的のレギュレーション電 圧をサポートできるまでの間、ENxピンからスタートアッ プ遅延を使用して、出力のスタートアップを遅らせます。 関連情報については、「最大デューティ・サイクル付近で の動作」および「最大出力容量」を参照してください。

出力電圧レギュレーション

各出力には、電圧設定デバイダ、誤差増幅器、パルス幅変調 回路、およびスイッチングMOSFETから構成される、専用の帰 還ループがあります。レギュレーション出力電圧は、出力ノー ド、FBxピン、およびGNDに接続される抵抗デバイダによって 決定されます(図21を参照)。上側の電圧設定デバイダ抵抗の値 が既知であると仮定すると、目的の出力電圧を得るための下側 デバイダ抵抗の値は、式(2)で計算されます。

$$R2 = R1 \times \left(\frac{V_{REF}}{V_{OUT} - V_{REF}}\right)$$
(2)

ここで

• V_{REF}は、0.8Vの内部リファレンス電圧です。

設計のヒント:

TPS5538xの一方の出力がディスエーブルのとき、SWピン から最大12μAのリーク電流があります。R1 + R2の直列 インピーダンスを50kΩ未満に保持することで、制御回路 出力がオフ状態の間、出力がリファレンス電圧以上にフ ローティングするのを防止できます。

図 21. チャネル1の電圧設定デバイダ・ネットワーク

帰還ループ補償部品の選択

帰還信号経路上で、出力電圧設定デバイダの後には、標準 315µSのトランスコンダクタンスを持つg_Mタイプの内部誤差増 幅器が配置されています。g_M増幅器の出力(COMPxピン)とグ ランドとの間に外部で接続された直列R-C回路は、コンバータ の補償ネットワークとして機能します。誤差増幅器出力からの 信号はバッファリングされ、スロープ補償信号と結合後、ミ ラーリングされてSWノードにリファレンスされます。さらに、 電流帰還信号と比較されて、上側MOSFETスイッチに供給さ れるパルス幅変調(PWM)信号が作成されます。信号制御経路 の単純な等価回路を図22に示します。

注: SWxノードからBOOTxの内部回路にノイズが結合される と、特に負荷電流が1A未満の場合に、狭いパルス幅動作 に影響が出る可能性があります。SWxノードのノイズを 低減する方法については、「SWノードのリンギング」を 参照してください。

図23に、より一般的な小信号等価ブロック図を示します。こ こでは、閉ループ信号経路の全体が示されています。TPS5538x には内部スロープ補償が内蔵されているため、外部L-Cフィル タは、結果の制御ループが安定性条件を満足するよう適切に選 択する必要があります。

インダクタの選択

インダクタンスの値は、出力リップル電流が300mA~900mA となるように計算します。リップル電流が低いと、DC負荷電 流が低いときに不連続モード (DCM)動作となり、リップル電 流が高いと、一般に閉ループ帯域幅を大きくできます。

$$L = \frac{V_{IN} - V_{OUT}}{\Delta I_{OUT}}$$
(3)

- **注**: 入力範囲の広いコンバータでは、入力電圧が最も高いと きにリップル電圧が最大となります。
- 注: 過電流保護(OCP)が作動する負荷電流は、リップル電流 の大きさに依存します。これは、監視対象がスイッチの ピーク電流であるためです。「出力過負荷保護」を参照 してください。

図 22. 帰還ループの等価回路

図 23. 小信号等価ブロック図

最大出力容量

パルス毎の内部電流制限と、固定されたソフト・スタート時 間が使用されているため、スタートアップで問題が生じない最 大の出力容量制限があります。出力容量が大きすぎて、スター トアップ中にデバイスが電流制限保護モードに入ってしまう場 合は、出力がレギュレーションに到達しない可能性があります。 その場合、TPS5538xは、出力がグランドに短絡した場合と同 様に、単純にシャットダウンしてリスタートを試みます。最大 出力容量(負荷に分散しているバイパス容量も含む)は、式(4) で与えられます。

$$C_{OUT(max)} = \frac{t_{SS}}{V_{OUT}} \left(I_{CLx} - \left(\frac{1}{2} \times I_{RIPPLE} \right) - I_{LOAD} \right)$$
(4)

最小出力容量

閉ループ安定性のために選択する容量の値は、ソフト・スター ト要件と矛盾しないようにしてください。

帰還ループの補償

帰還ループの補償に必要な部品を決定するには、コントロー ラの周波数応答特性を理解し、望ましいクロスオーバー周波 数を選択する必要があります。この閉ループ・クロスオーバー 周波数としてスイッチング周波数の10%を使用すると、最良の 結果が得られます。場合によっては、スイッチング周波数の最 大20%までが可能です。

出力フィルタ部品を選択したら、次の手順は変調回路のDCゲ インを計算することです。TPS55386の場合は、次のようになり ます。

$$Fm_{TPS55386} = \frac{600000}{\left[19.7 \times e^{\left(1.5 \times 10^{6} \times t_{ON}\right)} + 50 \times 10^{-6} \times \left(\frac{V_{IN} - V_{OUT}}{L}\right)\right]}$$

TPS55383の変調回路のゲインは、次の式で近似されます。

Fm_{TPS55383} =

$$\frac{300000}{\left[19.7 \times e^{\left(5.6 \times 10^{5} \times t_{ON}\right)} + 50 \times 10^{-6} \times \left(\frac{V_{IN} - V_{OUT}}{L}\right)\right]}$$
(6)

コンバータの制御-出力間伝達関数の全体のDCゲインは、次の式で近似されます。

$$fc = \frac{V_{IN} \times Fm \times 2 \times 10^{-4}}{\left(1 + \left(\frac{V_{IN} \times Fm \times 50 \times 10^{6}}{R_{LOAD}}\right)\right)}$$
(7)

次の手順は、目的のクロスオーバー周波数での望ましい誤差 増幅器のゲインを見つけることです。単一極でのロールオフを 仮定し、目的のクロスオーバー周波数で次の式を評価します。

$$K_{EA} = -20 \times \log \left(\frac{fc}{1 + 2\pi \times f_{CO} \times R_{LOAD} \times C_{OUT}} \right)$$
(8)

広いデューティ・サイクル (50%以上)で動作しているときに は、電圧設定デバイダの上側抵抗と並列にコンデンサが必要と なる場合があります(図24を参照)。デューティ・サイクルが 50%未満の場合、このコンデンサは省略できます。

(5)

$$C1 = \frac{\sqrt{L \times C_{OUT}}}{R1}$$
(9)

出力フィルタに高ESRのコンデンサを使用した場合、ループ 応答にゼロが現れ、不安定性につながる可能性があります。補 償のために、下側の電圧設定デバイダ抵抗と並列に、小さな コンデンサを配置します(図24を参照)。このコンデンサの値 は、ESRゼロと同じ周波数に極が配置されるように決定します。 低ESRのコンデンサを使用する場合は、このコンデンサは省略 できます。

$$C2 = C_{OUT} \times \frac{R_{ESR} \times (R2 + R1)}{R2 \times R1}$$
(10)

次に、誤差増幅器のゲイン設定用抵抗およびコンデンサの 値を計算します。

$$R_{COMP} = \frac{10^{\frac{K_{EA}}{20}} \times (Z_{LOWER} + Z_{UPPER})}{g_M \times Z_{LOWER}}$$
(11)

$$C_{\text{COMP}} = \frac{1}{2\pi \times f_{\text{POLE}} \times R_{\text{COMP}}}$$
(12)

ここで

$$f_{\text{POLE}} = \frac{1}{2\pi \times R_{\text{LOAD}} \times C_{\text{OUT}}}$$
(13)

注: フィルタおよび補償部品の値が決定したら、コンバータ の安定性を確認するために、物理的設計のラボ測定を行 う必要があります。

NチャネルMOSFETのブートストラップ

ブートストラップ回路によって、入力電圧より高く、スイッ チングMOSFETを各スイッチング・サイクルで完全にオンする のに十分なエネルギーを持つ、電圧源が提供されます。PWM デューティ・サイクルは最大90%に制限され、外部ブートスト ラップ・コンデンサを内部の同期スイッチ(BP-BOOTx間)を通 して各サイクルで充電することができます。PWMスイッチを オンにすると、MOSFETゲートを駆動するためのエネルギー がこのコンデンサの電圧から得られます。 各スイッチング・サイクルでブートストラップ・コンデンサを 充電するために、内部のプルダウンMOSFET(SW-GND間)が、 各スイッチング・サイクルの開始時に約140nsの間オンになりま す。軽負荷動作時に、SWノードを自然にグランドまでドライ ブするエネルギーが不足している場合でも、このMOSFETに よりSWノードが強制的にグランドにプルダウンされ、ブート ストラップ・コンデンサの充電が可能になります。

これは電荷転送回路であるため、ブートストラップ・コンデン サの値の選択には注意が必要です。サイクル毎にコンデンサに 蓄えられるエネルギーが、使用されるMOSFETのゲート電荷 要件よりも大きい必要があります。

設計のヒント:

ブートストラップ・コンデンサには、22nF~82nFのセラ ミック・コンデンサを使用します。

注: 5V入力アプリケーションの場合は、PVDDxを直接BPに 接続してください。この接続により、内部の制御回路レ ギュレータがバイパスされ、ゲート駆動回路に最大電圧 が供給されます。この構成では、シャットダウン・モー ドのIDD_{SDN}が無信号時のIDD_Qと同じになります。

最大デューティ・サイクル付近での動作

TPS5538xが最大デューティ・サイクルで動作し、入力電圧が 出力電圧のサポートに不十分である(全負荷または負荷電流過 渡状態で)場合は、出力電圧がレギュレーション範囲から外れ、 出力UVコンパレータが作動する可能性があります。そのよう な場合は、TPS5538xの保護回路で障害と認識され、シャット ダウン-再起動のサイクルに入ります。

設計のヒント:

すべてのライン/負荷レギュレーション条件において、 デューティ・サイクルが出力電圧レギュレーションを維 持するのに十分であることを確認してください。

動作デューティ・サイクルを計算するには、式(14)を使用し ます。

$$\delta = \frac{V_{OUT} + V_{DIODE}}{V_{IN} + V_{DIODE}}$$
(14)

ここで

V_{DIODE}は、整流ダイオードの順方向電圧降下です。

軽負荷動作

軽負荷でのパルス・スキップのための特別な回路はありません。 非同期コンバータの通常の特性として、平均負荷電流がインダ クタのピークツーピーク・リップル電流の1/2未満の場合は不連 続導通モード (DCM) で動作します。式(15)に示されるように、 リップル電流の振幅は入力電圧、出力電圧、インダクタ値、お よび動作周波数の関数であることに注意してください。

$$I_{DCM} = \frac{1}{2} \times \frac{V_{IN} - V_{OUT}}{L} \times \delta \times T_{S}$$
(15)

不連続モード動作中は、指令パルス幅がコンバータの分解 能力よりも狭くなる場合があります。出力電圧をレギュレー ション内に維持するために、このモードでは軽負荷時のスイッ チング・パルスのスキップが自然に実現されます。この状況は、 出力コンデンサが出力レギュレーション電圧を超える値まで充 電され、それを放電するのに十分な負荷がない場合に発生しま す。パルスのスキップの副効果として、ピークツーピーク出力 リップル電圧が増加します。

設計のヒント:

DCM動作中の出力電圧リップルを低減するために追加の 出力容量が必要である場合は、必ず「最大出力容量」の セクションを再確認してください。

SWノードのリンギング

制御回路の一部はSWノードにリファレンスされています。 ジッタの発生を防ぐには、SWノードでの電圧波形のリンギン グを5Vピーク未満、30ns以内に抑える必要があります。適切 なプリント基板 (PCB) レイアウト手法に従うことに加え、リン ギングとノイズを減らすための設計手法がいくつかあります。

SWノードの電圧リンギングは、高速のスイッチング・エッジ と、寄生インダクタンスおよび寄生容量によって発生します。 リンギングによってSWノードの電圧が過大になる場合や、コン バータの動作が不規則になる場合には、R-Cスナバを使用して リンギングを抑制し、負荷範囲全体にわたって適切な動作を保 証することができます。

設計のヒント:

SWとGNDの間にR-Cスナバ (C = 330pF~1nF、R = 10Ω)を 直列接続すると、SWノードのリンギングが低下します。

ブートストラップ抵抗

ブートストラップ・コンデンサに直列に小さい抵抗を接続す ると、内部MOSFETのターンオン時間が短くなり、SWノード の立ち上がりエッジのリンギングを低減できます。

設計のヒント:

ブートストラップ·コンデンサに直列に1Ω~3Ωの抵抗を 接続することで、SWノードのリンギングを低減できます。

設計のヒント:

これらの部品が必要になった場合に備えて、初期プロト タイプPCBには、これらの部品のプレースホルダを配置 してください。

図 25. 定常状態

図 26. スキップ状態

出力過負荷保護

いずれかの出力でソフト・スタート時に過電流が発生した場 合(起動時に出力が短絡した場合など)には、内部ソフト・スター ト・タイマが終了するまでの間、その出力に対してパルス毎の 電流制限とPWM周波数分割が適用されます。ソフト・スタート 時間が終了すると、UV障害として認識されます。この障害の 間、両方のPWM出力がディスエーブルとなり、小さなプルダ ウンMOSFET(SWxとGNDの間)がオンになります。このプロ セスにより、一方の出力で過電流が発生し、もう一方が無負荷 である場合に、両方の出力がGNDに放電されます。次に、コン バータは、ヒカップ・モード・タイムアウトに入ってから、再起 動を試みます。"周波数分割"とは、過電流パルスが検出され た場合に、6クロック・サイクル分スキップしてから次のPWM パルスを開始する状態を意味します。これにより、実質的に動 作周波数が1/6となり、インダクタに過度の電流が蓄積される ことを防ぎます。

出力がレギュレーションに達した後で、どちらかの出力に過 電流状態が発生した場合は、その出力に対してパルス毎の電流 制限が適用されます。また、出力低電圧(UV)コンパレータに よってFBx電圧(出力電圧に追従)が監視され、出力がレギュ レーションの85%未満に低下した場合は、障害と認識されます。 この障害状態の間、両方のPWM出力がディスエーブルとなり、 小さなプルダウンMOSFET(SWxとGNDの間)がオンになりま す。この設計により、一方の出力で過電流が発生し、もう一方 が無負荷である場合に、両方の出力がGNDに放電されます。 次に、コンバータは、ヒカップ・モード・タイムアウトに入って から、再起動を試みます。

出力1の過電流スレッショルドは、通常4.5Aに設定されてい ます。出力2の過電流レベルは、ILIM2ピンの状態によって決 定されます。出力2のILIM設定はラッチされず、コンバータの 動作中に変更可能です。

ILIM2 Connection	OCP Threshold for Output 2
BP	4.5 A nominal setting
(floating)	3.0 A nominal setting
GND	1.5 A nominal setting
	、 、 、 ド 河南方

表 2. 出力2の電流制限スレッショルド調整

設計のヒント:

OCPスレッショルドは、内部スイッチのピーク電流に対 して設定されます。実際の動作点がOCPスレッショルド にどの程度近いかを確認する場合は、DC負荷電流にピー ク・インダクタ・リップル電流の1/2を加算してください。

デュアル電源動作

TPS5538xは、2つの電源から動作することが可能です。そのようなアプリケーションが必要な場合は、PVDD2がUVLO電圧を 上回ってからPVDD1が上昇を開始するように、電源のシーケン シングを行う必要があります。このレベル要件により、 PVDD1が出力にエネルギーを供給する前に、内部レギュレー タおよび制御回路が動作していることが保証されます。また、 出力1のレギュレーションに十分な電圧がPVDD1に得られるま で、出力1はディスエーブル状態(EN1が"High")に保持される 必要があります。(「最大デューティ・サイクル付近での動作」を 参照してください。)

推奨されるシーケンスを次に示します。

- 1. PVDD2が上昇して入力UVLO電圧を上回る。
- PVDD1が出力1のレギュレーションに十分なレベルを超え るまでの間、出力1がディスエーブルの状態でPVDD1が上 昇する。

この2つの条件が満足されれば、PVDD2とPVDD1の大小関係 に制限はありません。

設計のヒント:

EN1でのR-C遅延を使用して、PVDD1が出力1の負荷をサ ポートできるまで十分に長い期間、出力1のスタートアッ プを遅らせることができます。

カスケード電源動作

図27および図28に示されるように、出力2からPVDD1を供給す ることが可能です。入力電圧が出力1の電圧に比べて高いときに は、この構成が推奨される場合があります。

図 27. 出力2からPVDD1へのカスケード接続図

図 28. 出力2からPVDD1へのカスケード接続による波形

この構成では、以下の条件を満たす必要があります。

- 出力2は、すべての負荷条件で出力1のレギュレーションを 維持するために十分に高い電圧である。
- 2. 出力2の負荷へ流れる電流とPVDD1へ流れる電流との和 が、出力2の過負荷保護電流レベルよりも小さい。
- 出力2の電圧が出力1のサポートに十分なレベルに達してか ら出力1がイネーブルになるよう、出力シーケンシングが 設定されている。この要件は、以下によって実現できます。
 - a. イネーブルの遅延機能
 - b. 出力2のレギュレーション到達後に出力1を起動させる 逐次立ち上げの選択

マルチフェーズ動作

TPS5538xは、最大6Aを供給可能な2チャネル・マルチフェー ズ・コンバータとして動作するように構成できます。図29に、 推奨ピン接続を示します。この構成では、最大電流を得るため にFB2をBPに接続し、2つの出力フィルタ・インダクタを同じ値 とする必要があります。単一チャネル出力の場合と同じ手順で R_{COMP}およびC_{COMP}を計算してから、補償部品としてR_{COMP} 値の1/2とC_{COMP}値の2倍を使用します。詳細については、工 場にお問い合わせください。

図 29. マルチフェーズ動作の回路図

バイパスとフィルタリング

他のすべてのICと同様に、ジッタのない動作のためには電源 のバイパスが重要です。コンバータのノイズ耐性を向上させる には、セラミック・バイパス・コンデンサをパッケージのできる だけ近くに配置する必要があります。

- 1. PVDD1-GND間:10µFのセラミック·コンデンサを使用。
- 2. PVDD2-GND間: 10µFのセラミック·コンデンサを使用。
- 3. BP-GND間: 4.7µF~10µFのセラミック·コンデンサを使用。

過熱保護と接合部温度上昇

過熱保護機能により、特定の動作周囲温度で消費される最大 電力が制限されます。つまり、特定のデバイス消費電力におい ては、接合部の最大許容動作温度によって最大動作周囲温度が 制限されます。デバイスの接合部温度は消費電力の関数であり、 接合部から周囲への熱インピーダンスの関数です。内部のチッ プ温度が過熱シャットダウン・レベルに達した場合、TPS5538x は両方のPWMをオフにし、チップ温度がヒステリシス値未満 に低下するまで、その状態を維持します。チップ温度がヒステ リシス値未満に低下した時点で、デバイスは再起動します。

デバイスの接合部温度を決定する最初の手順は、消費電力を 計算することです。消費電力の内訳は、2つのスイッチング MOSFETと、BP内部レギュレータが大半を占めています。各 MOSFETで消費される電力は、導通損失と、外部整流ダイオー ドの駆動による出力(スイッチング)損失から構成されます。 導通損失を求めるには、最初に、上側スイッチMOSFETに流 れるRMS電流を求めます。

$$I_{\text{RMS(outputx)}} = \sqrt{D \times \left[\left(I_{\text{OUTPUTx}} \right)^2 + \left[\frac{\left(\Delta I_{\text{OUTPUTx}} \right)^2}{12} \right] \right]}$$
(16)

ここで

- Dは、デューティ・サイクルです。
- I_{OUTPUTx}は、DC出力電流です。
- ΔI_{OUTPUTx}は、出力xのインダクタを流れるピーク・リップ ル電流です。

結果に対する動作デューティ・サイクルの影響に注意してく ださい。

この結果に、MOSFETのR_{DS(on)}を乗算することで、導通損 失が得られます。

$$P_{D(cond)} = I_{RMS(outputx)}^2 \times R_{DS(on)}$$
(17)

スイッチング損失は、次の式で近似できます。

$$P_{D(SW)} = \left(\frac{(V_{IN})^2 \times C_J \times f_S}{2}\right)$$
(18)

ここで

- C_Jは、整流ダイオードとスナバ(使用している場合)の並 列容量です。
- fsは、スイッチング周波数です。

合計の消費電力は、両方のMOSFETの電力損失を合計し、さらに内部レギュレータの損失を加算することで求められます。

$P_D = P_{D(cond)output1} + P_{D(SW)output1} + P_{D(cond)output2}$

+
$$P_{D(SW)output2}$$
 + $V_{IN} \times Iq$ (19)

デバイス接合部の温度上昇は、接合部-サーマル・パッド間 の熱インピーダンス(「パッケージ定格消費電力」の表を参照) と、サーマル・パッド-周囲間の熱インピーダンスによって決 まります。サーマル・パッド-周囲間の熱インピーダンスは、 PCBのレイアウト(PCBに対するPowerPADインターフェイス、 露出したパッド領域)およびエアフロー(使用している場合)に よって決まります。「PCBレイアウトのガイドライン」および 「参考資料」を参照してください。

動作接合部温度は、式(20)で示されます。

$$T_{J} = T_{A} + P_{D} \times \left(\theta_{TH(pkg)} + \theta_{TH(pad-amb)}\right)$$
(20)

電力ディレーティング

サーマル・パッドからの熱インピーダンスによって接合部温度 が過熱シャットダウン・レベルを下回っている場合、TPS5538x は、+85°Cの周囲温度でフル電流を供給することができます。 それより高い周囲温度では、接合部温度を過熱シャットダウン・ レベル以下に保持するために、デバイスの消費電力を下げる必 要があります。図30に、各種のエアフロー条件における、周囲 温度上昇時の電力ディレーティングを示しています。これらの 曲線は、PowerPADが推奨サーマル・パッドに適切に半田付け されていることを仮定しています。(詳細については、「参考文 献」を参照してください。)

PowerPADパッケージ

PowerPADパッケージは、デバイスからの放熱を助けるため に、低い熱インピーダンスを持っています。PowerPADの名称と 低い熱インピーダンスは、デバイスの底面の大きなボンディン グ・パッドに由来しています。回路基板上では、パッケージの 下に半田錫めっき銅領域が必要です。この領域の大きさは、 PowerPADパッケージのサイズによって決まります。サーマ ル・ビアを使用して、この領域を内部または外部の銅プレーン に接続します。ビアのバレルを銅でめっきしたときにビア・ホー ルが確実にふさがれるように、ビアのドリル径は十分に小さく してください。このようにビア・ホールをふさぐのは、半田リ フロー中に、パッケージ本体とデバイス下部の半田錫めっき領 域との間の界面から半田の這い上がりを防ぐためです。ビアの バレルを同時にめっきしながら基板表面に1オンスの銅をめっ きする場合、ドリル径は0.33 mm (13mil) で十分です。銅めっき 時にサーマル・ビアがふさがれない場合は、半田マスク材料を使 用して、0.1 mm以上のビア直径に等しい直径でビアをふさい でください。それにより、サーマル・ビアを通って半田が這い 上がるのを防ぎ、パッケージの下に半田空隙が発生しないよう にします。(「参考資料」を参照してください。)

PCBレイアウトのガイドライン

ここに示すレイアウトのガイドラインは、図31および図32の PCBレイアウト例に示されています。

放熱のために、PowerPADを表面の使用可能な銅領域を通じて低電流グランドに接続する必要があります。デバイスのパッケージ領域の外までグランド・ランドを拡張することを推奨します。

- 10mil (.010インチ、または0.0254mm)の幅広いパターンを 通して、GNDピンをPowerPADに接続します。
- PVDD1およびPVDD2の近くにセラミック入力コンデンサ を配置します。セラミック入力コンデンサのグランドは、 50mil以上の幅広いパターンを通してPowerPADに接続す る必要があります。
- SW1またはSW2から、スイッチ・ノード、インダクタ、出 カコンデンサ、および整流ダイオードを通して、幅広いパ ターンによる緊密なループを保持します。このループ内に ビアを設けるのは避けてください。
- 入力コンデンサから整流ダイオードまでの間は幅広いグランド接続を使用し、電源パスにできるだけ近づけて配置します。ダイオードおよびスイッチ・ノードの直下を推奨します。
- ブートストラップ・コンデンサをBOOTピンの近くに配置して、ゲート駆動ループを最小限にします。
- 帰還部品および補償部品は、GND上に配置し、スイッチ・ ノードおよび整流ダイオードから入力コンデンサへのグ ランド接続からは離して配置します。
- スナバ部品は、整流ダイオードの近くに配置して、ループ 面積を最小限にします。
- BPバイパス・コンデンサは、デバイスのできるだけ近くに 配置します。ループ面積は最小限にすることを推奨します。
- 出力セラミック・コンデンサは、インダクタと電解コンデンサ(使用している場合)の間のインダクタ出力端子付近に 配置します。

図 31. 最上層銅領域のレイアウトと部品配置

図 32. 最下層銅領域のレイアウト

設計例

例1:12V-5V/3.3Vコンバータの詳細設計

設計例1の概要

この例では、TPS55386コンバータを使用した、12Vから 5V/3.3Vへのデュアル非同期降圧型レギュレータに対する設計 プロセスおよび部品選択を示します。このセクションの終わり に、設計例と部品表を示しています。

パラメータ		NOTES AND CONDITIONS	MIN	NOM	MAX	単位
INPUT CHAP	RACTERISTICS					
V _{IN}	Input Voltage		9.6	12.0	13.2	V
I _{IN}	Input Current	$V_{IN} = Nom, I_{OUT1} = I_{OUT2} = Max$		2.4	2.6	А
	No Load Input Current	V _{IN} = Nom, I _{OUT} = 0A		12	20	mA
V _{IN_UVLO}	Input UVLO	I _{OUT} = Min to Max	4.0	4.2	4.4	V
OUTPUT CH	ARACTERISTICS					
V _{OUT1}	Output Voltage 1	V _{IN} = Nom, I _{OUT} = Nom	4.80	5.0	5.20	V
V _{OUT2}	Output Voltage 2	V _{IN} = Nom, I _{OUT} = Nom	3.20	3.3	3.40	V
	Line Regulation	V _{IN} = Min to Max			1%	
	Load Regulation	I _{OUT} = Min to Max			1%	
V _{OUT_ripple}	Output Voltage Ripple	V _{IN} = Nom, I _{OUT} = Max			50	mVpp
I _{OUT1}	Output Current 1	V _{IN} = Min to Max	0		3.0	А
I _{OUT2}	Output Current 2	V _{IN} = Min to Max	0		3.0	А
I _{OCP1}	Output Over Current Channel 1	V _{IN} = Nom, VOUT = V _{OUT1} -5%	3.3	4.2	5.2	А
I _{OCP2}	Output Over Current Channel 2	$V_{IN} = Nom, VOUT = V_{OUT2} - 5\%$	3.3	4.2	5.2	А
	Transient Response					
	$\Delta Vout from load transient$	$\Delta I_{OUT} = 1 \text{ A at } 3 \text{ A}/\mu \text{s}$		200		mV
	Settling Time	To 1% of Vout		1		ms
SYSTEM CH	ARACTERISTICS					
f _{sw}	Switching Frequency		500	600	700	kHz
η_{pk}	Peak Efficiency	V_{IN} = Nom, I_{OUT1} = I_{OUT2}		93%		
η	Full Load Efficiency	V _{IN} = Nom, I _{OUT1} = I _{OUT2} = Max		86%		
Тор	Operating Temperature Range	V_{IN} = Min to Max, I_{OUT} = Min to Max	0	25	60	°C

このアプリケーションの部品表は、表3に示されています。こ の設計を使用して構築された基板の効率、ラインおよび負荷レ ギュレーションの測定値は、図34および図35に示されています。

設計例1:ステップ毎の設計手順

デューティ・サイクルの見積もり

各チャネルのメイン·スイッチングFETのデューティ·サイク ルは、以下の式で見積もられます。

$$D_{MAX1} \approx \frac{V_{OUT1} + V_{FD}}{V_{IN(min)} + V_{FD}} = \frac{5.0 + 0.4}{9.6 + 0.4} = 0.540$$
(21)

$$D_{MAX2} \approx \frac{V_{OUT2} + V_{FD}}{V_{IN(min)} + V_{FD}} = \frac{3.3 + 0.4}{9.6 + 0.4} = 0.370$$
(22)

$$D_{MIN1} \approx \frac{V_{OUT1} + V_{FD}}{V_{IN(max)} + V_{FD}} = \frac{5.0 + 0.4}{13.2 + 0.4} = 0.370$$
(23)

$$D_{MIN2} \approx \frac{V_{OUT2} + V_{FD}}{V_{IN(max)} + V_{FD}} = \frac{3.3 + 0.4}{13.2 + 0.4} = 0.272$$
(24)

インダクタの選択

ピークツーピーク・リップルが最大出力電流の25%に制限されるとすると、次のようになります。

 $I_{Lrip(max)} = 0.25 \times I_{OUT(max)} = 0.25 \times 3.0A = 0.750A$ (25)

最小インダクタ・サイズは次の式で見積もられます。

$$L_{min1} \approx \frac{V_{IN(max)} - V_{OUT1}}{I_{Lrip1(max)}} \times D_{min1} \times \frac{1}{f_{SW}}$$
$$= \frac{13.2 - 5.0}{0.75 \text{ A}} \times 0.397 \times \frac{1}{600 \text{ kHz}} = 7.23 \text{ }\mu\text{H}$$
(26)

$$\begin{split} \mathsf{L}_{min2} &\approx \frac{\mathsf{V}_{\mathsf{IN}(max)} - \mathsf{V}_{\mathsf{OUT2}}}{\mathsf{I}_{\mathsf{Lrip2}(max)}} \times \mathsf{D}_{min2} \times \frac{1}{\mathsf{f}_{\mathsf{SW}}} \\ &= \frac{13.2 - 3.3}{0.75 \; \mathsf{A}} \times 0.272 \times \frac{1}{600 \, \mathsf{kHz}} = 6.0 \; \mu \mathsf{H} \end{split}$$

チャネル1とチャネル2の両方に対して、標準インダクタ値の 8.2µHを選択します。その結果、リップル電流は次のようにな ります。

$$L_{\text{RIPPLE1}} \approx \frac{V_{\text{IN}(\text{max})} - V_{\text{OUT1}}}{L_1} \times D_{\text{min1}} \times \frac{1}{f_{\text{SW}}}$$
$$= \frac{13.2 - 5.0}{8.2 \ \mu\text{H}} \times 0.397 \times \frac{1}{600 \text{kHz}} = 0.661 \text{A}$$
(28)

$$\begin{split} \mathsf{L}_{\mathsf{RIPPLE2}} &\approx \frac{\mathsf{V}_{\mathsf{IN}(\mathsf{max})} - \mathsf{V}_{\mathsf{OUT2}}}{\mathsf{L}_2} \times \mathsf{D}_{\mathsf{min2}} \times \frac{1}{\mathsf{f}_{\mathsf{SW}}} \\ &= \frac{13.2 - 3.3}{8.2 \ \mu\mathsf{H}} \times 0.272 \times \frac{1}{600 \mathsf{kHz}} = 0.547 \mathsf{A} \end{split}$$

インダクタを流れるRMS電流は、次の式で近似されます。

$$I_{L1(rms)} = \sqrt{\left(I_{L1(avg)}\right)^2 + \frac{1}{12}\left(I_{RIPPLE1}\right)^2}$$

$$\approx \sqrt{\left(I_{OUT1(max)}\right)^2 + \frac{1}{12}\left(I_{RIPPLE1}\right)^2}$$

$$= \sqrt{\left(3.0\right)^2 + \frac{1}{12}\left(0.661\right)^2} A = 3.0A \qquad (30)$$

$$I_{L2(rms)} = \sqrt{\left(I_{L2(avg)}\right)^2 + \frac{1}{12}\left(I_{RIPPLE2}\right)^2}$$

$$\approx \sqrt{\left(I_{OUT2(max)}\right)^2 + \frac{1}{12}\left(I_{RIPPLE2}\right)^2}$$

$$= \sqrt{\left(3.0\right)^2 + \frac{1}{12}\left(0.547\right)^2} A = 3.0A \qquad (31)$$

両方のチャネルに対して、RMSインダクタ電流は3.0Aとなり ます。

DC電流のピークツーピーク・リップルが30%の場合、RMS電流は平均電流より約0.4%大きくなります。

ピーク・インダクタ電流は次の式で見積もられます。

 $I_{L1(peak)} \approx I_{OUT1(max)} + \frac{1}{2}I_{RIPPLE}$

$$= 3.0A + \frac{1}{2} 0.661A = 3.3A \tag{32}$$

$$I_{L2(peak)} \approx I_{OUT2(max)} + \frac{1}{2}I_{RIPPLE}$$

= 3.0A + $\frac{1}{2}$ 0.547A = 3.3A (33)

RMS電流定格が3.0A、最小飽和電流定格が3.3Aの8.2µHイン ダクタを選択する必要があります。ここでは、両方の出力に対 してCoilcraft MSS1048-822ML (8.2µH、4.38A) インダクタを選 択しています。

整流ダイオードの選択

順方向電圧降下の小さいショットキー・ダイオードを整流ダ イオードとして使用することで、消費電力を最小限に抑え、最 大の効率を得ています。

$$V_{(BR)R(min)} \ge \frac{V_{IN(max)}}{0.8} = 1.25 \times V_{IN(max)}$$

= 1.25 × 13.2 V = 16.5 V (34)

スイッチ・ノードのリンギングに対してVINで20%を許容す ると、整流ダイオードの最小逆方向降伏電圧は次の式で与えら れます。

$$I_{D1(avg)} \approx I_{OUT1(max)} \times (1 - D_{MIN1})$$

= 3.0A × (1-0.397) = 1.81A (35)

$$I_{D2(avg)} \approx I_{OUT2(max)} \times (1 - D_{MIN2})$$

= 3.0A × (1-0.272) = 2.18A (36)

$$I_{D(peak)} = I_{L(peak)}$$
 (37)

20Vおよび30Vのショットキー・ダイオードを考慮し、SMC パッケージのMBRS330T3 (30V、3A) ダイオードを両方のチャ ネルに対して選択します。このダイオードの順方向電圧降下は 3Aで0.4Vであるため、導通電力損失は次のようになります。

 $P_{D1(max)} \approx V_{FM} \times I_{D1(avg)} \approx 0.4V \times 1.81 = 0.72W \quad (38)$

 $P_{D2(max)} \approx V_{FM} \times I_{D2(avg)} \approx 0.4V \times 2.18 = 0.87W$ (39)

この設計の場合、最大消費電力はそれぞれ0.72Wおよび 0.87Wと見積もられます。

出力コンデンサの選択

出力コンデンサは、負荷過渡および出力リップル電流に対応 できるよう選択します。過渡仕様を満足する最小出力容量は、 次の式で与えられます。

$$C_{OUT1(min)} = \frac{(I_{TRAN(MAX)})^2 \times L}{(V_{OUT1}) \times V_{OVER}}$$
$$= \frac{(1A)^2 \times 8.2\mu H}{5.0V \times 0.2V} = 8.2\mu F$$
(40)

$$C_{OUT2(min)} = \frac{(I_{TRAN(MAX)})^{-} \times L}{(V_{OUT2}) \times V_{OVER}}$$
$$= \frac{(1A)^{2} \times 8.2\mu H}{3.3V \times 0.2V} = 12.4\mu F$$
(41)

リップル仕様を満足する最大ESRは、次の式で与えられます。

DC電圧バイアスによる容量損失に対して十分な余裕を得る ために、ESRが約2.5mΩである1個の22µFセラミック・コンデン サを選択します。

入力コンデンサの選択

TPS55386のデータシートでは、各PVDDピンに10µF(最小) のセラミック・バイパス・コンデンサを推奨しています。逆位相 の動作では入力RMS電流が減少しますが、一方のチャネルが 最大負荷でもう一方が無負荷という動作を可能とするために、 入力コンデンサのサイズは2つのRMS電流のうち大きい方、ま たは1.5Aに対応できるよう選択する必要があります。セラミッ ク・コンデンサは、コンバータのRMS入力リップル電流を処理 できる必要があります。

入力コンデンサのRMS電流は、次の式で見積もることがで きます。

$$I_{RMS_CIN} = I_{OUT} \times \sqrt{D \times (1-D)}$$

= 3 A × $\sqrt{0.5 \times (1-0.5)}$ = 1.5 A (44)

各PVDD入力のバイパスとして、2mΩのESRおよび2A RMS の電流定格を持つ1個の1210サイズ (10μF、25V) X5Rセラミッ ク・コンデンサが選択されています。DCバイアス電圧での容量 損失を最小限にするため、より高電圧のコンデンサを選択する ことで、コンデンサが動作電圧で十分な容量を確保できます。

電圧帰還

 V_{OUT} からFBへの主要な帰還デバイダ抵抗 (R_{FB}) は、消費電 力とノイズ耐性とのバランスを保持するために、10k Ω ~ 100k Ω の範囲内で選択する必要があります。3.3Vおよび5V出力 に対して20.5k Ω を選択するため、下側抵抗は次の式で与えられ ます。

$$R_{BIAS} = \frac{V_{FB} \times R_{FB}}{V_{OUT} - V_{FB}}$$
(45)

 $R_{FB} = R2 = R9 = 20.5k\OmegaおよびV_{FB} = 0.80Vにより、5.0Vおよび 3.3Vに対してそれぞれ<math>R_{BIAS1} = 3.90k\OmegaおよびR_{BIAS2} = 6.5k\Omegaと$ なります (R4 = 3.83kΩおよびR7 = 6.49kΩを選択)。

補償部品

TPS55386コントローラでは、内部にトランスコンダクタン ス誤差増幅器を使用しています。この誤差増幅器は、帰還電 圧を内部の0.80Vリファレンスと比較し、その結果の誤差に比 例した電流をCOMPピンから出力します。グランドとの間に直 列接続される抵抗とコンデンサによってゼロを含む積分器が形 成される一方、高周波コンデンサによって第2の極が生成され、 高周波ゲインが低下します。補償ループ部品は以下の式で選択 され、ここでは例として5.0V出力を使用しています。

DCでの変調回路ゲインを計算します。

$$F_{M1} = \frac{600000}{19.7 \times e^{\left(1.5 \times 10^{6} \times t_{ON}\right)} + 50 \times 10^{-6} \times \left[\frac{V_{IN} - V_{OUT1}}{L}\right]}$$
$$= \frac{600000}{19.7 \times e^{(1.5 \times 10^{6} \times 6.68 \times 10^{-7})} + 50 \times 10^{-6} \times \left[\frac{13.2 - 5.0}{8.2 \mu H}\right]}$$
$$= 5.82 \times 10^{3}$$
(46)

$$fc_{1} = \frac{V_{IN} \times F_{m} \times 2 \times (10)^{-4}}{1 + \left[\frac{V_{IN} \times Fm \times 50 \times (10)^{-6}}{R_{LOAD1}}\right]}$$
$$= \frac{13.2 \times 5.82 \times (10)^{3} \times 2 \times (10)^{-4}}{1 + \left[\frac{13.2 \times 5.82 \times (10)^{3} \times 50 \times (10)^{-6}}{1.67\Omega}\right]} = 4.63$$
(47)

目的のクロスオーバー周波数35kHzで必要な誤差増幅器ゲインを計算します。

$$K_{EA1} = -20 \times \log \left[\frac{fc_1}{1 + 2\pi \times f_{CO} \times R_{LOAD1} \times C_{OUT1}} \right]$$
$$= -20 \times \log \left[\frac{4.65}{1 + 2\pi \times 35 \text{ kHz} \times 1.67 \Omega \times 22\mu\text{F}} \right]$$
$$= 5.80 \text{ dB}$$
(48)

これにより、誤差増幅器の出力での補償抵抗は次のようにな ります。

$$R_{COMP1} = \frac{10^{\frac{K_{EA}}{20}} \times (Z_{LOWER} + Z_{UPPER})}{g_{M} \times Z_{LOWER}}$$

$$=\frac{10^{\frac{5.80\,dB}{20}}\times(3.83\,k\Omega+20.5\,k\Omega)}{315\,\mu S\times3.83\,k\Omega}=38.5\,k\Omega$$

$$\Rightarrow \mathsf{R15} = 38.3 \,\mathsf{k}\Omega \tag{49}$$

必要な補償ゼロ周波数を計算します。

$$f_{ZERO1} = \frac{1}{2\pi \times C_{OUT1} \times R_{LOAD1}}$$
$$= \frac{1}{2\pi \times 22 \,\mu\text{F} \times 1.67\Omega} = 4.4 \,\text{kHz}$$
(50)

次に、補償コンデンサを計算します。

$$C_{\text{COMP1}} = \frac{1}{2\pi \times f_{\text{POLE1}} \times R_{\text{COMP1}}}$$
$$= \frac{1}{2\pi \times 4.4 \text{kHz} \times 3.83 \text{k}\Omega} = 967 \text{pF}$$
$$\Rightarrow C21 = 1 \text{nF}$$
(51)

高周波極はクロスオーバー周波数の8倍の位置に配置され ます。

$$C_{HF1} = \frac{1}{2\pi \times 4 \times f_{CO} \times R_{COMP}}$$
$$= \frac{1}{2\pi \times 4 \times 35 \text{kHz} \times 38.3 \text{k}\Omega} = 29.6 \text{pF}$$
$$\Rightarrow C23 = 33 \text{pF}$$
(52)

ブートストラップ・コンデンサ

ハイサイドFETゲートの適切な充電を確保し、ブースト・コン デンサのリップル電圧を制限するために、47nFのブートスト ラップ・コンデンサが使用されています。

ILIM2

電流制限は、ピーク・インダクタ電流 I_{Lpeak}より大きな値に 設定する必要があります。I_{Lpeak}を使用可能な最小電流制限と 比較し、I_{LIM}をBPに接続することで、3.6Aの最小電流制限が得 られます。

SEQ

SEQピンはフローティングにし、イネーブル・ピンを独立し て機能させています。イネーブル・ピンを互いに接続すると、 2つの電源がレシオメトリックに立ち上がります。SEQをBPま たはGNDに接続して、シーケンシャル・スタートアップを行う こともできます。

消費電力

TPS55386における消費電力は、FETの導通損失、スイッチン グ損失、およびレギュレータ損失から構成されています。 導通損失は、次のように見積もられます。

$$P_{\text{CON1}} = R_{\text{DS(on)}} \times \left(I_{\text{QSW(RMS)}}\right)^2 \approx R_{\text{DS(on)}} \times \left(I_{\text{OUT}}\right)^2 \times \sqrt{D}$$
$$= 0.085\Omega \times (3\text{ A})^2 \times \sqrt{0.540} = 0.562 \text{ W}$$
(53)

$$P_{\text{CON2}} = R_{\text{DS(on)}} \times \left(I_{\text{QSW(RMS)}} \right)^2 \approx R_{\text{DS(on)}} \times \left(I_{\text{OUT}} \right)^2 \times \sqrt{D}$$
$$= 0.085 \Omega \times (3 \text{ A})^2 \times \sqrt{0.370} = 0.465 \text{ W}$$
(54)

スイッチング損失は、次のように見積もられます。

$$P_{SW1} = P_{SW2} \approx \frac{\left(V_{IN(max)}\right)^{2} \times (C_{Dj} + C_{OSS}) \times f_{SW}}{2}$$

$$= \frac{(13.2)^{2} \times (200 \text{ pF} + 250 \text{ pF}) \times 600 \text{ kHz}}{2}$$

$$= 23.5 \text{ mW}$$
(55)

$$P_{\text{REG}} \approx I_{\text{DD}} \times V_{\text{IN}(\text{max})} + I_{\text{BP}} \times \left(V_{\text{IN}(\text{max})} - V_{\text{BP}}\right)$$
$$= 5\text{mA} \times 13.2 \text{ V} = 66 \text{ mW}$$
(56)

デバイスの合計消費電力は、両方のチャネルの導通損失とス イッチング損失の和に、レギュレータ損失を加えたものであり、 合計で1.2Wと見積もられます。 設計例1のテスト結果

QTY	REFERENCE DESIGNATOR	VALUE	DESCRIPTION	SIZE	PART NUMBER	MFR
2	C2, C14	22 μF	Capacitor, Ceramic, 6.3V, X5R, 20%	1206	C3216X5R0J226M	TDK
2	C3, C13	470 pF	Capacitor, Ceramic, 25V, X7R, 20%	0603	Std	Std
2	C4, C11	0.047 μF	Capacitor, Ceramic, 25V, X7R, 20%	0603	Std	Std
2	C5, C10	10 μF	Capacitor, Ceramic, 25V, X5R, 20%	1210	C3225X5R1E106M	TDK
1	C12	4.7 μF	Capacitor, Ceramic, 10V, X5R, 20%	0805	Std	Std
2	C9, C6	1.0 nF	Capacitor, Ceramic, 25V, X7R, 20%	0603	Std	Std
1	C8	47 pF	Capacitor, Ceramic, 25V, X7R, 20%	0603	Std	Std
1	C7	33 pF	Capacitor, Ceramic, 25V, X7R, 20%	0603	Std	Std
2	D1, D2	MBRS330T3	Diode, Schottky, 3-A, 30-V	SMC	MBRS330T3	OnSemi
2	L1, L2	8.2 μΗ	Inductor, SMT, 4.38A, 20milliohm	0.402 x 0.394 inch	MSS1048-822L	Coilcraft
1	R7	23.7 kΩ	Resistor, Chip, 1/16W, 1%	0603	Std	Std
1	R6	38.3 kΩ	Resistor, Chip, 1/16W, 1%	0603	Std	Std
2	R3, R12	20.5 kΩ	Resistor, Chip, 1/16W, 1%	0603	Std	Std
2	R2, R11	10 Ω	Resistor, Chip, 1/16W, 5%	0603	Std	Std
1	R4	3.83 kΩ	Resistor, Chip, 1/16W, 1%	0603	Std	Std
1	R10	6.49 kΩ	Resistor, Chip, 1/16W, 1%	0603	Std	Std
1	U1	TPS55386PWP	IC, Dual600kHz Non-Sync BUCK with Interal FET	HTSSOP-16	TPS55386PWP	ТІ

表 3. TPS55386の設計例の部品表

例2:カスケード構成: 2Aで24Vから12V、次に2Aで3.3V

この例は、カスケード構成を示しています。24Vから3.3Vの 電源で低デューティ・サイクルを許容するために、PVDD1を VOUT2(12V出力)に接続します。VOUT2は、VOUT1のソース 電源として使用されます。シーケンス・ピンをBPに接続するこ とで、3.3Vがオンになる前に12V電源がレギュレーションに達 するようにしています。

図 36. 設計例2、カスケード構成のTPS55386

例3:マルチフェーズ、6Aで12Vから5.0V

電流モード制御とトランスコンダクタンス増幅器の組み合わ せにより、TPS55386は単一出力の2フェーズ電源として動作で きます。この構成では、TPS55386は実効1.2MHzの6A非同期コン バータとして機能します。COMP2はCOMP1に接続し、FB2は BPに接続します。この例では実装されていませんが、軽負荷 時にはEN2を使用してチャネル2をディスエーブルにし、効率 を高めることもできます。

関連デバイス

以下のデバイスは、TPS55383/TPS55386と同様な特性を持っています。

TI LITERATURE NUMBER	デバイス	説明
SLUS642	TPS40222	5-V Input, 1.6-A Non-Synchronous Buck Converter
SLUS749	TPS54283 / TPS54286	2-A Dual Non-Synchronous Converter with Integrated High-Side MOSFET
SLUS774	TPS54383 / TPS54386	3-A Dual Non-Synchronous Converter with Integrated High-Side MOSFET
SLVS839	TPS54331	3.5 V to 28 V, Single 3-A Non-Synchronous Buck Converter with Integrated High-Side MOSFET

表 4. TPS55383およびTPS55386の関連デバイス

参考文献

以下の参考文献、設計ツール、および設計ソフトウェアを含む他の参考資料へのリンクが、http:www.power.ti.comで提供されています。

TI LITERATURE NUMBER	説明					
SLMA002	PowerPAD Thermally Enhanced Package Application Report					
SLMA004	PowerPAD™ MadeEasy					
SLUP206	Under The Hood Of Low Voltage DC/DC Converters. SEM1500 Topic5, 2002 Seminar Series					
SLVA057	Understanding Buck Power Stages in Switchmode Power Supplies					
SLUP173	Designing Stable Control Loops. SEM1400, 2001 Seminar Series					

表 5. 参考文献

パッケージ概要および推奨PCBフットプリント

以降のページに、16ピンPWPパッケージの機械的寸法の概要と、PCBレイアウトの推奨事項を記載しています。

パッケージ・マテリアル情報

テープおよびリール・ボックス情報

*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS55383PWPR	HTSSOP	PWP	16	2000	330.0	12.4	7.0	5.6	1.6	8.0	12.0	Q1
TPS55386PWPR	HTSSOP	PWP	16	2000	330.0	12.4	7.0	5.6	1.6	8.0	12.0	Q1

*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS55383PWPR	HTSSOP	PWP	16	2000	346.0	346.0	29.0
TPS55386PWPR	HTSSOP	PWP	16	2000	346.0	346.0	29.0

メカニカル・データ

PWP (R-PDSO-G**)

20 PINS SHOWN

注: A. 全ての線寸法の単位はミリメートルです。 B. 図は予告なく変更することがあります。 C. 本体寸法にはバリや突起を含みません。バリおよび突起は、各辺0.15を超えてはなりません。 D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。推奨基板レイアウトについては、 テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』(TI文献番号SLMA002)を参照してください。これらの ドキュメントは、ホームページwww.ti.comで入手できます。 E. JEDEC MO-153に適合しています。

サーマルパッド・メカニカル・データ

PWP (R-PDSO-G16)

熱特性について

このPowerPADTMパッケージには、外部ヒートシンクに直接 接続するように設計された、露出したサーマル・パッドが装備 されています。このサーマル・パッドは、プリント基板 (PCB) に 直接半田付けする必要があります。半田付け後は、PCBをヒー トシンクとして使用できます。また、サーマル・ビアを使用し て、サーマル・パッドをデバイスの回路図に示された適切な銅 プレーンに直接接続するか、あるいはPCB内に設計された特別 なヒートシンク構造に接続することができます。この設計によ り、ICからの熱伝導が最適化されます。 PowerPAD™パッケージについての追加情報及びその熱放散 能力の利用法については、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』(TI文献番号SLMA002)および アプリケーション・ブリーフ『PowerPAD Made Easy』(TI文献 番号SLMA004)を参照してください。いずれもホームページ www.ti.comで入手できます。

このパッケージの露出したサーマル・パッドの寸法を次の図 に示します。

露出サーマル・パッドの寸法

PWP (R-PDSO-G16) PowerPAD™

ランド・パターン

注: A. 全ての線寸法の単位はミリメートルです。

B. 図は予告なく変更することがあります。

C. 中央の半田マスク定義パッドを変更しないように、回路基板組み立て図に注記を書き込んでください。

 D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。推奨基板レイアウトについては、テクニカル・ブリーフ 『PowerPAD Thermally Enhanced Package』(TI文献番号SLMA002)を参照してください。これらのドキュメントは、ホームページwww.ti.comで 入手できます。代替設計については、資料IPC-7351を推奨します。
 E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。ステンシル設計要件については、基板組み立て

E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。ステンシル設計要件については、基板組み立て 拠点にお問い合わせください。例に示したステンシル設計は、50%容積のメタルロード半田ペーストに基づいています。ステンシルに関する他の 推奨事項については、IPC-7525を参照してください。

F. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。

ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、 改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を 中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場 合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご 注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応 した性能を有していること、またはお客様とTI」との間で合意された保証条件に従 い合意された仕様に対応した性能を有していることを保証します。検査およびそ の他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行 なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府 がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計につい て責任を負うことはありません。TI製部品を使用しているお客様の製品及びその アプリケーションについての責任はお客様にあります。TI製部品を使用したお客様 の製品及びアプリケーションについて想定されうる危険を最小のものとするため、 適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは 方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的 財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的に も保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報 を提供することは、TIが当該製品もしくはサービスを使用することについてライセン スを与えるとか、保証もしくは是認するということを意味しません。そのような情報を 使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセ ンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づ きTI からライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報 に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、 制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情 報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そ のような変更された情報や複製については何の義務も責任も負いません。 TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパ ラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくは サービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的 保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為 です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例 えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当 な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めて おりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用に ついて明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情 報やサポートを提供したとしても、お客様は、そのようなアプリケーションに関連した情 報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及 び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を 持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致 命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守 する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、 かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないこ とが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表 者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補 償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空 宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図 されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラス テペック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対 応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客 様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは 軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされると いうこと、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされ る全ての法的要求事項及び規制上の要求事項を満足させなければならないこと を認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるよう には設計されていませんし、また使用されることを意図されておりません。但し、TI がISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。 お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使 用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も 負わないことを認め、かつ同意します。

Copyright © 2009, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

素手で半導体製品単体を触らないこと。どうしても触る必要がある 場合は、リストストラップ等で人体からアースをとり、導電性手袋 等をして取り扱うこと。

弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。

マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類 は、静電気の帯電を防止する措置を施すこと。

前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。

2. 温·湿度環境

温度:0~40 、相対湿度:40~85%で保管・輸送及び取り扱 いを行うこと。(但し、結露しないこと。) 直射日光があたる状態で保管・輸送しないこと。

 防湿梱包
 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装 すること。

4. 機械的衝撃

梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。

5. 熱衝撃

はんだ付け時は、最低限260 以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)

6. 汚染

はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚 染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。 はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有 率が一定以下に保証された無洗浄タイプのフラックスは除く。)