DRV5053 アナログ・バイポーラ・ホール効果センサ

1 特長

- リニア出力ホール・センサ
- 優れた温度安定性
  - 温度範囲の全体で感度 ±10%
- 高感度オプション:
  - -11mV/mT (OA、図 17 を参照)
  - -23mV/mT (PA)
  - -45mV/mT (RA)
  - -90mV/mT (VA)
  - +23mV/mT (CA)
  - +45mV/mT (EA)
- 広い電圧範囲をサポート
  - 2.5V～38V
  - 外部レギュレータ不要
- 広い動作温度範囲
  - T_A = -40～125℃ (Q、図 17 を参照)
- 出力段の増幅
  - 2.3mA シンク、300µA ソース
- 出力電圧:0.2V～約 1.8V
  - B = 0mT、OUT = 1V
- 高速なパワーオン:35µs
- 小さなパッケージと占有面積
  - 表面実装の 3 ピン SOT-23 (DBZ)
    - 2.92mm × 2.37mm
  - スルーホールの 3 ピン TO-92 (LPG)
    - 4.00mm × 3.15mm
- **保護機能:**
  - 電源逆接続保護 (-22V まで)
  - 最大 40V の負荷ダンプをサポート
  - 出力短絡保護
  - 出力電流制限

2 アプリケーション

- 流量メーター
- ドッキング調整
- 振動補正
- ダンパー制御

3 概要

DRV5053 デバイスは、全温度範囲にわたる優れた感度安定性と内蔵保護機能によって磁気センシング・ソリューションを提供するチョッパ安定化ホール IC です。

0V～2V のアナログ出力は、印加された磁束密度に対して線形的に応答し、磁界方向の極性を区別します。2.5V～38V の広い電圧範囲で動作し、-22V までの逆極性保護を備えているため、広範な産業用および民生用アプリケーションに適しています。

電源逆接続状態、負荷ダンプ、出力短絡 / 過電流に対する保護機能を内蔵しています。

パッケージ情報 (1)

部品番号	パッケージ	本体サイズ (公称)
DRV5053	SOT-23 (3)	2.92mm × 1.30mm
	TO-92 (3)	4.00mm × 3.15mm

(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。



出力状態



デバイスのパッケージ

英語版の TI 製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、www.ti.com で閲覧でき、その内容が常に優先されます。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、必ず最新版の英語版をご参照くださいますようお願いいたします。

目次

1 特長.....1
2 アプリケーション.....1
3 概要.....1
4 改訂履歴.....2
5 ピン構成および機能.....3
6 仕様.....4
6.1 絶対最大定格.....4
6.2 ESD 定格.....4
6.3 推奨動作条件.....4
6.4 熱に関する情報.....4
6.5 電気的特性.....5
6.6 スイッチング特性.....5
6.7 磁気特性.....5
6.8 代表的特性.....7
7 詳細説明.....8
7.1 概要.....8
7.2 機能ブロック図.....8
7.3 機能説明.....9
7.4 デバイスの機能モード.....11
8 アプリケーションと実装.....12
8.1 アプリケーション情報.....12
8.2 代表的なアプリケーション.....12
8.3 電源に関する推奨事項.....14
9 デバイスおよびドキュメントのサポート.....15
9.1 デバイスのサポート.....15
9.2 ドキュメントの更新通知を受け取る方法.....15
9.3 サポート・リソース.....16
9.4 商標.....16
9.5 静電気放電に関する注意事項.....16
9.6 用語集.....16
10 メカニカル、パッケージ、および注文情報.....16

4 改訂履歴

Changes from Revision C (December 2015) to Revision D (February 2023) **Page**

- 文書全体にわたって表、図、相互参照の採番方法を更新.....1
- 「製品情報」表のタイトルを「パッケージ情報」に変更.....1
- *「電源に関する推奨事項」*セクションを*「アプリケーションと実装」*セクションに移動.....14

Changes from Revision B (September 2014) to Revision C (December 2015) **Page**

- SOT-23 パッケージの本体サイズを訂正。SIP パッケージ名を TO-92 に訂正。.....1
- 「絶対最大定格」に B_{MAX} を追加.....4
- 接合部温度から表の注を削除.....4
- 各バージョンの B_N と V_N の標準値を更新.....5
- 図 6-6 を更新.....7
- *「機能ブロック図」*を更新.....8
- *出力段* を更新.....11
- パッケージ・テープ・アンド・リールの M とブランクの選択肢を更新.....15

Changes from Revision A (August 2014) to Revision B (September 2014) **Page**

- 高感度オプションを更新.....1
- 感度のデバイス値と標準値を更新。DRV5053VA：-80mV/mT の標準値と最大値を更新.....5
- 「代表的特性」のグラフを更新.....7

Changes from Revision * (May 2014) to Revision A (August 2014) **Page**

- デバイスのステータスを「量産データ」に更新.....1
- T_J の最大値を 175°Cから 150°Cに変更.....4
- *「磁気特性」*表を更新.....5

Copyright © 2023 Texas Instruments Incorporated

5 ピン構成および機能

詳細な構成情報については、デバイスのマーキング とメカニカル、パッケージ、および注文情報 を参照してください。



図 5-1. DBZ パッケージ 3 ピン SOT-23 上面図



図 5-2. LPG パッケージ 3 ピン TO-92 上面図

表 5-1. ピン機能

ピン			種類	説明
名称	DBZ	LPG		
GND	3	2	GND	グランド・ピン
V_{CC}	1	1	電源	2.5V～38V の電源。このピンは、V_{CC} 定格の 0.01µF 以上のセラミック・コンデンサを使用して GND ピンにバイパスします。
OUT	2	3	出力	ホール・センサのアナログ出力。1V の出力は B = 0mT に対応します。

Copyright © 2023 Texas Instruments Incorporated

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) (1)

		最小値	最大値	単位
電源電圧	V_{CC}	-22 (2)	40	V
	電圧ランプ・レート (V_{CC})、V_{CC} < 5V	制限なし		V/µs
	電圧ランプ・レート (V_{CC})、V_{CC} > 5V	0	2	
出力ピン電圧		-0.5	2.5	V
電源逆接続時の出力ピンの逆電流		0	-20	mA
磁束密度、B_{MAX}		制限なし		
動作時の接合部温度、T_J		-40	150	℃
保存温度、T_{stg}		-65	150	℃

(1) 絶対最大定格の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。絶対最大定格は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
(2) 設計により規定されています。-20V までのみテストされています。

6.2 ESD 定格

		値	単位
$V_{(ESD)}$ 静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン (1)	±2500	V
	デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン (2)	±500	

(1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。
(2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
V_{CC}	電源電圧	2.5	38	V
V_{OUT}	出力ピン電圧 (OUT)	0	2	V
I_{SOURCE}	出力ピンの電流ソース (OUT)	0	300	µA
I_{SINK}	出力ピンの電流シンク (OUT)	0	2.3	mA
T_A	動作時周囲温度	-40	125	℃

6.4 熱に関する情報

熱評価基準(1)		DRV5053		単位
		DBZ (SOT-23)	LPG (TO-92)	
		3 ピン	3 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	333.2	180	℃/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	99.9	98.6	℃/W
$R_{\theta JB}$	接合部から基板への熱抵抗	66.9	154.9	℃/W
ψ_{JT}	接合部から上面への特性パラメータ	4.9	40	℃/W
ψ_{JB}	接合部から基板への特性パラメータ	65.2	154.9	℃/W

(1) 従来および最新の熱測定基準の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱評価基準』、SPRA953 を参照してください。

Copyright © 2023 Texas Instruments Incorporated

6.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源 (V_{CC})						
V_{CC}	V_{CC} 動作電圧		2.5		38	V
I_{CC}	動作電源電流	V_{CC} = 2.5 ～38V、T_A = 25℃		2.7		mA
		V_{CC} = 2.5V～38V、T_A = 125℃		3	3.6	
t_{on}	パワーオン時間			35	50	µs
保護回路						
V_{CCR}	電源逆接続電圧		-22			V
$I_{OCP,SOURCE}$	過電流保護レベル	ソース電流		300		µA
$I_{OCP,SINK}$	過電流保護レベル	シンク電流		2.3		mA

6.6 スイッチング特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
アナログ出力 (OUT)						
t_d	出力の遅延時間	T_A = 25℃		13	25	µs

6.7 磁気特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位 (2)
V_Q	静止出力	B = 0mT T_A = -40℃～125℃	0.9	1.02	1.15	V
f_{BW}	帯域幅 (3)		20			kHz
B_N	入力換算ノイズ (1)	C_{OUT} = 50pF T_A = -40℃～125℃	0.40	0.49	0.79	mT_{pp}
Le	直線性 (4)	$-B_{SAT} < B < B_{SAT}$		1%		
$V_{OUT\ MIN}$	出力飽和電圧 (最小値)	$B < -B_{SAT}$			0.2	V
$V_{OUT\ MAX}$	出力飽和電圧 (最大値)	$B > B_{SAT}$	1.8			V
DRV5053OA:-11mV/mT						
S	感度	V_{CC} = 3.3V T_A ≈ -40℃～125℃	-17.5	-11	-5	mV/mT
V_N	出力換算ノイズ	V_{CC} = 3.3V、R_{OUT} = 10kΩ、 C_{OUT} = 50pF T_A ≈ -40℃～125℃		5		mV_{pp}
B_{SAT}	入力飽和磁界	V_{CC} = 3.3V T_A ≈ -40℃～125℃		73		mT
DRV5053PA:-23mV/mT						
S	感度	V_{CC} = 3.3V T_A ≈ -40℃～125℃	-35	-23	-10	mV/mT
V_N	出力換算ノイズ	V_{CC} = 3.3V、R_{OUT} = 10kΩ、 C_{OUT} = 50pF T_A ≈ -40℃～125℃		11		mV_{pp}
B_{SAT}	入力飽和磁界	V_{CC} = 3.3V T_A ≈ -40℃～125℃		35		mT

Copyright © 2023 Texas Instruments Incorporated

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位 (2)
DRV5053RA:-45mV/mT						
S	感度	V_{CC} = 3.3V T_A ≈ -40℃～125℃	-70	-45	-20	mV/mT
V_N	出力換算ノイズ	V_{CC} = 3.3V、R_{OUT} = 10kΩ、 C_{OUT} = 50pF T_A ≈ -40℃～125℃		22		mV_{pp}
B_{SAT}	入力飽和磁界	V_{CC} = 3.3V T_A ≈ -40℃～125℃		18		mT
DRV5053VA:-90mV/mT						
S	感度	V_{CC} = 3.3V T_A ≈ -40℃～125℃	-140	-90	-45	mV/mT
V_N	出力換算ノイズ	V_{CC} = 3.3V、R_{OUT} = 10kΩ、 C_{OUT} = 50pF T_A ≈ -40℃～125℃		44		mV_{pp}
B_{SAT}	入力飽和磁界	V_{CC} = 3.3V T_A ≈ -40℃～125℃		9		mT
DRV5053CA:23mV/mT						
S	感度	V_{CC} = 3.3V T_A ≈ -40℃～125℃	10	23	35	mV/mT
V_N	出力換算ノイズ	V_{CC} = 3.3V、R_{OUT} = 10kΩ、 C_{OUT} = 50pF T_A ≈ -40℃～125℃		11		mV_{pp}
B_{SAT}	入力飽和磁界	V_{CC} = 3.3V T_A ≈ -40℃～125℃		35		mT
DRV5053EA:45mV/mT						
S	感度	V_{CC} = 3.3V T_A ≈ -40℃～125℃	20	45	70	mV/mT
V_N	出力換算ノイズ	V_{CC} = 3.3V、R_{OUT} = 10kΩ、 C_{OUT} = 50pF T_A ≈ -40℃～125℃		22		mV_{pp}
B_{SAT}	入力飽和磁界	V_{CC} = 3.3V T_A ≈ -40℃～125℃		18		mT

(1) 出荷時のテストは行っていません。制限値は特性データに基づいています。
(2) 1mT = 10 ガウス
(3) 帯域幅とは、検出と出力への変換が可能な、最も速く変化する磁界を表します。
(4) 直線性とは、B 範囲全体での感度の変化を表します。B_{SAT} 付近での感度は通常、B = 0mT 付近での感度の 1% 以内です。

Copyright © 2023 Texas Instruments Incorporated

6.8 代表的特性



図 6-1. I_{CC} と V_{CC} との関係



図 6-2. I_{CC} と温度との関係



T_A = 25°C

図 6-3. 感度と V_{CC} との関係



V_{CC} = 3.3V

図 6-4. 感度と温度との関係



T_A = 25°C

図 6-5. V_Q と V_{CC} との関係



V_{CC} = 3.3V

図 6-6. B_N と温度との関係

7 詳細説明

7.1 概要

DRV5053 デバイスは、磁気センシング用途向けのアナログ出力付きチョッパ安定化ホール・センサです。DRV5053 デバイスは 2.5V～38V の電源電圧で動作でき、-22V の継続的なバッテリ逆接続状態に耐えられます。約 -22V～2.4V が V_{CC} に (GND を基準として) 印加されている場合、DRV5053 デバイスは動作しないことに注意します。また、本デバイスは過渡的に最大 40V の電源電圧に耐えることができます。

出力電圧は、パッケージに対して垂直な磁界によって決まります。磁界が存在しない場合、OUT = 1V となります。磁界はその大きさに応じて出力電圧を線形的に変化させます。

磁界の極性は、パッケージのマーキングされた側に S 極を近付ける方向が正と定義されています。パッケージのマーキングされた側に N 極を近付ける方向の磁界は負の磁界です。

負の感度を持つデバイス (つまり DRV5053RA：-40mV/mT) の場合、S 極は出力電圧を 1V 未満に低下させ、N 極は出力電圧を 1V 以上に上昇させます。

正の感度を持つデバイス (つまり、DRV5053EA：+40mV/mT) の場合、S 極は出力電圧を 1V 以上に上昇させ、N 極は出力電圧を 1V 未満に低下させます。

7.2 機能ブロック図



Copyright © 2023 Texas Instruments Incorporated

7.3 機能説明

7.3.1 磁界方向の定義

図 7-1 に、パッケージのマーキングされた側に S 極を近付ける方向を正として定義した磁界を示します。



図 7-1. 磁界方向の定義

7.3.2 デバイス出力

DRV5053 デバイスの出力は、負の感度 (すなわち -45mV/mT、RA) と正の感度 (すなわち +45mV/mT、EA) について以下のように定義されます。



図 7-2. DRV5053 – 負の感度



図 7-3. DRV5053 – 正の感度

7.3.3 パワーオン時間

DRV5053 デバイスに V_{CC} を印加した後、OUT が有効になるまでに t_{on} が経過する必要があります。図 7-4 にケース 1 を示し、図 7-5 にケース 2 を示します。出力は、負の感度を持つデバイスと一定の磁界 ($-B_{SAT} < B < B_{SAT}$) を仮定して定義されています。



図 7-4. ケース 1：B < 0 (N 極) のときに電源をオン



図 7-5. ケース 2：B > 0 (S 極) のときに電源をオン

Copyright © 2023 Texas Instruments Incorporated

7.3.4 出力段

DRV5053 の出力段は、最大 300µA の電流をソースでき、または最大 2.3mA の電流をシンクできます。正常に動作させるには、等価的な出力負荷 (R_{OUT}) を 10kΩ より大きくする必要があります。

内部オペアンプの安定性を確保するため、OUT ピンに直接接続する容量性負荷を 10nF 未満とする必要があります。ノイズを低減するために外部 RC フィルタを追加する場合、200Ω 以上の抵抗と 0.1µF 以下のコンデンサを使用できます。アプリケーション例については、代表的なアプリケーション (フィルタ付き) を参照してください。

7.3.5 保護回路

アナログ電流制限回路は、出力ドライバを流れる電流を制限します。ドライバ電流は I_{OCP} にクランプされます。

7.3.5.1 過電流保護 (OCP)

アナログ電流制限回路は、FET を流れる電流を制限します。ドライバ電流は I_{OCP} でクランプされます。このクランプ中、出力 FET の $r_{DS(on)}$ は公称値よりも増加します。

7.3.5.2 負荷ダンプ保護機能

DRV5053 デバイスは、公称 38V までの DC V_{CC} 条件で動作し、さらに V_{CC} = 40V にも耐えることができます。この保護には電流制限直列抵抗は不要です。

7.3.5.3 電源逆接続保護

V_{CC} ピンと GND ピンが逆に接続されても (-22V まで)、DRV5053 デバイスは保護されます。

注

電源逆接続時に、*絶対最大定格*に規定された定格を OUT ピンの逆電流が超えないようにする必要があります。

フォルト	条件	デバイス	説明	復帰
FET 過負荷 (OCP)	$I_{SINK} \geqq I_{OCP}$	動作	出力電流は I_{OCP} にクランプされます。	$I_O < I_{OCP}$
負荷ダンプ	38V < V_{CC} < 40V	動作	過渡中もデバイスは動作します。	$V_{CC} \leqq$ 38V
電源逆接続	-22V < V_{CC} < 0V	ディスエーブル	デバイスはこの条件に耐えられます。	$V_{CC} \geqq$ 2.5V

7.4 デバイスの機能モード

DRV5053 デバイスは、V_{CC} が 2.5V と 38V の間である場合にのみアクティブになります。

電源逆接続条件が存在する場合、本デバイスは非アクティブになります。

Copyright © 2023 Texas Instruments Incorporated

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

DRV5053 デバイスは磁界センシング・アプリケーションで使用されます。

8.2 代表的なアプリケーション

8.2.1 代表的なアプリケーション (フィルタなし)



図 8-1. 代表的なアプリケーション回路図 (フィルタなし)

8.2.1.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを入力パラメータとして使用します。

表 8-1. 設計パラメータ

設計パラメータ	略号	数値の例
システム帯域幅	f_{BW}	15kHz

8.2.1.2 詳細な設計手順

DRV5053 は、帯域幅を少なくとも 20kHz に制限する内部フィルタを備えています。このアプリケーションでは、C1 バイパス・コンデンサ (0.01µF 以上) 以外の外付け部品は不要です。アナログ出力 (OUT) をマイクロコントローラの ADC 入力に接続する場合、等価的な負荷は R > 10kΩ かつ C < 10nF である必要があります。

表 8-2. 外付け部品

部品	ピン 1	ピン 2	推奨事項
C1	V_{CC}	GND	V_{CC} 定格の 0.01µF 以上のセラミック・コンデンサ

Copyright © 2023 Texas Instruments Incorporated

8.2.1.3 アプリケーション曲線



図 8-2. 10kHz のスイッチング磁界

8.2.2 代表的なアプリケーション (フィルタ付き)

アナログ出力 (OUT) のノイズを低減するため、RC フィルタリングを追加して帯域幅をさらに狭くできます。



図 8-3. 代表的なアプリケーション回路 (フィルタ付き)

8.2.2.1 設計要件

この設計例では、表 8-3 に記載されているパラメータを入力パラメータとして使用します。

表 8-3. 設計パラメータ

設計パラメータ	略号	数値の例
システム帯域幅	f_{BW}	5kHz

8.2.2.2 詳細な設計手順

この例では、出力帯域幅を狭くするため、外部 RC フィルタを追加します。

目的とする周波数の信号が失われないように、ローパス・フィルタ帯域幅 (-3dB ポイント) を控えめにシステム帯域幅 (10kHz) の 2 倍に選択します。

$$10\ \text{kHz} < \frac{1}{2\pi \times R_1 \times C_2} \quad (1)$$

R1 = 10kΩ とすると、C2 < 1590pF となります。そのため、C2 = 1500pF を選択します。

8.2.2.2.1 代表的なノイズとカットオフ周波数との関係

RC フィルタは、OUT に存在するノイズを低減するための効果的な方法です。DRV5053VA を使った各種カットオフ周波数の代表的なノイズ測定を以下に示します。

表 8-4. DRV5053VA の代表的なノイズ・データ

R (Ω)	C (µF)	f_{CUTOFF} (kHz)	ノイズ (mVpp)
163	0.1	9.8	30.4
349	0.1	4.6	22.8
750	0.1	2.1	15.2
1505	0.1	1.1	9.7
3322	0.1	0.5	5.3
7510	0.1	0.2	2.5

8.2.2.3 アプリケーション曲線



図 8-4. 5kHz のスイッチング磁界



R1 = 10kΩ プルアップ　　C2 = 680pF

図 8-5. ローパス・フィルタリング

8.3 電源に関する推奨事項

DRV5053 デバイスは、2.5V～38V の入力電源電圧 (VM) 範囲で動作するように設計されています。V_{CC} 定格の 0.01µF 以上のセラミック・コンデンサを、DRV5053 デバイスにできるだけ近づけて配置する必要があります。

Copyright © 2023 Texas Instruments Incorporated

9 デバイスおよびドキュメントのサポート

9.1 デバイスのサポート

9.1.1 デバイス命名規則

図 9-1 に、DRV5053 デバイスの完全なデバイス名を読み取るための凡例を示します。



図 9-1. デバイス命名規則

9.1.2 デバイスのマーキング



図 9-2. SOT-23 (DBZ) パッケージ



図 9-3. TO-92 (LPG) パッケージ

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。「更新の通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

Copyright © 2023 Texas Instruments Incorporated

9.3 サポート・リソース

TI E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の使用条件を参照してください。

9.4 商標

TI E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集　　この用語集には、用語や略語の一覧および定義が記載されています。

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは、予告なしに、また、ドキュメントの改訂なしに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2023 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
DRV5053CAQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAUAG | SN	Level-1-260C-UNLIM	-40 to 125	(+ALCA, 1LX2)	Samples
DRV5053CAQLPG	ACTIVE	TO-92	LPG	3	1000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALCA	Samples
DRV5053CAQLPGM	ACTIVE	TO-92	LPG	3	3000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALCA	Samples
DRV5053EAQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAUAG | SN	Level-1-260C-UNLIM	-40 to 125	(+ALEA, 1LZ2)	Samples
DRV5053EAQLPG	ACTIVE	TO-92	LPG	3	1000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALEA	Samples
DRV5053EAQLPGM	ACTIVE	TO-92	LPG	3	3000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALEA	Samples
DRV5053OAQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAUAG | SN	Level-1-260C-UNLIM	-40 to 125	(+ALOA, 1M12)	Samples
DRV5053OAQLPG	ACTIVE	TO-92	LPG	3	1000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALOA	Samples
DRV5053OAQLPGM	ACTIVE	TO-92	LPG	3	3000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALOA	Samples
DRV5053PAQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAUAG | SN	Level-1-260C-UNLIM	-40 to 125	(+ALPA, 1M22)	Samples
DRV5053PAQLPG	ACTIVE	TO-92	LPG	3	1000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALPA	Samples
DRV5053PAQLPGM	ACTIVE	TO-92	LPG	3	3000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALPA	Samples
DRV5053RAQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAUAG | SN	Level-1-260C-UNLIM	-40 to 125	(+ALRA, 1M32)	Samples
DRV5053RAQLPG	ACTIVE	TO-92	LPG	3	1000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALRA	Samples
DRV5053RAQLPGM	ACTIVE	TO-92	LPG	3	3000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALRA	Samples
DRV5053VAQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAUAG | SN	Level-1-260C-UNLIM	-40 to 125	(+ALVA, 1M42)	Samples
DRV5053VAQLPG	ACTIVE	TO-92	LPG	3	1000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALVA	Samples
DRV5053VAQLPGM	ACTIVE	TO-92	LPG	3	3000	RoHS & Green	SN	N / A for Pkg Type	-40 to 125	+ALVA	Samples

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF DRV5053 :

- Automotive : DRV5053-Q1

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION

REEL DIMENSIONS



TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DRV5053CAQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053CAQDBZR	SOT-23	DBZ	3	3000	180.0	8.4	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053EAQDBZR	SOT-23	DBZ	3	3000	180.0	8.4	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053EAQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053OAQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053OAQDBZR	SOT-23	DBZ	3	3000	180.0	8.4	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053PAQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053PAQDBZR	SOT-23	DBZ	3	3000	180.0	8.4	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053RAQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053RAQDBZR	SOT-23	DBZ	3	3000	180.0	8.4	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053VAQDBZR	SOT-23	DBZ	3	3000	180.0	8.4	3.15	2.77	1.22	4.0	8.0	Q3
DRV5053VAQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DRV5053CAQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
DRV5053CAQDBZR	SOT-23	DBZ	3	3000	202.0	201.0	28.0
DRV5053EAQDBZR	SOT-23	DBZ	3	3000	202.0	201.0	28.0
DRV5053EAQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
DRV5053OAQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
DRV5053OAQDBZR	SOT-23	DBZ	3	3000	202.0	201.0	28.0
DRV5053PAQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
DRV5053PAQDBZR	SOT-23	DBZ	3	3000	202.0	201.0	28.0
DRV5053RAQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
DRV5053RAQDBZR	SOT-23	DBZ	3	3000	202.0	201.0	28.0
DRV5053VAQDBZR	SOT-23	DBZ	3	3000	202.0	201.0	28.0
DRV5053VAQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0

PACKAGE OUTLINE

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



4214838/D 03/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration TO-236, except minimum foot length.
4. Support pin may differ or may not be present.



LAND PATTERN EXAMPLE
SCALE:15X



SOLDER MASK DETAILS

4214838/D 03/2023

NOTES: (continued)

4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:15X

4214838/D 03/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

LPG0003A

TO-92 - 5.05 mm max height

TRANSISTOR OUTLINE



4221343/C 01/2018

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE
NON-SOLDER MASK DEFINED
SCALE:20X

4221343/C 01/2018

LPG0003A

TO-92 - 5.05 mm max height

TRANSISTOR OUTLINE



4221343/C 01/2018

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス· デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated