TI의 광범위한 클록 버퍼 포트폴리오는 낮은 가산 지터 성능, 낮은 출력 스큐 및 LVCMOS, LVDS, LVPECL 및 HCSL을 포함한 업계 표준 출력 형식을 위한 높은 작동 온도 범위를 지원합니다. 이러한 버퍼는 광범위한 성능 지향 및 비용에 민감한 애플리케이션에 사용하도록 최적화되었습니다.
카테고리별로 찾아보기
버퍼 유형별 선택
특수 버퍼
제로 지연 버퍼, DDR 메모리 버퍼 및 디바이스 버퍼를 포함하여 가산 지터가 낮은 특별 버퍼 포트폴리오로 산업 및 메모리 애플리케이션의 시스템 설계를 최적화할 수 있습니다.
기술 리소스
Application note
How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer
저지터 LVCMOS 팬아웃 버퍼의 CDCLVC11xx 제품군을 사용하여 외부 RC 네트워크를 구현하여 최대 1.8V 전압 수준으로 입력 신호를 지원하는 방법을 알아보십시오.
Application note
AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C)
이 애플리케이션 보고서에서 다양한 로직 레벨 특히 LVPECL, LVDS, HSTL 및 CML 간 조정을 위해 사용되는 AC 커플링 기술을 참조하십시오.
Application note
Clocking Design Guidelines: Unused Pins
이 지침을 디바이스 데이터 시트의 보충 자료로 활용해서 사용되지 않는 디바이스 핀에 대한 세부 정보를 확인하십시오.