Clock e timer

• Distribuzione di clock
  • Buffer non PLL
    • Ingresso differenziale  (35)
    • Ingresso singolo  (28)
    • Ingressi misti: singolo e differenziale  (3)
  • Buffer PLL
    • PLL a ritardo 0
      • Ingresso differenziale  (13)
      • Ingresso singolo  (18)
    • Allineatore di fase  (2)
    • Moltiplicatore / Divisore  (2)
• Generazione di clock  (55)
  • Sintetizzatore per uso generico con SSC opzionale  (16)
    • Ingresso VCXO  (10)
    • Ingresso non VCXO  (6)
  • Sintetizzatore con jitter ultra-ridotto ed eliminatore di jitter  (19)
    • Uscita VCO interno  (14)
    • Uscita VCXO esterno  (4)
  • Scheda madre  (5)
  • Circuito integrato oscillatore  (15)
• Clock e registri per interfaccia di memoria  (31)
  • SDR  (2)
  • DDR PLL  (5)
  • Registro DDR  (1)
  • DDR2 PLL  (5)
  • Registro DDR2  (9)
  • Registro DDR3  (4)
  • RAMBUS/XDR  (5)
• Sintetizzatori RF  (11)
• Clock di sistema per supporti digitali
  • Audio/Video IP-TV/IP-STB /streaming multimediale  (17)
  • Clock DSP e DaVinci  (11)
  • Clock per automazione di ufficio  (11)
  • Clock portatili  (11)
• Clock in tempo reale  (24)
• Clock per stazioni base wireless  (19)
  • TRX ADC/DAC Sintetizzatori di frequenza/eliminatori di jitter  (7)
  • Scheda di banda base  (12)
• Timer  (17)

• Analog Signal Chain Guide (Guida per la catena del segnale)(Rev. A) (8,63 MB)
• Industrial Solutions Guide (Rev. C) (2,35 MB)

Note applicative più consultate

• Oscillatore base dei tempi per circuiti di clock in tempo reale (RTC)
• Prevenzione disturbi EMI nei circuiti di distribuzione del clock
• Driver per clock basati su PLL (Phase-Locked Loop): benefici e costi

Risorse per la progettazione

• Guida alla scelta di clock e timer
• Circuito di distribuzione del clock (FAQ)
• Tabella di selezione del clock per tipo di segnalazione (50,7 KB)
• Generatori di clock, eliminatori di jitter e sintetizzatori
• Altre risorse per Clock e timer

Videocast

• NOVITÀ Informazioni di base e utilizzo dei PLL
• NOVITÀ Vantaggi della temporizzazione con espansione dello spettro
• Temporizzazione di un ADC ad alta velocità
• Riduzione dei disturbi EMI

Feed RSS

  Aggiornamenti di prodotto per Clock e timer

  Aggiornamenti di prodotto per Catena del segnale

  Comunicati stampa per clock e timer

• CDCLVC1102: buffer per clock 1:2 LVCMOS fan-out a jitter basso
• CDCLVC1103: buffer per clock 1:3 LVCMOS fan-out a jitter basso
• CDCLVC1106: buffer per clock 1:6 LVCMOS fan-out a jitter basso
• CDCLVC1108: buffer per clock 1:8 LVCMOS fan-out a jitter basso
• CDCLVC1110: buffer per clock 1:10 LVCMOS fan-out a jitter basso
• CDCLVC1112: buffer per clock 1:12 LVCMOS fan-out a jitter basso

Altre risorse per Clock e timer:

• eNewsletter sulle connessioni analogiche - Iscriviti
• Analog Applications Journal
• Notizie su Clock e timer
• NOVITÀ Articoli tecnici TI