자가구동형 동기식 정류기를 갖춘 컨버터 턴오프 효과
비디오 감시를 위한 TI 다빈치의 사용
SLIC 전하 펌프
저전력 설계에 적합한 프로세서의 선택
델타-시그마 ADC 요약
인버팅 벅 부스트 토폴로지에서의 벅 컨버터 사용하기
성능, 비용, 크기를 향상시키는 텔레콤 시스템용 전력 관리 솔루션
TI DSP상의 고속 USB OTG 기능 실현
단일 셀 핸드헬드 애플리케이션을 위한 호스트 측 가스 게이지 시스템 설계 시 고려사항
PoE(Power over Ethernet) 입문
 

 
 
 
델타-시그마 ADC 요약
 
Bonnie Baker
Texas Instruments
 

제1부 - 델타-시그마 ADC의 기본 토폴로지와 기능

델타-시그마 컨버터는 dc에서 몇 MHz에 이르는 광범한 주파수에 대한 시그널 변환에 이상적이며 매우 높은 분해능의 결과를 얻을 수 있다. 그림 1은 델타-시그마 모듈레이터가 디지털 필터와 직렬로 내장되어 있는 델타-시그마 ADC의 기본 토폴로지 혹은 코어를 나타낸다. 델타-시그마 ADC를 살펴 보면, 아무리 다양한 기능을 갖춘 모델일지라도 모두 이 기본 구조를 갖추고 있음을 알 수 있을 것이다. 이 두 모듈의 기본 토폴로지와 기능을 이 칼럼과 앞으로 연재 될 3부의 Baker’s Best 칼럼에서 살펴보고자 한다.

델타-시그마 ADC의 입력 신호는 ac 또는 dc 전압이다. 이 칼럼과 앞으로 연재 될 Baker’s Best 칼럼에서 언급되는 입력신호는 사인파(sine wave)의 단일 사이클이다. 1비트 내부 ADC를 이용하면, 그림 1의 내부 컨버터 모듈레이터는 입력 신호를 샘플링하여, 저밀도의 양자화된 출력을 생성한다. 모듈레이터는 아날로그-입력 신호를 고속의 펄스파 표현(pulse-wave representation)으로 변환시킨다. 모듈레이터 출력 펄스 트레인에서 1:0 비율은 입력-아날로그 전압을 반영한다. 이 모듈레이터가 잡음이 심한 출력을 생성한다 하더라도, 다음 글에서는 회로가 보다 높은 주파수의 출력 스펙트럼에 잡음을 “형성”한다는 것을 알게 될 것이다. 이러한 작용은 디지털 필터의 출력에서 저잡음, 고분해능의 변환이 쉽게 이루어지게 한다.

모듈레이터 출력 발생 시, 디지털 필터는 고주파 잡음과 고속 샘플 레이트 문제를 처리한다. 이 시점에서 신호는 디지털 영역에 속해 있으므로, 저역 통과 디지털 필터를 적용하여 고주파 잡음을 감쇠시키고 데시메이터 필터(decimator filter)를 이용하여 출력 데이터 전송 속도를 낮출 수 있다. 디지털/데시메이터 필터는 1비트 코드의 모듈레이터 스트림을 샘플링하고 필터링하여 보다 느린 멀티비트 코드를 생성한다.

대부분 컨버터의 샘플 레이트는 하나임에도 불구하고, 델타-시그마 컨버터는 두 가지 샘플레이트, 입력 샘플링 레이트와 출력 데이터 전송 속도를 갖추고 있다. 이 두 가지 중요한 변수의 비가 시스템의 데시메이션 비율을 결정한다. 데시메이션 비율과 컨버터의 유효 분해능 간에는 중요한 관계가 있다. 다음 칼럼에서는 모듈레이터, 디지털/데시메이터 필터, 및 조절가능 데시메이션 비율의 원리를 살펴 볼 것이다.


그림1. 델타-시그마 ADC 내부의 핵심 기능인 델타-시그마 모듈레이터와 디지털/데시메이터 필터 

 

제2부 - 모듈레이터

대부분의 양자화기와는 달리, 델타-시그마 모듈레이터에는 양자화 잡음을 형성하는 적분기가 포함되어 있다.

델타-시그마 컨버터는 모듈레이터로부터 많은 샘플을 이용하여 1비트 코드 스트림을 생성한다. 델타-시그마 ADC는 고속 샘플 레이트에서 작동하는 입력-신호 양자화기를 이용하여 이 작업을 수행한다. 모든 양자화기가 그렇듯이, 델타-시그마 모듈레이터는 하나의 입력을 취하여 입력 전압을 나타내는 디지털 값의 스트림을 생성한다. 시간이나 주파수 영역에서 델타-시그마 모듈레이터를 살펴볼 수 있다. 시간 영역에 대한 표현을 살펴 보면, 1차 모듈레이터의 역학을 알 수 있다. (그림 1)

모듈레이터가 피드백 DAC의 아날로그-입력 신호와 아날로그 출력 간의 차이를 측정한 다음 적분기는 합산점(summing junction)의 아날로그-전압 출력을 측정하여 1비트 ADC에 경사 슬로핑 시그널을 제공한다. 1비트 ADC는 적분기의 출력 신호를 디지털 1이나 0으로 변환시키고, 시스템 클록을 이용하여 ADC는 1비트 디지털 신호를 모듈레이터 출력으로 전송한다, 뿐만 아니라 1비트 DAC가 대기하고 있는 피드백 루프를 다시 통과한다.

1비트 ADC는 이 신호를 컨버터의 양자화 잡음(ei)을 가지고 있는 저밀도의 출력 코드로 디지털화한다. 모듈레이터 출력은 입력과 양자화 잡음의 합(eiei1)과 같다. 이 식에 나타나 있듯이, 양자화 잡음은 모듈레이터의 현재 오차(ei)에서 이전 오차(ei1)를 뺀 값이다. 시간 영역 출력 신호는 샘플링 주파수 fS에서의 입력 신호의 펄스파 표현이다. 출력 펄스 트레인을 평균하면, 입력 신호 값과 같다.

주파수 영역 다이어그램에서는 이야기가 전혀 달라진다. (그림 2) 주파수 영역에서의 시간 영역 출력 펄스는 입력 신호(또는 스퍼) 및 성형 잡음(shaped noise)으로 나타난다. 그림 2의 잡음 특성은 모듈레이터 주파수 동작의 핵심이다.

대부분의 양자화기와 달리, 델타-시그마 모듈레이터는 양자화 잡음을 형성하는 적분기를 포함한다. 모듈레이터 출력에서의 잡음 스펙트럼은 일정하지 않다. 보다 중요한 점은, 주파수 분석에서 어떻게 모듈레이터가 보다 높은 주파수에 대한 잡음을 형성하여 고분해능 결과의 생산과정을 용이하게하는 지를 알 수 있다는 것이다.

그림 2의 모듈레이터 출력을 보면 모듈레이터의 양자화 잡음이 낮은 0Hz에서 시작되어, 급격히 증가한 다음, 모듈레이터 샘플링 주파수에서는 최대값으로 안정되는 것을 알 수 있다.
2차 모듈레이터를 이용한 한 차례가 아닌 두 차례의 적분은, 저주파 양자화 잡음을 최소화시킬 수 있는 훌륭한 방법이다. 대부분의 델타-시그마 모듈레이터는 고차이다. 예를 들면, 대중적인 델타-시그마 컨버터 설계에 2차, 3차, 4차, 5차, 또는 6차 모듈레이터를 포함하는 경우가 점점 늘고 있다. 멀티차원적 모듈레이터는 보다 높은 주파수에 대한 양자화 잡음의 형성을 더욱 어렵게 만든다.


그림 1. 1차 모듈레이터 역학을 나타내는 시간 영역 표현


그림 2. 잡음 특성이 모듈레이터 주파수 동작의 핵심이 되는 주파수 영역 표현


 
- ECN 9월