Zegary i timery

• Dystrybucja sygnału zegarowego
  • Bufory bez pętli PLL
    • Różnicowy końcowy  (17)
    • Jednostronny  (20)
    • Mieszany różnicowy/jednostronny  (3)
  • Bufory PLL
    • Układ PLL z zerowym opóźnieniem
      • Różnicowy końcowy  (13)
      • Jednostronny  (28)
    • Układ wyrównujący fazę  (2)
    • Mnożnik/dzielnik  (2)
• Generatory sygnału zegarowego  (54)
  • Syntezer ogólnego przeznaczenia z opcjonalnym układem SSC  (16)
    • Wejście VCXO  (8)
    • Wejście bez VCXO  (8)
  • Syntezer o bardzo małym jitterze i układ usuwający jitter  (18)
    • Wewnętrzne wyjście VCO  (14)
    • Zewnętrzne wyjście VCXO  (3)
  • Płyta główna  (5)
  • Układ scalony oscylatora  (15)
• Zegary zintegrowane z pamięcią i interfejsem  (28)
  • SDR  (2)
  • Pętla PLL pamięci DDR  (5)
  • Rejestr pamięci DDR  (1)
  • Pętla PLL pamięci DDR2  (5)
  • Rejestr pamięci DDR2  (9)
  • Rejestr pamięci DDR3  (1)
  • RAMBUS/XDR  (5)
• Syntezery w.cz.  (11)
• Zegary do systemów multimedialnych
  • Media strumieniowe audio/wideo IP-TV/IP-STB  (17)
  • Zegary do DSP i DaVinci  (10)
  • Zegary do automatyzacji biurowej  (11)
  • Zegary przenośne  (10)
• Zegary czasu rzeczywistego  (24)
• Zegary do bezprzewodowych stacji bazowych  (19)
  • Syntezery częstotliwości TRX ADC/DAC / układy usuwające jitter  (7)
  • Karta pasma podstawowego  (12)
• Timery  (16)

• Przewodnik wyboru zegarów i timerów (wer. B) (3,19 MB)
• Przewodnik dotyczący rozwiązań przemysłowych (wer. C) (2,35 MB)

Najpopularniejsze noty aplikacyjne

• Oscylator podstawy czasu do zegarów czasu rzeczywistego (RTC)
• Zapobieganie zakłóceniom EMI w układach dystrybucji sygnału zegarowego
• Sterowniki zegara oparte na pętli ze sprzężeniem fazowym (PLL): korzyści a koszty

Zasoby inżynierskie

• NOWOŚĆ Przewodnik wyboru zegarów i timerów już dostępny (776 KB .pdf)
• NOWOŚĆ Wprowadzenie do układów dystrybucji sygnału zegarowego
• Najczęściej zadawane pytania na temat układów dystrybucji sygnału zegarowego
• Tabela wyboru zegarów według typu sygnalizacji (50,7 KB)
• Generatory sygnału zegarowego, układy usuwające jitter i syntezery
• Więcej zasobów dotyczących zegarów i timerów

Audycje videocast

• NOWOŚĆ Taktowanie w przypadku przetworników ADC o wysokiej szybkości
• Redukcja zakłóceń EMI

Kanały RSS

  Aktualizacja informacji na temat zegarów i timerów

  Aktualizacje dotyczące produktów drogi przetwarzania sygnału

  Nowości na temat zegarów i timerów

• CDCS503: bufor zegara / mnożnik zegara z opcjonalnym układem SSC
• CDCLVP111: bufor 1:10 LVPECL z wybieranym wejściem
• CDCM61001: generator zegara 1:1 z oscylatorem kwarcowym o niskim jitterze
• CDCS502: oscylator kwarcowy / generator sygnału zegarowego z opcjonalnym układem SSC
• CDCE62005: generator sygnału zegarowego z wyjściami 5/10 / układ usuwający jitter ze zintegrowanym podwójnym układem VCO
• CDCLVP215: podwójny bufor 1:5 o wysokiej szybkości z obciążalnością bramki LVPECL
• CDCE949: układy z 1-4 pętlami PLL o niskim jitterze, ułatwiające projektowanie do zastosowań konsumenckich

Inne zasoby dotyczące zegarów i timerów:

• Elektroniczny biuletyn Analog Connection — subskrybuj
• Biuletyn Analog Applications Journal
• Nagłówki dotyczące zegarów i timerów
• Artykuły poświęcone zegarom
• Artykuły innych firmy w mediach