MSPM33C321x 混合信号微控制器

1 特性

- **内核**
  - 具有 TrustZone®、FPU 和 DSP 扩展的 160MHz Arm® 32 位 Cortex®-M33 CPU
  - 用于 0 个等待状态执行的 4kB 指令高速缓存
- **工作特性**
  - 工作温度范围：–40°C 至 125°C
  - 宽电源电压范围：1.71V 至 3.6V
- **存储器**
  - 具有纠错码 (ECC) 且高达 1MB 的闪存
    - 具有地址交换功能的双存储器组
  - 具有 ECC 的 256kB SRAM
  - 使用 32kB 高耐久性数据闪存进行 EEPROM 操作
- **安全性**
  - ROM 中内置不可变信任根 (RoT)，支持安全固件安装、引导和密钥配置
  - 全局安全控制器 (GSC)，对闪存、SRAM 和外设实施动态访问控制
  - 具有 GCM 的 AES256 硬件加速器
  - 具有 HMAC 的 SHA256 硬件加速器
  - 公钥加速器 (PKA) 支持 ECC 和 RSA
  - 真随机数发生器 (TRNG)
- **高性能模拟外设**
  - 两个高速同步采样的 9.4Msps、12 位模数转换器 (ADC)，最多支持 36 个外部通道
  - 两个高速/低功耗比较器 (COMP)
  - 两个外部可用的 8 位 DAC
  - 可配置的 1.4V 和 2.5V 内部共享基准电压 (VREF)
  - 集成温度和电源监测器
- **经优化的低功耗模式**
  - RUN：211µA/MHz (CoreMark)
  - SLEEP：3.8mA/32MHz
  - STOP：143µA/4MHz
  - STANDBY：8µA，具有 CPU 执行恢复和 64kB SRAM 保留功能
  - 关断：<100nA，具有 IO 唤醒能力
- **经优化的数字外设**
  - 两个 DMA 控制器，总共 16 个通道
  - 九个计时器，支持多达 30 个 PWM 通道
    - 两个具有死区、故障处理和互补输出对的 16 位高级计时器
    - 四个 16 位通用计时器
    - 一个 32 位通用计时器
    - 两个支持正交编码器接口的 16 位通用计时器
  - 一个窗口看门狗计时器
  - CRC16/32 模块
- **增强型通信接口**
  - 用于外部存储器的四通道 SPI (QSPI)，速度高达 20Mbytes/s
  - 两个支持 CAN 2.0A/B 和 CAN-FD 的控制器局域网 (CAN) 接口
  - 三个支持 UART (LIN) 或 I^2C (SMBus/PMBus) 的可配置串行接口
  - 四个支持 UART、I^2C 或 SPI 的可配置串行接口
  - 两个支持最高 FM+ (1Mbit/s)、SMBus/PMBus 的专用 I^2C 接口
  - 一个专用 SPI 接口
  - 一个支持 LIN、IrDA、DALI、智能卡、Manchester 的专用 UART 接口
  - 两个支持全双工 I2S 和 TDM（16 个时隙）的数字音频接口
- **VBAT 岛（辅助电源）**
  - 采用专用 VBAT 引脚的独立电源
  - 实时时钟 (RTC)
  - 三个带时间戳的篡改检测 IO
  - 独立看门狗计时器 (IWDT)
  - 32B 备用存储器
- **时钟系统**
  - 内部 32MHz 振荡器 (SYSOSC)
  - 锁相环 (PLL)
  - 内部 32kHz 振荡器 (LFOSC)
  - 外部 4MHz 至 48MHz 晶体振荡器 (HFXT)
  - 外部 32kHz 晶体振荡器 (LFXT)
  - 外部时钟输入
- **灵活的 I/O 功能**
  - 多达 93 个 GPIO
- **开发支持**
  - 2 引脚串行线调试 (SWD)
- **封装选项**
  - 100 引脚 LQFP（0.4mm 和 0.5mm 间距）
  - 80 引脚 LQFP（0.5mm 间距）
  - 64 引脚 LQFP（0.5mm 间距）
  - 48 引脚 VQFN（0.5mm 间距）
  - 100 引脚 nFBGA（0.8mm 间距）
  - 79 引脚 WCSP（0.35mm 间距）
- **系列成员**（另请参阅 *器件比较*）
  - MSPM33C321A：1MB 闪存、256KB SRAM
  - MSPM33C3219：512KB 闪存、256KB SRAM
- **开发套件与软件**（另请参阅 *工具与软件*）
  - LaunchPad EVM LP-MSPM33C321A
  - MSP 软件开发套件 (SDK)

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

2 应用

- 数据中心
- 电网基础设施
- 智能抄表
- 通信模块
- 医疗和保健
- 测试和测量
- 工厂自动化和控制
- 电机控制
- 家用电器
- 不间断电源和逆变器
- 电子销售点系统
- 工业运输
- 照明

3 说明

MSPM33C321x 微控制器 (MCU) 属于 MSP 通用 32 位 MCU 系列，其运行频率高达 160MHz，基于采用 Arm® TrustZone® 技术、DSP 和 FPU 的 Arm®Cortex®-M33 32 位内核。该系列 MCU 具有灵活的通信接口、高性能模拟和安全加速器。得益于扩展的温度范围和宽电源电压范围，该系列 MCU 适用于各种工业、企业和个人电子产品应用。

MSPM33C321x MCU 提供高达 1MB 的嵌入式闪存程序存储器和 256kB 的 SRAM。此外，还提供了一个额外的高耐久性 32kB 数据闪存组来存储应用数据。所有存储器均在全地址范围内内置纠错码 (ECC)，确保器件在整个生命周期内稳健运行。

MSPM33C321x MCU 提供丰富多样的数字通信接口，包括 CAN、I2S/TDM、四通道 SPI (QSPI)、UART、I2C 和 SPI。可配置串行接口可在软件中动态分配为 UART、I2C 及可选的 SPI 接口。配置和引脚排列的灵活性使系统设计人员能够轻松满足具有挑战性的要求。

MSPM33C321x MCU 还具有高性能集成模拟外设，例如两个 12 位 9.4Msps 同步采样 ADC 和两个高速低功耗比较器。比较器既可通过高级计时器在内部用于故障检测，也可在外部用作低功耗电压监测器。

MSPM33C321x MCU 具备多项强大的安全特性。TrustZone 技术与全局安全控制器 (GSC) 提供了完整功能集，可助力构建安全的应用。这些器件还内置不可变信任根 (RoT)，支持开箱即用的安全启动、安装及密钥配置功能。MSPM33C321x 还包含针对 AES、SHA 和公钥算法（RSA 和 ECC）的硬件加速功能。这些器件提供了高效的后量子加密 (PQC) 软件库支持。

MSPM33C 系列器件与采用同一封装的其他 MSPM33C 器件具有引脚对引脚兼容性。MSPM33C 系列还与 MSPM0 器件具有高度的引脚对引脚兼容性。在 MSPM33C 和 MSPM0 器件之间存在差异的情况下，用户可以使用 TI 系统配置器或迁移指南来了解如何解决细微的不兼容问题。

MSPM33C 系列 MCU 由广泛的硬件和软件生态系统提供支持，随附参考设计和代码示例，便于您快速开始设计。开发套件包括可供购买的 LaunchPad。TI 还提供免费的 MSP 软件开发套件 (SDK)，该套件在 TI Resource Explorer 中作为 Code Composer Studio™ IDE 桌面版和云版组件提供。MSPM33C MCU 还通过 MSP Academy 提供广泛的在线配套资料、培训，并通过 TI E2E™ 支持论坛提供在线支持。

小心

系统级静电放电 (ESD) 保护必须符合器件级 ESD 规范，以防发生电过应力或对数据或代码存储器造成干扰。有关更多信息，请参阅 *MSP430™ 系统级 ESD 注意事项*。本应用手册中的准则适用于 MSPM33C MCU。

表 3-1. 器件信息

器件名称	封装 [1]	封装尺寸[(2)]
MSPM33C321ASPZR	PZ（LQFP，100）	16mm x 16mm
MSPM33C3219SPZR[(3)]		
MSPM33C321ASPFAR[(3)]	PFA（LQFP，100）	14mm x 14mm
MSPM33C3219SPFAR[(3)]		
MSPM33C321ASZAWR	ZAW（nFBGA，100）	9mm x 9mm
MSPM33C3219SZAWR[(3)]		

Copyright © 2026 Texas Instruments Incorporated

表 3-1. 器件信息（续）

器件名称	封装 [1]	封装尺寸[(2)]
MSPM33C321ASPNR[(3)]	PN（LQFP，80）	14mm x 14mm
MSPM33C3219SPNR[(3)]		
MSPM33C321ASYSGR[(3)]	YSG（WCSP，79）	3.6mm x 3.24mm
MSPM33C3219SYSGR[(3)]		
MSPM33C321ASPMR[(3)]	PM（LQFP，64）	12mm x 12mm
MSPM33C3219SPMR[(3)]		
MSPM33C321ASRGZR[(3)]	RGZ（VQFN，48）	7mm x 7mm
MSPM33C3219SRGZR[(3)]		

(1) 有关器件名称的更多信息，请参阅器件命名规则
(2) 封装尺寸（长 × 宽）为标称值并包括引脚（如适用）
(3) 产品仅为预发布状态

Copyright © 2026 Texas Instruments Incorporated

4 功能方框图




图 4-1. MSPM33C321x 功能方框图

Copyright © 2026 Texas Instruments Incorporated

内容

1 特性 1
2 应用 2
3 说明 2
4 功能方框图 4
5 器件比较 6
6 引脚配置和功能 7
6.1 引脚图 7
6.2 引脚属性 13
6.3 信号说明 29
6.4 未使用引脚的连接 41
7 规格 42
7.1 绝对最大额定值 42
7.2 ESD 等级 42
7.3 建议运行条件 42
7.4 热性能信息 43
7.5 电源电流特性 44
7.6 闪存存储器特性 45
7.7 电源时序 46
7.8 时钟规范 48
7.9 模拟规格 51
7.10 串行接口规范 54
7.11 数字 IO 60
7.12 TRNG 62
7.13 仿真和调试 63
8 详细说明 64
8.1 支持 TrustZone 和 FPU 的 Arm Cortex-M33 内核 64
8.2 电源管理和时钟单元 (PMCU) 64
8.3 器件内存映射 68
8.4 NVIC 中断映射 72
8.5 嵌入式闪存存储器 73
8.6 嵌入式 SRAM 73
8.7 DMA 74
8.8 事件管理器 75
8.9 错误聚合器模块 (EAM) 76
8.10 GPIO 76
8.11 IOMUX 77
8.12 模拟模块 78
8.13 安全和加密 83
8.14 串行通信接口 84
8.15 LFSS 88
8.16 计时器、RTC_A 和看门狗 88
8.17 串行线调试接口 91
8.18 引导加载程序 (BSL) 91
8.19 Device Factory Constants 92
8.20 标识 93
9 应用、实施和布局 94
9.1 典型应用 94
10 器件和文档支持 95
10.1 入门和后续步骤 95
10.2 器件命名规则 95
10.3 工具与软件 96
10.4 文档支持 96
10.5 支持资源 97
10.6 商标 97
10.7 静电放电警告 97
10.8 术语表 97
11 修订历史记录 97
12 机械、封装和可订购信息 98

Copyright © 2026 Texas Instruments Incorporated

5 器件比较

下表总结了本数据表中所述的每个器件的特性。

表 5-1. 器件比较

器件名称(1)(2)(4)	闪存/SRAM	安全加速器	ADC 通道	CAN	GPIO	封装(3)
MSPM33C321ASPZR	1MB/256kB	AES、SHA、PKA	36	2	93	LQFP100 16mm x 16mm 0.5mm 引脚间距
MSPM33C3219SPZR(5)	512kB/256kB	AES、SHA、PKA	36	2	93	
MSPM33C321ASPFAR(5)	1MB/256kB	AES、SHA、PKA	36	2	93	LQFP100 14mm x 14mm 0.4mm 引脚间距
MSPM33C3219SPFAR(5)	512kB/256kB	AES、SHA、PKA	36	2	93	
MSPM33C321ASZAWR	1MB/256kB	AES、SHA、PKA	36	2	93	NFBGA100 9mm x 9mm 0.8mm 焊球间距
MSPM33C3219SZAWR(5)	512kB/256kB	AES、SHA、PKA	35	2	93	
MSPM33C321ASPNR(5)	1MB/256kB	AES、SHA、PKA	35	2	73	LQFP80 14mm x 14mm 0.5mm 引脚间距
MSPM33C3219SPNR(5)	512kB/256kB	AES、SHA、PKA	35	2	73	
MSPM33C321ASYSGR(5)	1MB/256kB	AES、SHA、PKA	33	2	68	WCSP79 3.6mm x 3.24mm 0.35mm 焊球间距
MSPM33C3219SYSGR(5)	512kB/256kB	AES、SHA、PKA	33	2	68	
MSPM33C321ASPMR(5)	1MB/256kB	AES、SHA、PKA	26	2	57	LQFP64 12mm x 12mm 0.5mm 引脚间距
MSPM33C3219SPMR(5)	512kB/256kB	AES、SHA、PKA	26	2	57	
MSPM33C321ASRGZR(5)	1MB/256kB	AES、SHA、PKA	21	2	41	VQFN48 7mm x 7mm 0.5mm 引脚间距
MSPM33C3219SRGZR(5)	512kB/256kB	AES、SHA、PKA	21	2	41	

(1) 如需所有在售产品的最新器件、封装和订购信息，请参阅节 12 中的*封装选项附录*，或浏览 TI 网站。
(2) 器件鉴定：
- S = -40°C 至 125°C

(3) 要获得包含误差值的封装尺寸，请参阅节 12。
(4) 有关器件名称的更多信息，请参阅节 10.2。
(5) 产品仅为预发布状态

Copyright © 2026 Texas Instruments Incorporated

6 引脚配置和功能

系统配置工具提供了一个图形界面，用于启用、配置和生成引脚多路复用和简化引脚设置所需的初始化代码。以下引脚图显示了主要外设功能、一些集成器件特性以及用于简化器件引脚排列的可用时钟信号。有关引脚功能的完整说明，请参阅*引脚属性*和*信号说明*部分。

6.1 引脚图

有关每个封装选项的完整引脚配置和功能，请参阅*引脚属性*和*信号说明*部分。




图 6-1. 100 引脚 ZAW (9mm x 9mm) (0.8mm 间距) (NFBGA) 封装图 (顶视图)




图 6-2. 100 引脚 PFA (14mm x 14mm) (0.4mm 间距) 和 PZ (16mm x 16mm) (0.5mm 间距) (LQFP) 封装图 (顶视图)

Copyright © 2026 Texas Instruments Incorporated




图 6-3. 80 引脚 PN (14mm x 14mm) (0.5mm 间距) (LQFP) 封装图 (顶视图)

Copyright © 2026 Texas Instruments Incorporated




图 6-4. 64 引脚 PM (12mm x 12mm) (0.5mm 间距) (LQFP) 封装图 (顶视图)

Copyright © 2026 Texas Instruments Incorporated




图 6-5. 48 引脚 RGZ (7mm x 7mm) (0.5mm 间距) (VQFN) 封装图 (顶视图)




图 6-6. 79 引脚 YSG (3.6mm x 3.24mm) (0.35mm 间距) (WCSP) 封装图 (顶视图)

Copyright © 2026 Texas Instruments Incorporated

6.2 引脚属性

下表介绍了每个器件封装中每个引脚上可用的功能。

备注

器件上的每个数字 I/O 均映射到一个特定的引脚控制管理寄存器 (PINCMx)，此寄存器让用户能够使用 PINCM.PF 控制位来配置所需的*引脚功能*

器件上的每个数字 I/O 均映射到一个特定的引脚控制管理寄存器 (PINCMx)，此寄存器让用户能够使用 PINCM.PF 控制位来配置所需的引脚功能。IOMUX 仅支持同时将一个 IOMUX 管理的数字功能连接到引脚。当打算在引脚上使用非 IOMUX 管理的功能（例如模拟连接）时，建议将 IOMUX 中的 PINCM.PF 和 PINCM.PC 设置为 0。但是可以在引脚上启用 IOMUX 管理的数字功能的同时在引脚上启用非 IOMUX 管理的信号（例如模拟输入和 WAKE 输入），前提是这些功能之间不存在争用。在这种情况下，设计人员必须确认每个引脚上启用的功能之间不存在争用。

Copyright © 2026 Texas Instruments Incorporated

表 6-1. 按 IO 类型分类的数字 IO 功能

缓冲器类型	反转控制	驱动强度控制	上拉电阻器	下拉电阻器	唤醒逻辑
SDIO（标准驱动）	Y		Y	Y	
带唤醒功能的 SDIO（标准驱动）	Y		Y	Y	Y
HDIO（高驱动）	Y	Y	Y	Y	Y
HSIO（高速）	Y	Y	Y	Y	

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
6	6	6	38	4	B4	F6	NRST	WAKE	（非 IOMUX 1）0	I	复位
								NRST	（非 IOMUX 2）0	复位	
1	1	1	33	1	D3	C7	PA0 PINCM1 0x400cc000	PA0	1	IO	具有唤醒功能的 SDIO（标准型）
								TIMA0_0_FAL1	2	I	
								UC1_0_SDA_TX	3	IOD	
								UC13_3_SCLK_SCL_RX	4	IOD	
								UC12_TX	5	O	
								UC15_0_SDA	6	IOD	
								WAKE	（非 IOMUX 1）0	I	
								BSL_I2C_SDA	（非 IOMUX 2）0	IOD	
2	2	2	34	2	C4	D6	PA1 PINCM2 0x400cc004	PA1	1	IO	具有唤醒功能的 SDIO（标准型）
								TIMA0_1_FAL0	2	I	
								UC1_0_SCL_RX	3	IOD	
								UC13_3_PICO_SDA_TX	4	IOD	
								UC12_RX	5	I	
								UC15_0_SCL	6	IOD	
								TIMG8_0_IDX	7	I	
								TIMA0_0_C1	8	IO	
								WAKE	（非 IOMUX 1）0	I	
								BSL_I2C_SCL	（非 IOMUX 2）0	IOD	
15	15	10	42	8	A5	G7	PA2 PINCM7 0x400cc018	PA2	1	IO	SDIO（标准）
								TIMG8_0_C1	2	IO	
								TIMA0_0_C1	3	IO	
								UC12_RX	4	I	
								UC2_CS0	5	IO	
								UC13_1_POCI_RTS	6	IO	
								UC13_3_POCI_RTS	7	IO	
								TIO2	（非 IOMUX 1）0	I	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
16	16	11	43	9	A6	L9	PA3 PINCM8 0x400cc01c	PA3	1	IO	SDIO（标准）
								TIMG8_0_C0	2	IO	
								TIMA0_0_C1	3	IO	
								UC1_1_SDA_TX	4	IOD	
								UC2_CS1	5	IO	
								COMP1_OUT	6	O	
								UC15_1_SDA	7	IOD	
								LFXIN	（非 IOMUX 1）0	A	
17	17	12	44	10	A7	N9	PA4 PINCM9 0x400cc020	PA4	1	IO	SDIO（标准）
								LFCLKIN	2	I	
								TIMA0_0_C1N	3	O	
								UC1_1_SCL_RX	4	IOD	
								UC2_POCI	5	IO	
								UC13_1_CS0_CTS	6	IO	
								UC15_1_SCL	7	IOD	
								LFXOUT	（非 IOMUX 1）0	A	
18	18	13	45	11	A8	R9	PA5 PINCM10 0x400cc024	PA5	1	IO	SDIO（标准）
								TIMG4_2_C0	2	IO	
								TIMG4_0_C0	3	IO	
								UC2_PICO	5	IO	
								HFXIN	（非 IOMUX 1）0	A	
19	19	14	46	12	A9	U9	PA6 PINCM11 0x400cc028	PA6	1	IO	SDIO（标准）
								TIMG4_2_C1	2	IO	
								HFCLKIN	3	I	
								TIMA0_0_C2N	4	O	
								UC2_SCLK	5	IOD	
								TIMG4_0_C1	6	IO	
								HFXOUT	（非 IOMUX 1）0	A	
22	22	17	49	13	B7	P8	PA7 PINCM14 0x400cc034	PA7	1	IO	SDIO（标准）
								TIMG4_3_C1	2	IO	
								CLK_OUT	3	O	
								COMP0_OUT	4	O	
								TIMA0_0_C2	5	IO	
								I2S0_WCLK	6	IO	
27	27	22	54	16	D10	U7	PA8 PINCM19 0x400cc048	PA8	1	IO	HSIO（高速）
								TIMA0_0_C0	2	IO	
								TIMA0_1_C0	3	IO	
								UC1_0_RTS	4	IO	
								UC1_1_SDA_TX	5	IOD	
								UC2_SCLK	6	IOD	
								UC12_RTS	7	IO	
								I2S0_WCLK	8	IO	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
28	28	23	55	17	C9	L7	PA9 PINCM20 0x400cc04c	PA9	1	IO	HSIO（高速）
								TIMA0_0_C0N	2	O	
								RTC_OUT	3	O	
								UC1_0_CTS	4	IO	
								UC1_1_SCL_RX	5	IOD	
								UC2_PICO	6	IO	
								UC12_CTS	7	IO	
								CLK_OUT	8	O	
								I2S0_MCLK	9	IO	
								TDO	10	IO	
33	33	28	56	18	E7	T6	PA10 PINCM21 0x400cc050	PA10	1	IO	带唤醒功能的 HDIO（高驱动）
								TIMG12_0_C0	2	IO	
								TIMA0_0_C2	3	IO	
								UC1_0_SDA_TX	4	IOD	
								UC2_POCI	5	IO	
								UC15_0_SDA	6	IOD	
								UC12_TX	7	O	
								UC13_1_SCLK_SCL_RX	8	IOD	
								WAKE	（非 IOMUX 1）0	I	
								BSL_UART_TX	（非 IOMUX 2）0	O	
34	34	29	57	19	E9	N5	PA11 PINCM22 0x400cc054	PA11	1	IO	带唤醒功能的 HDIO（高驱动）
								TIMA0_1_C0N	2	O	
								TIMA0_0_C2N	3	O	
								UC1_0_SCL_RX	4	IOD	
								UC2_SCLK	5	IOD	
								UC15_0_SCL	6	IOD	
								UC12_RX	7	I	
								COMP0_OUT	8	O	
								WAKE	（非 IOMUX 1）0	I	
								BSL_UART_RX	（非 IOMUX 2）0	I	
51	51	41	5	27	J10	M6	PA12 PINCM34 0x400cc084	PA12	1	IO	HSIO（高速）
								CANFD0_CANTX	2	O	
								TIMG4_0_C0	3	IO	
								FCC_IN	4	I	
								I2S0_BCLK	5	IO	
								QSPI_IO0	6	IO	
								UC13_0_CS0_CTS	7	IO	
								TIMA0_1_C1	8	IO	
								ADC0_8	（非 IOMUX 1）0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
52	52	42	6	28	K10	N1	PA13 PINCM35 0x400cc088	PA13	1	IO	HSIO（高速）
								CANFD0_CANRX	2	I	
								TIMG4_0_C1	3	IO	
								TIMA0_1_FAL1	4	I	
								I2S0_AD0	5	IO	
								QSPI_IO2	6	IO	
								UC13_0_SCLK_SCL_RX	7	IOD	
								UC13_0_POCI_RTS	8	IO	
								UC12_TX	9	O	
								ADC0_9	（非 IOMUX 1）0	A	
								COMP0_IN2-	（非 IOMUX 2）0	A	
								VMON3	（非 IOMUX 3）0	A	
53	53	43	7	29	K8	K6	PA14 PINCM36 0x400cc08c	PA14	1	IO	HSIO（高速）
								CLK_OUT	2	O	
								TIMA0_1_C1N	3	O	
								TIMA0_0_C3	4	IO	
								I2S0_AD1	5	IO	
								QSPI_IO1	6	IO	
								UC1_0_CTS	7	IO	
								UC13_0_PICO_SDA_TX	8	IOD	
								UC12_RX	9	I	
								ADC0_12	（非 IOMUX 1）0	A	
								COMP0_IN2+	（非 IOMUX 2）0	A	
54	54	44		30	K7	N3	PA15 PINCM37 0x400cc090	PA15	1	IO	SDIO（标准）
								TIMG8_0_IDX	2	I	
								TIMA0_0_C2	3	IO	
								UC1_1_SCL_RX	4	IOD	
								UC15_1_SCL	6	IOD	
								UC1_0_RTS	7	IO	
								I2S0_WCLK	8	IO	
								ADC1_0	（非 IOMUX 1）0	A	
								COMP0_IN3+	（非 IOMUX 2）0	A	
								COMP1_IN3+	（非 IOMUX 3）0	A	
55	55	45			H7	M2	PA16 PINCM38 0x400cc094	PA16	1	IO	SDIO（标准）
								TIMA0_0_C2N	2	O	
								FCC_IN	3	I	
								UC1_1_SDA_TX	4	IOD	
								UC13_0_POCI_RTS	5	IO	
								UC15_1_SDA	6	IOD	
								QSPI_CS3	7	IO	
								ADC1_1	（非 IOMUX 1）0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
69	69	54	10	32	K4	J3	PA17 PINCM39 0x400cc098	PA17	1	IO	具有唤醒功能的 SDIO（标准型）
								TIMG4_3_C0	2	IO	
								TIMA0_0_C3	3	IO	
								UC1_1_SDA_TX	4	IOD	
								UC13_0_SCLK_SCL_RX	5	IOD	
								WAKE	（非 IOMUX 1）0	I	
								ADC1_2	（非 IOMUX 2）0	A	
								COMP0_IN1-	（非 IOMUX 3）0	A	
70	70	55	11	33	K3	E1	PA18 PINCM40 0x400cc09c	PA18	1	IO	具有唤醒功能的 SDIO（标准型）
								TIMA0_0_C3N	2	O	
								I2S0_WCLK	3	IO	
								UC1_1_SCL_RX	4	IOD	
								UC13_0_PICO_SDA_TX	5	IOD	
								UC13_1_CS0_CTS	6	IO	
								QSPI_CS1	7	IO	
								WAKE	（非 IOMUX 1）0	I	
								ADC0_10	（非 IOMUX 2）0	A	
								ADC1_3	（非 IOMUX 3）0	A	
								COMP0_IN1+	（非 IOMUX 4）0	A	
								VMON0	（非 IOMUX 5）0	A	
								BSL_INVOKE	（非 IOMUX 6）0	I	
71	71	56	12	34	J4	F2	PA19 PINCM41 0x400cc0a0	PA19	1	IO	SDIO（标准）
								SWDIO	2	IO	
								UC15_0_SDA	3	IOD	
								UC12_TX	4	O	
								ADC0_15	（非 IOMUX 1）0	A	
72	72	57	13	35	J3	L3	PA20 PINCM42 0x400cc0a4	PA20	1	IO	SDIO（标准）
								SWCLK	2	I	
								UC15_0_SCL	3	IOD	
								UC12_RX	4	I	
								ADC0_16	（非 IOMUX 1）0	A	
76	76	61	17	39	J2	A1	PA21 PINCM46 0x400cc0b4	PA21	1	IO	SDIO（标准）
								TIMG4_2_C0	2	IO	
								TIMA0_0_C0	3	IO	
								I2S0_AD0	4	IO	
								UC1_1_CTS	5	IO	
								UC13_1_PICO_SDA_TX	6	IOD	
								UC13_2_CS0_CTS	7	IO	
								ADC1_7	（非 IOMUX 1）0	A	
								VREF_VREF-	（非 IOMUX 2）0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
77	77	62	18	40	H2	B2	PA22 PINCM47 0x400cc0b8	PA22	1	IO	SDIO（标准）
								TIMG4_2_C1	2	IO	
								TIMA0_0_C0N	3	O	
								I2S0_BCLK	4	IO	
								CLK_OUT	5	O	
								UC13_1_SCLK_SCL_RX	6	IOD	
								UC13_2_POCI_RTS	7	IO	
								UC1_1_RTS	8	IO	
								TDI	9	I	
								ADC0_7	（非 IOMUX 1）0	A	
								ADC1_9	（非 IOMUX 2）0	A	
92	92	72	24	43	E1	G5	PA23 PINCM53 0x400cc0d0	PA23	1	IO	SDIO（标准）
								TIMA0_0_C3	2	IO	
								I2S0_WCLK	3	IO	
								UC13_1_PICO_SDA_TX	4	IOD	
								UC13_0_CS0_CTS	5	IO	
								UC2_CS3	6	IO	
								UC13_2_SCLK_SCL_RX	7	IOD	
								TIMG4_0_C0	9	IO	
								COMP1_IN1-	（非 IOMUX 1）0	A	
								VREF_VREF+	（非 IOMUX 2）0	A	
93	93	73	25	44	E2	A5	PA24 PINCM54 0x400cc0d4	PA24	1	IO	SDIO（标准）
								TIMA0_0_C3N	2	O	
								I2S0_AD1	3	IO	
								UC13_1_SCLK_SCL_RX	4	IOD	
								UC13_0_POCI_RTS	5	IO	
								UC2_CS2	6	IO	
								UC13_2_PICO_SDA_TX	7	IOD	
								TIMG12_0_C1	8	IO	
								TIMG4_0_C1	9	IO	
								ADC0_3	（非 IOMUX 1）0	A	
								COMP0_DAC_OUT	（非 IOMUX 2）0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
94	94	74	26	45	D1	H6	PA25 PINCM55 0x400cc0d8	PA25	1	IO	HSIO（高速）
								TIMA0_0_C1N	2	O	
								I2S0_AD0	3	IO	
								UC13_0_SCLK_SCL_RX	4	IOD	
								UC13_3_SCLK_SCL_RX	5	IOD	
								UC13_1_POCI_RTS	6	IO	
								ADC0_2	（非 IOMUX 1）0	A	
								COMP1_DAC_OUT	（非 IOMUX 2）0	A	
98	98	78	30	46	C2	E5	PA26 PINCM59 0x400cc0e8	PA26	1	IO	SDIO（标准）
								TIMG4_3_C0	2	IO	
								TIMA0_0_FAL0	3	I	
								CANFD0_CANTX	4	O	
								UC13_0_PICO_SDA_TX	5	IOD	
								UC13_0_CS0_CTS	6	IO	
								UC13_3_PICO_SDA_TX	7	IOD	
								ADC0_1	（非 IOMUX 1）0	A	
								COMP0_IN0+	（非 IOMUX 2）0	A	
								VMON1	（非 IOMUX 3）0	A	
								BSL_CAN_TX	（非 IOMUX 5）0	O	
99	99	79	31	47	B2	B8	PA27 PINCM60 0x400cc0ec	PA27	1	IO	SDIO（标准）
								TIMG4_3_C1	2	IO	
								RTC_OUT	3	O	
								CANFD0_CANRX	4	I	
								TIMG4_1_C0	5	IO	
								TIMA0_0_FAL2	6	I	
								UC13_3_POCI_RTS	7	IO	
								UC2_CS1	8	IO	
								ADC0_0	（非 IOMUX 1）0	A	
								COMP0_IN0-	（非 IOMUX 2）0	A	
								VMON2	（非 IOMUX 3）0	A	
								BSL_CAN_RX	（非 IOMUX 5）0	I	
3	3	3	35	3	C3	E7	PA28 PINCM3 0x400cc008	PA28	1	IO	带唤醒功能的 HDIO（高驱动）
								TIMA0_0_FAL0	2	I	
								UC1_0_SDA_TX	3	IOD	
								UC13_3_CS0_CTS	4	IO	
								UC12_TX	5	O	
								UC15_0_SDA	6	IOD	
								WAKE	（非 IOMUX 1）0	I	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
4	4	4	36		B3	C9	PA29 PINCM4 0x400cc00c	PA29	1	IO	SDIO（标准）
								TIMG4_2_C0	2	IO	
								TIMA0_1_FAL1	3	I	
								UC13_3_POCI_RTS	4	IO	
								UC12_RTS	5	IO	
								UC1_1_SCL_RX	6	IOD	
								UC15_1_SCL	7	IOD	
5	5	5	37		D4	D8	PA30 PINCM5 0x400cc010	PA30	1	IO	SDIO（标准）
								TIMG4_2_C1	2	IO	
								TIMA0_0_FAL2	3	I	
								UC12_CTS	5	IO	
								UC1_1_SDA_TX	6	IOD	
								UC15_1_SDA	7	IOD	
20	20	15	47		C6	K8	PB0 PINCM12 0x400cc02c	PB0	1	IO	SDIO（标准）
								UC1_0_SDA_TX	2	IOD	
								TIMG4_1_C0	3	IO	
								UC12_TX	4	O	
								TIMA0_1_C2	5	IO	
21	21	16	48		C7	M8	PB1 PINCM13 0x400cc030	PB1	1	IO	SDIO（标准）
								UC1_0_SCL_RX	2	IOD	
								TIMG4_1_C1	3	IO	
								UC12_RX	4	I	
								TIMA0_1_C2N	5	O	
23	23	18	50	14	C8	V8	PB2 PINCM15 0x400cc038	PB2	1	IO	SDIO（标准）
								TIMG4_2_C0	2	IO	
								TIMA0_0_C3	3	IO	
								UC13_1_CS0_CTS	4	IO	
								UC1_1_SCL_RX	5	IOD	
								UC15_1_SCL	6	IOD	
24	24	19	51	15	D8	T8	PB3 PINCM16 0x400cc03c	PB3	1	IO	SDIO（标准）
								TIMG4_2_C1	2	IO	
								TIMA0_0_C3N	3	O	
								UC13_1_POCI_RTS	4	IO	
								UC1_1_SDA_TX	5	IOD	
								UC15_1_SDA	6	IOD	
25	25	20	52		D9	J7	PB4 PINCM17 0x400cc040	PB4	1	IO	SDIO（标准）
								TIMA0_0_C2	2	IO	
								UC1_1_SDA_TX	3	IOD	
								UC13_0_CS0_CTS	4	IO	
								UC13_1_PICO_SDA_TX	5	IOD	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
26	26	21	53		B8	P6	PB5 PINCM18 0x400cc044	PB5	1	IO	HSIO（高速）
								TIMA0_0_C2N	2	O	
								UC1_1_SCL_RX	3	IOD	
								UC13_0_POCI_RTS	4	IO	
								UC13_1_POCI_RTS	5	IO	
								UC2_POCI	6	IO	
40	40	30	58	20	E10	U5	PB6 PINCM23 0x400cc058	PB6	1	IO	HSIO（高速）
								TIMG4_2_C0	2	IO	
								TIMA0_1_C0	3	IO	
								I2S1_AD0	4	IO	
								UC1_1_SDA_TX	5	IOD	
								UC12_CTS	6	IO	
								UC2_CS1	7	IO	
								CANFD1_CANRX	9	I	
41	41	31	59	21	F8	R5	PB7 PINCM24 0x400cc05c	PB7	1	IO	HSIO（高速）
								TIMG4_2_C1	2	IO	
								TIMG8_1_C0	3	IO	
								TIMA0_1_C0N	4	O	
								I2S1_AD1	5	IO	
								UC1_1_SCL_RX	6	IOD	
								UC12_RTS	7	IO	
								UC13_0_POCI_RTS	8	IO	
								CANFD1_CANTX	9	O	
42	42	32	60	22	F9	P4	PB8 PINCM25 0x400cc060	PB8	1	IO	SDIO（标准）
								TIMG8_1_IDX	2	I	
								COMP1_OUT	3	O	
								TIMA0_1_FAL1	4	I	
								I2S1_WCLK	5	IO	
								UC1_1_CTS	6	IO	
								UC13_0_SCLK_SCL_RX	7	IOD	
								UC13_0_PICO_SDA_TX	8	IOD	
43	43	33	61	23	G7	V4	PB9 PINCM26 0x400cc064	PB9	1	IO	HSIO（高速）
								TIMG8_1_C1	2	IO	
								TIMA0_0_C0N	3	O	
								I2S1_BCLK	4	IO	
								UC1_1_RTS	5	IO	
								UC13_0_PICO_SDA_TX	6	IOD	
								UC13_0_SCLK_SCL_RX	7	IOD	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
44	44	34	62		F10	T4	PB10 PINCM27 0x400cc068	PB10	1	IO	SDIO（标准）
								TIMG4_2_C0	2	IO	
								TIMG4_0_C0	3	IO	
								I2S1_MCLK	4	IO	
								UC13_2_PICO_SDA_TX	5	IOD	
								TIMA0_1_C1	6	IO	
								I2S0_WCLK	8	IO	
45	45	35	63		G9	R3	PB11 PINCM28 0x400cc06c	PB11	1	IO	SDIO（标准）
								TIMG4_2_C1	2	IO	
								CLK_OUT	3	O	
								TIMG4_0_C1	4	IO	
								UC13_2_SCLK_SCL_RX	5	IOD	
								TIMA0_1_C1N	6	O	
								I2S0_BCLK	8	IO	
46	46	36	64		G10	V2	PB12 PINCM29 0x400cc070	PB12	1	IO	SDIO（标准）
								TIMA0_0_FAL1	2	I	
								UC13_0_PICO_SDA_TX	3	IOD	
								UC13_2_CS0_CTS	4	IO	
								I2S0_AD0	8	IO	
47	47	37	1		H10	T2	PB13 PINCM30 0x400cc074	PB13	1	IO	SDIO（标准）
								TIMG12_0_C0	2	IO	
								TIMA0_0_C1N	3	O	
								UC13_0_SCLK_SCL_RX	4	IOD	
								UC13_2_POCI_RTS	5	IO	
								QSPI_CS2	6	IO	
								I2S0_AD1	8	IO	
48	48	38	2	24	J9	P2	PB14 PINCM31 0x400cc078	PB14	1	IO	SDIO（标准）
								TIMG8_0_IDX	2	I	
								TIMG12_0_C1	3	IO	
								TIMA0_0_C0	4	IO	
								QSPI_CS0	6	IO	
								UC13_0_POCI_RTS	7	IO	
								I2S0_MCLK	8	IO	
49	49	39	3	25	G8	U1	PB15 PINCM32 0x400cc07c	PB15	1	IO	HSIO（高速）
								TIMG4_3_C0	2	IO	
								TIMG8_0_C0	3	IO	
								TIMA0_1_C3	4	IO	
								I2S0_MCLK	5	IO	
								QSPI_IO3	6	IO	
								UC13_1_PICO_SDA_TX	7	IOD	
								UC12_TX	8	O	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
50	50	40	4	26	J8	R1	PB16 PINCM33 0x400cc080	PB16	1	IO	HSIO（高速）
								TIMG4_3_C1	2	IO	
								TIMG8_0_C1	3	IO	
								TIMA0_1_C3N	4	O	
								I2S0_WCLK	5	IO	
								QSPI_SCLK	6	IOD	
								UC13_1_SCLK_SCL_RX	7	IOD	
								UC12_RX	8	I	
73	73	58	14	36	K2	G3	PB17 PINCM43 0x400cc0a8	PB17	1	IO	SDIO（标准）
								TIMA0_0_C2	2	IO	
								UC13_1_PICO_SDA_TX	3	IOD	
								UC2_PICO	4	IO	
								ADC1_4	（非 IOMUX 1）0	A	
								COMP1_IN2-	（非 IOMUX 2）0	A	
74	74	59	15	37	K1	C1	PB18 PINCM44 0x400cc0ac	PB18	1	IO	SDIO（标准）
								TIMA0_0_C2N	2	O	
								UC13_1_SCLK_SCL_RX	3	IOD	
								UC2_SCLK	4	IOD	
								ADC1_5	（非 IOMUX 1）0	A	
								COMP1_IN2+	（非 IOMUX 2）0	A	
75	75	60	16	38	J1	D2	PB19 PINCM45 0x400cc0b0	PB19	1	IO	SDIO（标准）
								TIMG4_3_C1	2	IO	
								TIMA0_1_C2	3	IO	
								UC2_POCI	4	IO	
								UC1_0_CTS	5	IO	
								ADC1_6	（非 IOMUX 1）0	A	
82	82	67	19	41	F3	H4	PB20 PINCM48 0x400cc0bc	PB20	1	IO	SDIO（标准）
								TIMG12_0_C0	2	IO	
								TIMA0_0_C1	3	IO	
								TIMA0_1_C2N	4	O	
								I2S1_AD0	5	IO	
								UC2_CS2	6	IO	
								ADC0_6	（非 IOMUX 1）0	A	
83	83	68	20		G2	J5	PB21 PINCM49 0x400cc0c0	PB21	1	IO	SDIO（标准）
								TIMG8_0_C0	2	IO	
								CANFD1_CANTX	3	O	
								TIMA0_1_C3	4	IO	
								I2S1_AD1	5	IO	
								UC14_SCL_RX	6	IOD	
								ADC1_8	（非 IOMUX 1）0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
84	84	69	21		H1	D4	PB22 PINCM50 0x400cc0c4	PB22	1	IO	SDIO（标准）
								TIMG8_0_C1	2	IO	
								CANFD1_CANRX	3	I	
								TIMA0_1_C3N	4	O	
								I2S1_WCLK	5	IO	
								UC14_SDA_TX	6	IOD	
								UC13_0_PICO_SDA_TX	7	IOD	
								ADC1_10	（非 IOMUX 1）0	A	
85	85	70	22		G1	B4	PB23 PINCM51 0x400cc0c8	PB23	1	IO	SDIO（标准）
								TIMG4_1_C0	4	IO	
								I2S1_BCLK	5	IO	
								UC14_CTS	6	IO	
								UC13_0_SCLK_SCL_RX	7	IOD	
								ADC1_11	（非 IOMUX 1）0	A	
86	86	71	23	42	F2	F4	PB24 PINCM52 0x400cc0cc	PB24	1	IO	SDIO（标准）
								TIMG12_0_C1	2	IO	
								TIMA0_1_FAL2	3	I	
								TIMG4_1_C1	4	IO	
								I2S1_MCLK	5	IO	
								UC14_RTS	6	IO	
								UC2_CS3	7	IO	
								ADC0_5	（非 IOMUX 1）0	A	
								COMP1_IN1+	（非 IOMUX 2）0	A	
95	95	75	27		C1	C5	PB25 PINCM56 0x400cc0dc	PB25	1	IO	SDIO（标准）
								TIMA0_0_FAL2	2	I	
								I2S0_BCLK	3	IO	
								UC1_0_CTS	4	IO	
								ADC0_4	（非 IOMUX 1）0	A	
96	96	76	28		B1	B6	PB26 PINCM57 0x400cc0e0	PB26	1	IO	SDIO（标准）
								TIMG4_2_C0	2	IO	
								I2S0_MCLK	3	IO	
								UC1_0_RTS	4	IO	
								ADC1_13	（非 IOMUX 1）0	A	
								COMP1_IN0+	（非 IOMUX 2）0	A	
97	97	77	29		D2	A7	PB27 PINCM58 0x400cc0e4	PB27	1	IO	SDIO（标准）
								TIMG4_2_C1	2	IO	
								ADC1_14	（非 IOMUX 1）0	A	
								COMP1_IN0-	（非 IOMUX 2）0	A	
29	29	24			E8	R7	PB28 PINCM65 0x400cc100	PB28	1	IO	SDIO（标准）
								TIMA0_0_C0	2	IO	
								UC13_3_SCLK_SCL_RX	3	IOD	
								UC13_0_CS0_CTS	4	IO	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
30	30	25			B9	N7	PB29 PINCM66 0x400cc104	PB29	1	IO	SDIO（标准）
								TIMA0_0_C0N	2	O	
								TIMG8_1_C0	3	IO	
								UC13_3_PICO_SDA_TX	4	IOD	
								UC13_0_POCI_RTS	5	IO	
31	31	26			D7	V6	PB30 PINCM67 0x400cc108	PB30	1	IO	SDIO（标准）
								TIMA0_0_C1	2	IO	
								TIMG8_1_C1	3	IO	
								UC13_3_CS0_CTS	4	IO	
								UC13_0_PICO_SDA_TX	5	IOD	
32	32	27			A10		PB31 PINCM68 0x400cc10c	PB31	1	IO	SDIO（标准）
								TIMG8_0_IDX	2	I	
								TIMA0_0_C1N	3	O	
								UC13_3_POCI_RTS	4	IO	
								UC13_0_SCLK_SCL_RX	5	IOD	
								TIMG8_1_IDX	6	I	
56	56	46			J7		PC0 PINCM74 0x400cc124	PC0	1	IO	SDIO（标准）
								TIMG8_0_C0	2	IO	
								TIMA0_0_C2	3	IO	
								QSPI_CS0	7	IO	
57	57	47			H8		PC1 PINCM75 0x400cc128	PC1	1	IO	SDIO（标准）
								TIMG8_0_C1	2	IO	
								TIMA0_0_C2N	3	O	
65	65	50			H5	K2	PC2 PINCM76 0x400cc12c	PC2	1	IO	SDIO（标准）
								TIMA0_0_C0	2	IO	
								TIMA0_1_FAL0	3	I	
								UC13_0_SCLK_SCL_RX	4	IOD	
								TIMG4_1_C1	5	IO	
								UC13_0_CS0_CTS	6	IO	
								UC13_3_CS0_CTS	7	IO	
								UC2_CS0	8	IO	
66	66	51			H4	H2	PC3 PINCM77 0x400cc130	PC3	1	IO	SDIO（标准）
								TIMG4_3_C1	2	IO	
								TIMA0_0_C0N	3	O	
								UC13_0_PICO_SDA_TX	4	IOD	
								ADC0_21	（非 IOMUX 1）0	A	
67	67	52			G6		PC4 PINCM78 0x400cc134	PC4	1	IO	SDIO（标准）
								TIMA0_0_C1	2	IO	
								ADC0_13	（非 IOMUX 1）0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
68	68	53			G5		PC5 PINCM79 0x400cc138	PC5	1	IO	SDIO（标准）
								TIMA0_0_C1N	2	O	
								ADC0_14	（非 IOMUX 1）0	A	
78	78	63			H3	E3	PC6 PINCM84 0x400cc14c	PC6	1	IO	SDIO（标准）
								TIMG4_2_C0	2	IO	
								TIMA0_0_C0	3	IO	
								UC13_0_PICO_SDA_TX	4	IOD	
								UC2_CS1	5	IO	
								ADC0_17	（非 IOMUX 1）0	A	
79	79	64			G3	K4	PC7 PINCM85 0x400cc150	PC7	1	IO	SDIO（标准）
								TIMG4_2_C1	2	IO	
								TIMA0_0_C0N	3	O	
								UC13_0_SCLK_SCL_RX	4	IOD	
								UC2_CS0	5	IO	
								ADC0_18	（非 IOMUX 1）0	A	
80	80	65			G4	C3	PC8 PINCM86 0x400cc154	PC8	1	IO	SDIO（标准）
								TIMA0_0_C1	2	IO	
								UC13_0_CS0_CTS	3	IO	
								ADC0_19	（非 IOMUX 1）0	A	
81	81	66			F4	A3	PC9 PINCM87 0x400cc158	PC9	1	IO	SDIO（标准）
								TIMA0_0_C1N	2	O	
								UC13_0_POCI_RTS	3	IO	
								ADC0_20	（非 IOMUX 1）0	A	
87	87				F5		PC10 PINCM88 0x400cc15c	PC10	1	IO	SDIO（标准）
								TIMG8_1_C0	2	IO	
								UC14_SCL_RX	3	IOD	
								ADC1_12	（非 IOMUX 1）0	A	
88	88				E5		PC11 PINCM89 0x400cc160	PC11	1	IO	SDIO（标准）
								TIMG8_1_C1	2	IO	
								UC14_SDA_TX	3	IOD	
10	10				C5		PC12 PINCM61 0x400cc0f0	PC12	1	IO	SDIO（标准）
								TIMA0_1_C0	2	IO	
12	12				D5		PC13 PINCM62 0x400cc0f4	PC13	1	IO	SDIO（标准）
								TIMG4_1_C0	2	IO	
								UC13_1_PICO_SDA_TX	3	IOD	
								UC12_RTS	4	IO	
13	13				B6		PC14 PINCM63 0x400cc0f8	PC14	1	IO	SDIO（标准）
								TIMG4_1_C1	2	IO	
								UC13_1_SCLK_SCL_RX	3	IOD	
								UC12_CTS	4	IO	
								TIO0	（非 IOMUX 1）0	I	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
11	11				B5		PC15 PINCM64 0x400cc0fc	PC15	1	IO	SDIO（标准）
								TIMA0_1_C0N	2	O	
35	35				E6		PC16 PINCM69 0x400cc110	PC16	1	IO	SDIO（标准）
36	36				B10		PC17 PINCM70 0x400cc114	PC17	1	IO	SDIO（标准）
								TIMA0_1_C1	2	IO	
38	38				C10		PC18 PINCM71 0x400cc118	PC18	1	IO	SDIO（标准）
								TIMA0_1_C3	2	IO	
39	39				F7		PC19 PINCM72 0x400cc11c	PC19	1	IO	SDIO（标准）
								TIMA0_1_C3N	2	O	
58	58				H9		PC20 PINCM73 0x400cc120	PC20	1	IO	SDIO（标准）
								TIMA0_1_FAL2	2	I	
59	59				H6		PC21 PINCM80 0x400cc13c	PC21	1	IO	SDIO（标准）
								CANFD1_CANTX	2	O	
60	60				K5		PC22 PINCM81 0x400cc140	PC22	1	IO	SDIO（标准）
								CANFD1_CANRX	2	I	
61	61				J6		PC23 PINCM82 0x400cc144	PC23	1	IO	SDIO（标准）
								TIMA0_1_C2	2	IO	
62	62				J5		PC24 PINCM83 0x400cc148	PC24	1	IO	SDIO（标准）
								TIMA0_1_C2N	2	O	
89	89				E4		PC25 PINCM90 0x400cc164	PC25	1	IO	SDIO（标准）
								TIMG8_1_IDX	2	I	
								UC14_CTS	3	IO	
90	90				F1		PC26 PINCM91 0x400cc168	PC26	1	IO	SDIO（标准）
								CANFD1_CANTX	2	O	
								UC14_RTS	3	IO	
91	91				E3		PC27 PINCM92 0x400cc16c	PC27	1	IO	SDIO（标准）
								CANFD1_CANRX	2	I	
14	14			7	D6		PC28 PINCM93 0x400cc170	PC28	1	IO	SDIO（标准）
								UC13_3_SCLK_SCL_RX	2	IOD	
								UC12_TX	4	O	
								TIO1	（非 IOMUX 1）0	I	
37	37				F6		PC29 PINCM94 0x400cc174	PC29	1	IO	SDIO（标准）
								TIMA0_1_C1N	2	O	
								UC13_3_PICO_SDA_TX	3	IOD	
7	7	7	39	5	A3	F8	VBAT	VBAT	（非 IOMUX 1）0	VBAT	PWR
100	100	80	32	48	A1	A9、G1、H8、L5	VCORE	VCORE	（非 IOMUX 1）0	PWR	PWR

Copyright © 2026 Texas Instruments Incorporated

表 6-2. 引脚属性（PFA、PZ、PN、PM、RGZ、ZAW、YSG 封装）（续）

PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号名称	IOMUX 名称	信号类型	缓冲器类型
64、8	64、8	49、8	40、9	31、6	A4、K6	E9、J1、U3	VDD	VDD	（非 IOMUX 1）0	PWR	PWR
63、9	63、9	48、9	41、8	MP	A2、K9	J9、L1	VSS	VSS	（非 IOMUX 1）0	PWR	PWR

6.3 信号说明

在多个器件引脚上提供了许多 MSPM33 信号。以下列表说明了列标题：

1. **信号名称**：可连接至其中一个指定引脚的信号的名称。
2. **引脚类型**：信号方向和信号类型：
   - I = 输入
   - O = 输出
   - IO = 输入、输出或同时输入和输出
   - ID = 具有开漏行为的输入
   - OD = 具有开漏行为的输出
   - IOD = 具有开漏行为的输入、输出或同时输入和输出
   - A = 模拟
   - PWR = 电源功能
3. **说明**：信号说明。
4. 引脚：关联的引脚编号。

备注

IOMUX 仅支持同时将一个 IOMUX 管理的数字功能连接到引脚。但是可以在引脚上启用 IOMUX 管理的数字功能的同时在引脚上启用非 IOMUX 管理的信号（例如模拟输入和 WAKE 输入）。在这种情况下，设计人员必须确认每个引脚上启用的功能之间不存在争用。

备注

MP 引脚指的是位于封装中心的散热焊盘。

表 6-3. 模数转换器 (ADC) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
ADC0_0	A	ADC0 模拟输入通道 0	99	99	79	31	47	B2	B8
ADC0_1	A	ADC0 模拟输入通道 1	98	98	78	30	46	C2	E5
ADC0_2	A	ADC0 模拟输入通道 2	94	94	74	26	45	D1	H6
ADC0_3	A	ADC0 模拟输入通道 3	93	93	73	25	44	E2	A5
ADC0_4	A	ADC0 模拟输入通道 4	95	95	75	27		C1	C5
ADC0_5	A	ADC0 模拟输入通道 5	86	86	71	23	42	F2	F4
ADC0_6	A	ADC0 模拟输入通道 6	82	82	67	19	41	F3	H4
ADC0_7	A	ADC0 模拟输入通道 7	77	77	62	18	40	H2	B2
ADC0_8	A	ADC0 模拟输入通道 8	51	51	41	5	27	J10	M6
ADC0_9	A	ADC0 模拟输入通道 9	52	52	42	6	28	K10	N1
ADC0_10	A	ADC0 模拟输入通道 10	70	70	55	11	33	K3	E1
ADC0_12	A	ADC0 模拟输入通道 12	53	53	43	7	29	K8	K6
ADC0_13	A	ADC0 模拟输入通道 13	67	67	52			G6	
ADC0_14	A	ADC0 模拟输入通道 14	68	68	53			G5	

Copyright © 2026 Texas Instruments Incorporated

表 6-3. 模数转换器 (ADC) 信号说明 （续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
ADC0_15	A	ADC0 模拟输入通道 15	71	71	56	12	34	J4	F2
ADC0_16	A	ADC0 模拟输入通道 16	72	72	57	13	35	J3	L3
ADC0_17	A	ADC0 模拟输入通道 17	78	78	63			H3	E3
ADC0_18	A	ADC0 模拟输入通道 18	79	79	64			G3	K4
ADC0_19	A	ADC0 模拟输入通道 19	80	80	65			G4	C3
ADC0_20	A	ADC0 模拟输入通道 20	81	81	66			F4	A3
ADC0_21	A	ADC0 模拟输入通道 21	66	66	51			H4	H2
ADC1_0	A	ADC1 模拟输入通道 0	54	54	44		30	K7	N3
ADC1_1	A	ADC1 模拟输入通道 1	55	55	45			H7	M2
ADC1_2	A	ADC1 模拟输入通道 2	69	69	54	10	32	K4	J3
ADC1_3	A	ADC1 模拟输入通道 3	70	70	55	11	33	K3	E1
ADC1_4	A	ADC1 模拟输入通道 4	73	73	58	14	36	K2	G3
ADC1_5	A	ADC1 模拟输入通道 5	74	74	59	15	37	K1	C1
ADC1_6	A	ADC1 模拟输入通道 6	75	75	60	16	38	J1	D2
ADC1_7	A	ADC1 模拟输入通道 7	76	76	61	17	39	J2	A1
ADC1_8	A	ADC1 模拟输入通道 8	83	83	68	20		G2	J5
ADC1_9	A	ADC1 模拟输入通道 9	77	77	62	18	40	H2	B2
ADC1_10	A	ADC1 模拟输入通道 10	84	84	69	21		H1	D4
ADC1_11	A	ADC1 模拟输入通道 11	85	85	70	22		G1	B4
ADC1_12	A	ADC1 模拟输入通道 12	87	87				F5	
ADC1_13	A	ADC1 模拟输入通道 13	96	96	76	28		B1	B6
ADC1_14	A	ADC1 模拟输入通道 14	97	97	77	29		D2	A7

表 6-4. 引导加载程序 (BSL) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
BSL_CAN_RX	I	BSL CAN 接收信号 (RX)	99	99	79	31	47	B2	B8
BSL_CAN_TX	O	BSL CAN 发送信号 (TX)	98	98	78	30	46	C2	E5
BSL_I2C_SCL	IOD	BSL I2C 时钟信号 (SCL)	2	2	2	34	2	C4	D6
BSL_I2C_SDA	IOD	BSL I2C 数据信号 (SDA)	1	1	1	33	1	D3	C7
BSL_INVOKE	I	BSL 调用信号（如果启用了 BSL，则在 BOOTRST 期间必须为高电平才能实现 BSL 进入，在 BOOTRST 期间必须为低电平以防止发生 BSL 进入）	70	70	55	11	33	K3	E1
BSL_UART_RX	I	BSL UART 接收信号 (RXD)	34	34	29	57	19	E9	N5
BSL_UART_TX	O	BSL UART 发送信号 (TXD)	33	33	28	56	18	E7	T6

表 6-5. 比较器 (COMP) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
COMP0_DAC_OUT	A	COMP0 DAC 输出	93	93	73	25	44	E2	A5
COMP0_OUT	O	COMP0 输出	22、34	22、34	17、29	49、57	13、19	B7、E9	N5、P8

Copyright © 2026 Texas Instruments Incorporated

表 6-5. 比较器 (COMP) 信号说明（续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
COMP1_DAC_OUT	A	COMP1 DAC 输出	94	94	74	26	45	D1	H6
COMP1_OUT	O	COMP1 输出	16、42	16、42	11、32	43、60	22、9	A6、F9	L9、P4
COMP0_IN0+	A	COMP0 同相输入 0	98	98	78	30	46	C2	E5
COMP0_IN0-	A	COMP0 反相输入 0	99	99	79	31	47	B2	B8
COMP0_IN1+	A	COMP0 同相输入 1	70	70	55	11	33	K3	E1
COMP0_IN1-	A	COMP0 反相输入 1	69	69	54	10	32	K4	J3
COMP0_IN2+	A	COMP0 同相输入 2	53	53	43	7	29	K8	K6
COMP0_IN2-	A	COMP0 反相输入 2	52	52	42	6	28	K10	N1
COMP0_IN3+	A	COMP0 同相输入 3	54	54	44		30	K7	N3
COMP1_IN0+	A	COMP1 同相输入 0	96	96	76	28		B1	B6
COMP1_IN0-	A	COMP1 反相输入 0	97	97	77	29		D2	A7
COMP1_IN1+	A	COMP1 同相输入 1	86	86	71	23	42	F2	F4
COMP1_IN1-	A	COMP1 反相输入 1	92	92	72	24	43	E1	G5
COMP1_IN2+	A	COMP1 同相输入 2	74	74	59	15	37	K1	C1
COMP1_IN2-	A	COMP1 反相输入 2	73	73	58	14	36	K2	G3
COMP1_IN3+	A	COMP1 同相输入 3	54	54	44		30	K7	N3
VMON0	A	低功耗电压监测输入 0 信号	70	70	55	11	33	K3	E1
VMON1	A	低功耗电压监测输入 1 信号	98	98	78	30	46	C2	E5
VMON2	A	低功耗电压监测输入 2 信号	99	99	79	31	47	B2	B8
VMON3	A	低功耗电压监测输入 3 信号	52	52	42	6	28	K10	N1

表 6-6. 控制器局域网 (CAN) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
CANFD0_CANRX	I	CANFD0 接收信号	52、99	52、99	42、79	31、6	28、47	B2、K10	B8、N1
CANFD0_CANTX	O	CANFD0 发送信号	51、98	51、98	41、78	30、5	27、46	C2、J10	E5、M6
CANFD1_CANRX	I	CANFD1 接收信号	40、60、84、91	40、60、84、91	30、69	21、58	20	E10、E3、H1、K5	D4、U5
CANFD1_CANTX	O	CANFD1 发送信号	41、59、83、90	41、59、83、90	31、68	20、59	21	F1、F8、G2、H6	J5、R5

表 6-7. 时钟模块 (CKM) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
CLK_OUT	O	来自 PMCU 的 CLK_OUT 数字时钟输出	22、28、45、53、77	22、28、45、53、77	17、23、35、43、62	18、49、55、63、7	13、17、29、40	B7、C9、G9、H2、K8	B2、K6、L7、P8、R3
FCC_IN	I	频率时钟计数器 (FCC) 输入信号	51、55	51、55	41、45	5	27	H7、J10	M2、M6
HFCLKIN	I	高频时钟数字时钟输入信号	19	19	14	46	12	A9	U9
HFXIN	A	高频晶体振荡器 (HFXT) 信号	18	18	13	45	11	A8	R9
HFXOUT	A	高频晶体振荡器 (HFXT) 信号	19	19	14	46	12	A9	U9

Copyright © 2026 Texas Instruments Incorporated

表 6-7. 时钟模块 (CKM) 信号说明 （续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
LFCLKIN	I	低频时钟数字时钟输入信号	17	17	12	44	10	A7	N9
LFXIN	A	低频晶体振荡器 (LFXT) 信号	16	16	11	43	9	A6	L9
LFXOUT	A	低频晶体振荡器 (LFXT) 信号	17	17	12	44	10	A7	N9

表 6-8. 数字音频接口 (I2S) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
I2S0_BCLK	IO	I2S0 位时钟信号	45、51、77、95	45、51、77、95	35、41、62、75	18、27、5、63	27、40	C1、G9、H2、J10	B2、C5、M6、R3
I2S0_MCLK	IO	I2S0 辅助输出信号	28、48、49、96	28、48、49、96	23、38、39、76	2、28、3、55	17、24、25	B1、C9、G8、J9	B6、L7、P2、U1
I2S0_WCLK	IO	I2S0 字时钟信号	22、27、44、50、54、70、92	22、27、44、50、54、70、92	17、22、34、40、44、55、72	11、24、4、49、54、62	13、16、26、30、33、43	B7、D10、E1、F10、J8、K3、K7	E1、G5、N3、P8、R1、T4、U7
I2S1_BCLK	IO	I2S1 位时钟信号	43、85	43、85	33、70	22、61	23	G1、G7	B4、V4
I2S1_MCLK	IO	I2S1 辅助输出信号	44、86	44、86	34、71	23、62	42	F10、F2	F4、T4
I2S1_WCLK	IO	I2S1 字时钟信号	42、84	42、84	32、69	21、60	22	F9、H1	D4、P4
I2S0_AD0	IO	I2S0 音频数据 0 信号	46、52、76、94	46、52、76、94	36、42、61、74	17、26、6、64	28、39、45	D1、G10、J2、K10	A1、H6、N1、V2
I2S0_AD1	IO	I2S0 音频数据 1 信号	47、53、93	47、53、93	37、43、73	1、25、7	29、44	E2、H10、K8	A5、K6、T2
I2S1_AD0	IO	I2S1 音频数据 0 信号	40、82	40、82	30、67	19、58	20、41	E10、F3	H4、U5
I2S1_AD1	IO	I2S1 音频数据 1 信号	41、83	41、83	31、68	20、59	21	F8、G2	J5、R5

表 6-9. 通用输入输出模块信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
PA0	IO	GPIO 端口 A 输入/输出 0	1	1	1	33	1	D3	C7
PA1	IO	GPIO 端口 A 输入/输出 1	2	2	2	34	2	C4	D6
PA2	IO	GPIO 端口 A 输入/输出 2	15	15	10	42	8	A5	G7
PA3	IO	GPIO 端口 A 输入/输出 3	16	16	11	43	9	A6	L9
PA4	IO	GPIO 端口 A 输入/输出 4	17	17	12	44	10	A7	N9
PA5	IO	GPIO 端口 A 输入/输出 5	18	18	13	45	11	A8	R9
PA6	IO	GPIO 端口 A 输入/输出 6	19	19	14	46	12	A9	U9
PA7	IO	GPIO 端口 A 输入/输出 7	22	22	17	49	13	B7	P8
PA8	IO	GPIO 端口 A 输入/输出 8	27	27	22	54	16	D10	U7
PA9	IO	GPIO 端口 A 输入/输出 9	28	28	23	55	17	C9	L7
PA10	IO	GPIO 端口 A 输入/输出 10	33	33	28	56	18	E7	T6
PA11	IO	GPIO 端口 A 输入/输出 11	34	34	29	57	19	E9	N5
PA12	IO	GPIO 端口 A 输入/输出 12	51	51	41	5	27	J10	M6

Copyright © 2026 Texas Instruments Incorporated

表 6-9. 通用输入输出模块信号说明（续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
PA13	IO	GPIO 端口 A 输入/输出 13	52	52	42	6	28	K10	N1
PA14	IO	GPIO 端口 A 输入/输出 14	53	53	43	7	29	K8	K6
PA15	IO	GPIO 端口 A 输入/输出 15	54	54	44		30	K7	N3
PA16	IO	GPIO 端口 A 输入/输出 16	55	55	45			H7	M2
PA17	IO	GPIO 端口 A 输入/输出 17	69	69	54	10	32	K4	J3
PA18	IO	GPIO 端口 A 输入/输出 18	70	70	55	11	33	K3	E1
PA19	IO	GPIO 端口 A 输入/输出 19	71	71	56	12	34	J4	F2
PA20	IO	GPIO 端口 A 输入/输出 20	72	72	57	13	35	J3	L3
PA21	IO	GPIO 端口 A 输入/输出 21	76	76	61	17	39	J2	A1
PA22	IO	GPIO 端口 A 输入/输出 22	77	77	62	18	40	H2	B2
PA23	IO	GPIO 端口 A 输入/输出 23	92	92	72	24	43	E1	G5
PA24	IO	GPIO 端口 A 输入/输出 24	93	93	73	25	44	E2	A5
PA25	IO	GPIO 端口 A 输入/输出 25	94	94	74	26	45	D1	H6
PA26	IO	GPIO 端口 A 输入/输出 26	98	98	78	30	46	C2	E5
PA27	IO	GPIO 端口 A 输入/输出 27	99	99	79	31	47	B2	B8
PA28	IO	GPIO 端口 A 输入/输出 28	3	3	3	35	3	C3	E7
PA29	IO	GPIO 端口 A 输入/输出 29	4	4	4	36		B3	C9
PA30	IO	GPIO 端口 A 输入/输出 30	5	5	5	37		D4	D8
PB0	IO	GPIO 端口 B 输入/输出 0	20	20	15	47		C6	K8
PB1	IO	GPIO 端口 B 输入/输出 1	21	21	16	48		C7	M8
PB2	IO	GPIO 端口 B 输入/输出 2	23	23	18	50	14	C8	V8
PB3	IO	GPIO 端口 B 输入/输出 3	24	24	19	51	15	D8	T8
PB4	IO	GPIO 端口 B 输入/输出 4	25	25	20	52		D9	J7
PB5	IO	GPIO 端口 B 输入/输出 5	26	26	21	53		B8	P6
PB6	IO	GPIO 端口 B 输入/输出 6	40	40	30	58	20	E10	U5
PB7	IO	GPIO 端口 B 输入/输出 7	41	41	31	59	21	F8	R5
PB8	IO	GPIO 端口 B 输入/输出 8	42	42	32	60	22	F9	P4
PB9	IO	GPIO 端口 B 输入/输出 9	43	43	33	61	23	G7	V4
PB10	IO	GPIO 端口 B 输入/输出 10	44	44	34	62		F10	T4
PB11	IO	GPIO 端口 B 输入/输出 11	45	45	35	63		G9	R3
PB12	IO	GPIO 端口 B 输入/输出 12	46	46	36	64		G10	V2
PB13	IO	GPIO 端口 B 输入/输出 13	47	47	37	1		H10	T2
PB14	IO	GPIO 端口 B 输入/输出 14	48	48	38	2	24	J9	P2
PB15	IO	GPIO 端口 B 输入/输出 15	49	49	39	3	25	G8	U1
PB16	IO	GPIO 端口 B 输入/输出 16	50	50	40	4	26	J8	R1
PB17	IO	GPIO 端口 B 输入/输出 17	73	73	58	14	36	K2	G3
PB18	IO	GPIO 端口 B 输入/输出 18	74	74	59	15	37	K1	C1
PB19	IO	GPIO 端口 B 输入/输出 19	75	75	60	16	38	J1	D2
PB20	IO	GPIO 端口 B 输入/输出 20	82	82	67	19	41	F3	H4
PB21	IO	GPIO 端口 B 输入/输出 21	83	83	68	20		G2	J5
PB22	IO	GPIO 端口 B 输入/输出 22	84	84	69	21		H1	D4
PB23	IO	GPIO 端口 B 输入/输出 23	85	85	70	22		G1	B4

Copyright © 2026 Texas Instruments Incorporated

表 6-9. 通用输入输出模块信号说明（续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
PB24	IO	GPIO 端口 B 输入/输出 24	86	86	71	23	42	F2	F4
PB25	IO	GPIO 端口 B 输入/输出 25	95	95	75	27		C1	C5
PB26	IO	GPIO 端口 B 输入/输出 26	96	96	76	28		B1	B6
PB27	IO	GPIO 端口 B 输入/输出 27	97	97	77	29		D2	A7
PB28	IO	GPIO 端口 B 输入/输出 28	29	29	24			E8	R7
PB29	IO	GPIO 端口 B 输入/输出 29	30	30	25			B9	N7
PB30	IO	GPIO 端口 B 输入/输出 30	31	31	26			D7	V6
PB31	IO	GPIO 端口 B 输入/输出 31	32	32	27			A10	
PC0	IO	GPIO 端口 C 输入/输出 0	56	56	46			J7	
PC1	IO	GPIO 端口 C 输入/输出 1	57	57	47			H8	
PC2	IO	GPIO 端口 C 输入/输出 2	65	65	50			H5	K2
PC3	IO	GPIO 端口 C 输入/输出 3	66	66	51			H4	H2
PC4	IO	GPIO 端口 C 输入/输出 4	67	67	52			G6	
PC5	IO	GPIO 端口 C 输入/输出 5	68	68	53			G5	
PC6	IO	GPIO 端口 C 输入/输出 6	78	78	63			H3	E3
PC7	IO	GPIO 端口 C 输入/输出 7	79	79	64			G3	K4
PC8	IO	GPIO 端口 C 输入/输出 8	80	80	65			G4	C3
PC9	IO	GPIO 端口 C 输入/输出 9	81	81	66			F4	A3
PC10	IO	GPIO 端口 C 输入/输出 10	87	87				F5	
PC11	IO	GPIO 端口 C 输入/输出 11	88	88				E5	
PC12	IO	GPIO 端口 C 输入/输出 12	10	10				C5	
PC13	IO	GPIO 端口 C 输入/输出 13	12	12				D5	
PC14	IO	GPIO 端口 C 输入/输出 14	13	13				B6	
PC15	IO	GPIO 端口 C 输入/输出 15	11	11				B5	
PC16	IO	GPIO 端口 C 输入/输出 16	35	35				E6	
PC17	IO	GPIO 端口 C 输入/输出 17	36	36				B10	
PC18	IO	GPIO 端口 C 输入/输出 18	38	38				C10	
PC19	IO	GPIO 端口 C 输入/输出 19	39	39				F7	
PC20	IO	GPIO 端口 C 输入/输出 20	58	58				H9	
PC21	IO	GPIO 端口 C 输入/输出 21	59	59				H6	
PC22	IO	GPIO 端口 C 输入/输出 22	60	60				K5	
PC23	IO	GPIO 端口 C 输入/输出 23	61	61				J6	
PC24	IO	GPIO 端口 C 输入/输出 24	62	62				J5	
PC25	IO	GPIO 端口 C 输入/输出 25	89	89				E4	
PC26	IO	GPIO 端口 C 输入/输出 26	90	90				F1	
PC27	IO	GPIO 端口 C 输入/输出 27	91	91				E3	
PC28	IO	GPIO 端口 C 输入/输出 28	14	14			7	D6	
PC29	IO	GPIO 端口 C 输入/输出 29	37	37				F6	

Copyright © 2026 Texas Instruments Incorporated

表 6-10. IOMUX 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
WAKE	I	用于将器件从 SHUTDOWN 模式唤醒的输入信号	1、2、3、33、34、6、69、70	1、2、3、33、34、6、69、70	1、2、28、29、3、54、55、6	10、11、33、34、35、38、56、57	1、18、19、2、3、32、33、4	B4、C3、C4、D3、E7、E9、K3、K4	C7、D6、E1、E7、F6、J3、N5、T6

表 6-11. 电源管理单元 (PMU) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
VBAT	VBAT	VBAT (备用岛) 电源	7	7	7	39	5	A3	F8
VCORE	PWR	VCORE 电容器连接	100	100	80	32	48	A1	A9、G1、H8、L5
VDD	PWR	VDD 电源	64、8	64、8	49、8	40、9	31、6	A4、K6	E9、J1、U3
VSS	PWR	VSS (接地)	63、9	63、9	48、9	41、8	MP	A2、K9	J9、L1

表 6-12. 编程和调试信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
TDI	I	TDI 边界扫描信号	77	77	62	18	40	H2	B2
TDO	IO	TDO 边界扫描信号	28	28	23	55	17	C9	L7

表 6-13. 四线串行外设接口 (QSPI) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
QSPI_CS0	IO	QSPI 芯片选择 0 信号	48、56	48、56	38、46	2	24	J7、J9	P2
QSPI_CS1	IO	QSPI 芯片选择 1 信号	70	70	55	11	33	K3	E1
QSPI_CS2	IO	QSPI 芯片选择 2 信号	47	47	37	1		H10	T2
QSPI_CS3	IO	QSPI 芯片选择 3 信号	55	55	45			H7	M2
QSPI_IO0	IO	QSPI IO0 信号	51	51	41	5	27	J10	M6
QSPI_IO1	IO	QSPI IO1 信号	53	53	43	7	29	K8	K6
QSPI_IO2	IO	QSPI IO2 信号	52	52	42	6	28	K10	N1
QSPI_IO3	IO	QSPI IO3 信号	49	49	39	3	25	G8	U1
QSPI_SCLK	IOD	QSPI 时钟信号	50	50	40	4	26	J8	R1

表 6-14. 实时时钟 (RTC) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
RTC_OUT	O	实时时钟输出信号	28、99	28、99	23、79	31、55	17、47	B2、C9	B8、L7

表 6-15. 串行线调试 (SWD) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
SWCLK	I	串行线调试接口时钟输入信号	72	72	57	13	35	J3	L3

Copyright © 2026 Texas Instruments Incorporated

表 6-15. 串行线调试 (SWD) 信号说明（续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
SWDIO	IO	串行线调试接口数据输入/输出信号	71	71	56	12	34	J4	F2

表 6-16. 系统控制器 (SYSCTL) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
NRST	复位	低电平有效复位信号（必须为逻辑高电平才能使器件启动）	6	6	6	38	4	B4	F6

表 6-17. 防篡改 IO (TIO) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
TIO0	I	被动篡改检测信号 0	13	13				B6	
TIO1	I	被动篡改检测信号 1	14	14			7	D6	
TIO2	I	被动篡改检测信号 2	15	15	10	42	8	A5	G7

表 6-18. 计时器 (TIMx) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
TIMA0_0_C0	IO	TIMA0_0 捕获/比较 0 信号	27、29、48、65、76、78	27、29、48、65、76、78	22、24、38、50、61、63	17、2、54	16、24、39	D10、E8、H3、H5、J2、J9	A1、E3、K2、P2、R7、U7
TIMA0_0_C1	IO	TIMA0_0 捕获/比较 1 信号	15、16、2、31、67、80、82	15、16、2、31、67、80、82	10、11、2、26、52、65、67	19、34、42、43	2、41、8、9	A5、A6、C4、D7、F3、G4、G6	C3、D6、G7、H4、L9、V6
TIMA0_0_C2	IO	TIMA0_0 捕获/比较 2 信号	22、25、33、54、56、73	22、25、33、54、56、73	17、20、28、44、46、58	14、49、52、56	13、18、30、36	B7、D9、E7、J7、K2、K7	G3、J7、N3、P8、T6
TIMA0_0_C3	IO	TIMA0_0 捕获/比较 3 信号	23、53、69、92	23、53、69、92	18、43、54、72	10、24、50、7	14、29、32、43	C8、E1、K4、K8	G5、J3、K6、V8
TIMA0_0_C0N	O	TIMA0_0 捕获/比较 0 互补输出	28、30、43、66、77、79	28、30、43、66、77、79	23、25、33、51、62、64	18、55、61	17、23、40	B9、C9、G3、G7、H2、H4	B2、H2、K4、L7、N7、V4
TIMA0_0_C1N	O	TIMA0_0 捕获/比较 1 互补输出	17、32、47、68、81、94	17、32、47、68、81、94	12、27、37、53、66、74	1、26、44	10、45	A10、A7、D1、F4、G5、H10	A3、H6、N9、T2
TIMA0_0_C2N	O	TIMA0_0 捕获/比较 2 互补输出	19、26、34、55、57、74	19、26、34、55、57、74	14、21、29、45、47、59	15、46、53、57	12、19、37	A9、B8、E9、H7、H8、K1	C1、M2、N5、P6、U9
TIMA0_0_C3N	O	TIMA0_0 捕获/比较 3 互补输出	24、70、93	24、70、93	19、55、73	11、25、51	15、33、44	D8、E2、K3	A5、E1、T8
TIMA0_0_FAL0	I	TIMA 故障输入 0	3、98	3、98	3、78	30、35	3、46	C2、C3	E5、E7
TIMA0_0_FAL1	I	TIMA 故障输入 1	1、46	1、46	1、36	33、64	1	D3、G10	C7、V2

Copyright © 2026 Texas Instruments Incorporated

表 6-18. 计时器 (TIMx) 信号说明（续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
TIMA0_0_FAL2	I	TIMA 故障输入 2	5、95、99	5、95、99	5、75、79	27、31、37	47	B2、C1、D4	B8、C5、D8
TIMA0_1_C0	IO	TIMA0_1 捕获/比较 0 信号	10、27、40	10、27、40	22、30	54、58	16、20	C5、D10、E10	U5、U7
TIMA0_1_C1	IO	TIMA0_1 捕获/比较 1 信号	36、44、51	36、44、51	34、41	5、62	27	B10、F10、J10	M6、T4
TIMA0_1_C2	IO	TIMA0_1 捕获/比较 2 信号	20、61、75	20、61、75	15、60	16、47	38	C6、J1、J6	D2、K8
TIMA0_1_C3	IO	TIMA0_1 捕获/比较 3 信号	38、49、83	38、49、83	39、68	20、3	25	C10、G2、G8	J5、U1
TIMA0_1_C0N	O	TIMA0_1 捕获/比较 0 互补输出	11、34、41	11、34、41	29、31	57、59	19、21	B5、E9、F8	N5、R5
TIMA0_1_C1N	O	TIMA0_1 捕获/比较 1 互补输出	37、45、53	37、45、53	35、43	63、7	29	F6、G9、K8	K6、R3
TIMA0_1_C2N	O	TIMA0_1 捕获/比较 2 互补输出	21、62、82	21、62、82	16、67	19、48	41	C7、F3、J5	H4、M8
TIMA0_1_C3N	O	TIMA0_1 捕获/比较 3 互补输出	39、50、84	39、50、84	40、69	21、4	26	F7、H1、J8	D4、R1
TIMA0_1_FAL0	I	TIMA 故障输入 0	2、65	2、65	2、50	34	2	C4、H5	D6、K2
TIMA0_1_FAL1	I	TIMA 故障输入 1	4、42、52	4、42、52	32、4、42	36、6、60	22、28	B3、F9、K10	C9、N1、P4
TIMA0_1_FAL2	I	TIMA 故障输入 2	58、86	58、86	71	23	42	F2、H9	F4
TIMG12_0_C0	IO	TIMG12_0 捕获/比较 0 信号	33、47、82	33、47、82	28、37、67	1、19、56	18、41	E7、F3、H10	H4、T2、T6
TIMG12_0_C1	IO	TIMG12_0 捕获/比较 1 信号	48、86、93	48、86、93	38、71、73	2、23、25	24、42、44	E2、F2、J9	A5、F4、P2
TIMG4_0_C0	IO	TIMG4_0 捕获/比较 0 信号	18、44、51、92	18、44、51、92	13、34、41、72	24、45、5、62	11、27、43	A8、E1、F10、J10	G5、M6、R9、T4
TIMG4_0_C1	IO	TIMG4_0 捕获/比较 1 信号	19、45、52、93	19、45、52、93	14、35、42、73	25、46、6、63	12、28、44	A9、E2、G9、K10	A5、N1、R3、U9
TIMG4_1_C0	IO	TIMG4_1 捕获/比较 0 信号	12、20、85、99	12、20、85、99	15、70、79	22、31、47	47	B2、C6、D5、G1	B4、B8、K8
TIMG4_1_C1	IO	TIMG4_1 捕获/比较 1 信号	13、21、65、86	13、21、65、86	16、50、71	23、48	42	B6、C7、F2、H5	F4、K2、M8
TIMG4_2_C0	IO	TIMG4_2 捕获/比较 0 信号	18、23、4、40、44、76、78、96	18、23、4、40、44、76、78、96	13、18、30、34、4、61、63、76	17、28、36、45、50、58、62	11、14、20、39	A8、B1、B3、C8、E10、F10、H3、J2	A1、B6、C9、E3、R9、T4、U5、V8
TIMG4_2_C1	IO	TIMG4_2 捕获/比较 1 信号	19、24、41、45、5、77、79、97	19、24、41、45、5、77、79、97	14、19、31、35、5、62、64、77	18、29、37、46、51、59、63	12、15、21、40	A9、D2、D4、D8、F8、G3、G9、H2	A7、B2、D8、K4、R3、R5、T8、U9
TIMG4_3_C0	IO	TIMG4_3 捕获/比较 0 信号	49、69、98	49、69、98	39、54、78	10、3、30	25、32、46	C2、G8、K4	E5、J3、U1
TIMG4_3_C1	IO	TIMG4_3 捕获/比较 1 信号	22、50、66、75、99	22、50、66、75、99	17、40、51、60、79	16、31、4、49	13、26、38、47	B2、B7、H4、J1、J8	B8、D2、H2、P8、R1

Copyright © 2026 Texas Instruments Incorporated

表 6-18. 计时器 (TIMx) 信号说明（续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
TIMG8_0_IDX	I	TIMG8_0 正交编码器索引脉冲信号	2、32、48、54	2、32、48、54	2、27、38、44	2、34	2、24、30	A10、C4、J9、K7	D6、N3、P2
TIMG8_1_IDX	I	TIMG8_1 正交编码器索引脉冲信号	32、42、89	32、42、89	27、32	60	22	A10、E4、F9	P4
TIMG8_0_C0	IO	TIMG8_0 捕获/比较 0 信号	16、49、56、83	16、49、56、83	11、39、46、68	20、3、43	25、9	A6、G2、G8、J7	J5、L9、U1
TIMG8_0_C1	IO	TIMG8_0 捕获/比较 1 信号	15、50、57、84	15、50、57、84	10、40、47、69	21、4、42	26、8	A5、H1、H8、J8	D4、G7、R1
TIMG8_1_C0	IO	TIMG8_1 捕获/比较 0 信号	30、41、87	30、41、87	25、31	59	21	B9、F5、F8	N7、R5
TIMG8_1_C1	IO	TIMG8_1 捕获/比较 1 信号	31、43、88	31、43、88	26、33	61	23	D7、E5、G7	V4、V6

表 6-19. 统一通信模块 (UniComm) 信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
UC2_PICO	IO	统一通信模块 UC2：SPI PICO 信号	18、28、73	18、28、73	13、23、58	14、45、55	11、17、36	A8、C9、K2	G3、L7、R9
UC2_POCI	IO	统一通信模块 UC2：SPI POCI 信号	17、26、33、75	17、26、33、75	12、21、28、60	16、44、53、56	10、18、38	A7、B8、E7、J1	D2、N9、P6、T6
UC2_SCLK	IOD	统一通信模块 UC2：SPI SCLK 信号	19、27、34、74	19、27、34、74	14、22、29、59	15、46、54、57	12、16、19、37	A9、D10、E9、K1	C1、N5、U7、U9
UC12_CTS	IO	统一通信模块 UC12：UART CTS 信号	13、28、40、5	13、28、40、5	23、30、5	37、55、58	17、20	B6、C9、D4、E10	D8、L7、U5
UC12_RTS	IO	统一通信模块 UC12：UART RTS 信号	12、27、4、41	12、27、4、41	22、31、4	36、54、59	16、21	B3、D10、D5、F8	C9、R5、U7
UC12_RX	I	统一通信模块 UC12：UART RX 信号	15、2、21、34、50、53、72	15、2、21、34、50、53、72	10、16、2、29、40、43、57	13、34、4、42、48、57、7	19、2、26、29、35、8	A5、C4、C7、E9、J3、J8、K8	D6、G7、K6、L3、M8、N5、R1
UC12_TX	O	统一通信模块 UC12：UART TX 信号	1、14、20、3、33、49、52、71	1、14、20、3、33、49、52、71	1、15、28、3、39、42、56	12、3、33、35、47、56、6	1、18、25、28、3、34、7	C3、C6、D3、D6、E7、G8、J4、K10	C7、E7、F2、K8、N1、T6、U1
UC14_CTS	IO	统一通信模块 UC14：UART CTS 信号	85、89	85、89	70	22		E4、G1	B4
UC14_RTS	IO	统一通信模块 UC14：UART RTS 信号	86、90	86、90	71	23	42	F1、F2	F4
UC14_SCL_RX	IOD	统一通信模块 UC14：I2C SCL 或 UART RX 信号	83、87	83、87	68	20		F5、G2	J5
UC14_SDA_TX	IOD	统一通信模块 UC14：I2C SDA 或 UART TX 信号	84、88	84、88	69	21		E5、H1	D4
UC13_0_PICO_SDA_TX	IOD	统一通信模块 UC13：0 或 SPI PICO 或 I2C SDA 或 UART TX 信号	31、42、43、46、53、66、70、78、84、98	31、42、43、46、53、66、70、78、84、98	26、32、33、36、43、51、55、63、69、78	11、21、30、60、61、64、7	22、23、29、33、46	C2、D7、F9、G10、G7、H1、H3、H4、K3、K8	D4、E1、E3、E5、H2、K6、P4、V2、V4、V6

Copyright © 2026 Texas Instruments Incorporated

表 6-19. 统一通信模块 (UniComm) 信号说明（续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
UC13_0_POCI_RTS	IO	统一通信模块 UC13：0 或 SPI POCI 或 UART RTS 信号	26、30、41、48、52、55、81、93	26、30、41、48、52、55、81、93	21、25、31、38、42、45、66、73	2、25、53、59、6	21、24、28、44	B8、B9、E2、F4、F8、H7、J9、K10	A3、A5、M2、N1、N7、P2、P6、R5
UC13_0_SCLK_SCL_RX	IOD	统一通信模块 UC13：0 或 SPI SCLK 或 I2C SCL 或 UART RX 信号	32、42、43、47、52、65、69、79、85、94	32、42、43、47、52、65、69、79、85、94	27、32、33、37、42、50、54、64、70、74	1、10、22、26、6、60、61	22、23、28、32、45	A10、D1、F9、G1、G3、G7、H10、H5、K10、K4	B4、H6、J3、K2、K4、N1、P4、T2、V4
UC13_1_PICO_SDA_TX	IOD	统一通信模块 UC13：1 或 SPI PICO 或 I2C SDA 或 UART TX 信号	12、25、49、73、76、92	12、25、49、73、76、92	20、39、58、61、72	14、17、24、3、52	25、36、39、43	D5、D9、E1、G8、J2、K2	A1、G3、G5、J7、U1
UC13_1_POCI_RTS	IO	统一通信模块 UC13：1 或 SPI POCI 或 UART RTS 信号	15、24、26、94	15、24、26、94	10、19、21、74	26、42、51、53	15、45、8	A5、B8、D1、D8	G7、H6、P6、T8
UC13_1_SCLK_SCL_RX	IOD	统一通信模块 UC13：1 或 SPI SCLK 或 I2C SCL 或 UART RX 信号	13、33、50、74、77、93	13、33、50、74、77、93	28、40、59、62、73	15、18、25、4、56	18、26、37、40、44	B6、E2、E7、H2、J8、K1	A5、B2、C1、R1、T6
UC13_2_PICO_SDA_TX	IOD	统一通信模块 UC13：2 或 SPI PICO 或 I2C SDA 或 UART TX 信号	44、93	44、93	34、73	25、62	44	E2、F10	A5、T4
UC13_2_POCI_RTS	IO	统一通信模块 UC13：2 或 SPI POCI 或 UART RTS 信号	47、77	47、77	37、62	1、18	40	H10、H2	B2、T2
UC13_2_SCLK_SCL_RX	IOD	统一通信模块 UC13：2 或 SPI SCLK 或 I2C SCL 或 UART RX 信号	45、92	45、92	35、72	24、63	43	E1、G9	G5、R3
UC13_3_PICO_SDA_TX	IOD	统一通信模块 UC13：3 或 SPI PICO 或 I2C SDA 或 UART TX 信号	2、30、37、98	2、30、37、98	2、25、78	30、34	2、46	B9、C2、C4、F6	D6、E5、N7
UC13_3_POCI_RTS	IO	统一通信模块 UC13：3 或 SPI POCI 或 UART RTS 信号	15、32、4、99	15、32、4、99	10、27、4、79	31、36、42	47、8	A10、A5、B2、B3	B8、C9、G7
UC13_3_SCLK_SCL_RX	IOD	统一通信模块 UC13：3 或 SPI SCLK 或 I2C SCL 或 UART RX 信号	1、14、29、94	1、14、29、94	1、24、74	26、33	1、45、7	D1、D3、D6、E8	C7、H6、R7
UC13_0_CS0_CTS	IO	统一通信模块 UC13：0 或 SPI CS0 或 UART CTS 信号	25、29、51、65、80、92、98	25、29、51、65、80、92、98	20、24、41、50、65、72、78	24、30、5、52	27、43、46	C2、D9、E1、E8、G4、H5、J10	C3、E5、G5、J7、K2、M6、R7
UC13_1_CS0_CTS	IO	统一通信模块 UC13：1 或 SPI CS0 或 UART CTS 信号	17、23、70	17、23、70	12、18、55	11、44、50	10、14、33	A7、C8、K3	E1、N9、V8
UC13_2_CS0_CTS	IO	统一通信模块 UC13：2 或 SPI CS0 或 UART CTS 信号	46、76	46、76	36、61	17、64	39	G10、J2	A1、V2
UC13_3_CS0_CTS	IO	统一通信模块 UC13：3 或 SPI CS0 或 UART CTS 信号	3、31、65	3、31、65	26、3、50	35	3	C3、D7、H5	E7、K2、V6

Copyright © 2026 Texas Instruments Incorporated

表 6-19. 统一通信模块 (UniComm) 信号说明（续）

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
UC15_0_SCL	IOD	统一通信模块 UC15：0 或 I2C SCL 信号	2、34、72	2、34、72	2、29、57	13、34、57	19、2、35	C4、E9、J3	D6、L3、N5
UC15_0_SDA	IOD	统一通信模块 UC15：0 或 I2C SDA 信号	1、3、33、71	1、3、33、71	1、28、3、56	12、33、35、56	1、18、3、34	C3、D3、E7、J4	C7、E7、F2、T6
UC15_1_SCL	IOD	统一通信模块 UC15：1 或 I2C SCL 信号	17、23、4、54	17、23、4、54	12、18、4、44	36、44、50	10、14、30	A7、B3、C8、K7	C9、N3、N9、V8
UC15_1_SDA	IOD	统一通信模块 UC15：1 或 I2C SDA 信号	16、24、5、55	16、24、5、55	11、19、45、5	37、43、51	15、9	A6、D4、D8、H7	D8、L9、M2、T8
UC1_0_CTS	IO	统一通信模块 UC1：0 或 UART CTS 信号	28、53、75、95	28、53、75、95	23、43、60、75	16、27、55、7	17、29、38	C1、C9、J1、K8	C5、D2、K6、L7
UC1_0_RTS	IO	统一通信模块 UC1：0 或 UART RTS 信号	27、54、96	27、54、96	22、44、76	28、54	16、30	B1、D10、K7	B6、N3、U7
UC1_0_SCL_RX	IOD	统一通信模块 UC1：0 或 I2C SCL 或 UART RX 信号	2、21、34	2、21、34	16、2、29	34、48、57	19、2	C4、C7、E9	D6、M8、N5
UC1_0_SDA_TX	IOD	统一通信模块 UC1：0 或 I2C SDA 或 UART TX 信号	1、20、3、33	1、20、3、33	1、15、28、3	33、35、47、56	1、18、3	C3、C6、D3、E7	C7、E7、K8、T6
UC1_1_CTS	IO	统一通信模块 UC1：1 或 UART CTS 信号	42、76	42、76	32、61	17、60	22、39	F9、J2	A1、P4
UC1_1_RTS	IO	统一通信模块 UC1：1 或 UART RTS 信号	43、77	43、77	33、62	18、61	23、40	G7、H2	B2、V4
UC1_1_SCL_RX	IOD	统一通信模块 UC1：1 或 I2C SCL 或 UART RX 信号	17、23、26、28、4、41、54、70	17、23、26、28、4、41、54、70	12、18、21、23、31、4、44、55	11、36、44、50、53、55、59	10、14、17、21、30、33	A7、B3、B8、C8、C9、F8、K3、K7	C9、E1、L7、N3、N9、P6、R5、V8
UC1_1_SDA_TX	IOD	统一通信模块 UC1：1 或 I2C SDA 或 UART TX 信号	16、24、25、27、40、5、55、69	16、24、25、27、40、5、55、69	11、19、20、22、30、45、5、54	10、37、43、51、52、54、58	15、16、20、32、9	A6、D10、D4、D8、D9、E10、H7、K4	D8、J3、J7、L9、M2、T8、U5、U7
UC2_CS0	IO	统一通信模块 UC2：SPI CS0 信号	15、65、79	15、65、79	10、50、64	42	8	A5、G3、H5	G7、K2、K4
UC2_CS1	IO	统一通信模块 UC2：SPI CS1 信号	16、40、78、99	16、40、78、99	11、30、63、79	31、43、58	20、47、9	A6、B2、E10、H3	B8、E3、L9、U5
UC2_CS2	IO	统一通信模块 UC2：SPI CS2 信号	82、93	82、93	67、73	19、25	41、44	E2、F3	A5、H4
UC2_CS3	IO	统一通信模块 UC2：SPI CS3 信号	86、92	86、92	71、72	23、24	42、43	E1、F2	F4、G5

表 6-20. 电压基准信号说明

信号名称	引脚类型	说明	PFA 引脚	PZ 引脚	PN 引脚	PM 引脚	RGZ 引脚	ZAW 引脚	YSG 引脚
VREF_VREF+	A	VREF 正输入信号	92	92	72	24	43	E1	G5
VREF_VREF-	A	VREF 负输入信号	76	76	61	17	39	J2	A1

Copyright © 2026 Texas Instruments Incorporated

6.4 未使用引脚的连接

表 6-21 列出了未使用引脚的正确端接方式。

表 6-21. 未使用引脚的连接

引脚(1)	电势	注释
PAx 和 PBx	开路	将相应的引脚功能设置为 GPIO (PINCMx.PF = 0x1) 并通过启用内部上拉或下拉电阻将未使用的引脚配置为输出低电平或输入。
NRST	VCC	NRST 是低电平有效复位信号。将该引脚上拉至 VCC，否则器件无法启动。有关更多信息，请参阅 节 9.1。

(1) 任何具有第二功能（与通用 I/O 共用）的未使用引脚都必须遵循“PAx 和 PBx”未使用引脚连接指南。

Copyright © 2026 Texas Instruments Incorporated

7 规格

7.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)

			最小值	最大值	单位
VDD	电源电压	在 VDD 引脚处	-0.3	4.1	V
VBAT	电池备用电源	在 VBAT 引脚，相对于 VSS	-0.3	4.1	V
V_I	输入电压	施加到任何常见容限引脚	-0.3	V_{DD} + 0.3（最大值为 4.1）	V
I_{VDD}	流入每个 VDD 引脚的最大电流			160	mA
I_{VSS}	流出每个 VSS 引脚的最大电流			160	mA
I_{IO}	SDIO 引脚的电流	SDIO 引脚灌入或拉出的电流，VDD >= 2.7V		6	mA
	HSIO 引脚的电流	HSIO 引脚灌入或拉出的电流，VDD >= 2.7V		6	mA
	HDIO 引脚的电流	HDIO 引脚灌入或拉出的电流，VDD >= 2.7V		20	mA
I_D	受支持的二极管电流	任一器件引脚上的二极管电流	-2	2	mA
T_A	环境温度	环境温度	-40	125	°C
T_J	结温	结温	-40	140	°C
T_{stg}	贮存温度(2)	贮存温度(2)	-40	150	°C

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
(2) 电路板焊接期间可以采用较高的温度，根据现行的 JEDEC J-STD-020 规范，峰值回流焊温度不得超过器件装运包装盒或卷盘上标注的界定值。

7.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模式 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚(1)	±2000	V
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101，所有引脚(2)	±500	

(1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全地进行生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

7.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
VDD	电源电压	1.71		3.6	V
VBAT	在 VBAT 引脚，相对于 VSS	1.62		3.6	V
VCORE	运行/睡眠模式下 VCORE 引脚上的电压(2)		1.35		V
	停止/待机模式下 VCORE 引脚上的电压(2)		1.1		V
C_{VDD}	VDD 和 VSS 之间连接的电容器(1)		10		µF
C_{VBAT}	VBAT 和 VSS 之间连接的电容器		1		µF
C_{VCORE}	VCORE 和 VSS 之间连接的电容器 (1) (2)		2.2		µF
T_A	环境温度	-40		125	°C

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
f_{MCLK}	具有 2 个闪存等待状态的 CPUCLK、MCLK 频率(3)			160	MHz
	具有 1 个闪存等待状态的 CPUCLK、MCLK 频率(3)			110	
	具有 0 个闪存等待状态的 CPUCLK、MCLK 频率(3)			40	

(1) 分别在 VDD/VSS、VBAT/VSS 和 VCORE/VSS 之间连接 C_{VDD}、C_{VBAT} 和 C_{VCORE}，并尽可能靠近器件引脚。 C_{VDD}、C_{VBAT} 和 C_{VCORE} 需要一个至少具有该额定值和 ±20% 或更佳容差的低 ESR 电容器。
(2) VCORE 引脚只能连接到 C_{VCORE}。 请勿向 VCORE 引脚提供任何电压或施加任何外部负载。
(3) 在切换时钟频率之前，需要更新闪存和 SRAM 配置寄存器，以修改等待状态。

7.4 热性能信息

热指标(1)		封装	值	单位
$R_{\theta JA}$	结至环境热阻	LQFP-100 (PZ)	47	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻		15	°C/W
$R_{\theta JB}$	结至电路板热阻		32.7	°C/W
Ψ_{JT}	结至顶部特征参数		0.6	°C/W
Ψ_{JB}	结至电路板特征参数		32.3	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻		不适用	°C/W
$R_{\theta JA}$	结至环境热阻	LQFP-100 (PFA)	27.1	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻		17.1	°C/W
$R_{\theta JB}$	结至电路板热阻		18.6	°C/W
Ψ_{JT}	结至顶部特征参数		0.3	°C/W
Ψ_{JB}	结至电路板特征参数		10	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻		不适用	°C/W
$R_{\theta JA}$	结至环境热阻	LQFP-80 (PN)	40.51	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻		12.17	°C/W
$R_{\theta JB}$	结至电路板热阻		23.66	°C/W
Ψ_{JT}	结至顶部特征参数		0.44	°C/W
Ψ_{JB}	结至电路板特征参数		23.51	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻		不适用	°C/W
$R_{\theta JA}$	结至环境热阻	LQFP-64 (PM)	41.42	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻		12.38	°C/W
$R_{\theta JB}$	结至电路板热阻		22.17	°C/W
Ψ_{JT}	结至顶部特征参数		0.42	°C/W
Ψ_{JB}	结至电路板特征参数		22.48	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻		不适用	°C/W
$R_{\theta JA}$	结至环境热阻	VQFN-48 (RGZ)	24.1	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻		12.8	°C/W
$R_{\theta JB}$	结至电路板热阻		7.2	°C/W
Ψ_{JT}	结至顶部特征参数		0.2	°C/W
Ψ_{JB}	结至电路板特征参数		7.2	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻		1.8	°C/W

Copyright © 2026 Texas Instruments Incorporated

热指标(1)		封装	值	单位
$R_{\theta JA}$	结至环境热阻	NFBGA-100 (ZAW)	35.89	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻		13.69	°C/W
$R_{\theta JB}$	结至电路板热阻		18.47	°C/W
Ψ_{JT}	结至顶部特征参数		0.45	°C/W
Ψ_{JB}	结至电路板特征参数		18.37	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻		不适用	°C/W
$R_{\theta JA}$	结至环境热阻	WCSP-79 (YSG)	58.9	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻		0.16	°C/W
$R_{\theta JB}$	结至电路板热阻		9.4	°C/W
Ψ_{JT}	结至顶部特征参数		0.1	°C/W
Ψ_{JB}	结至电路板特征参数		11.2	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻		不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标应用报告。

7.5 电源电流特性

7.5.1 运行/睡眠模式

VDD=3.3V。 所有输入都连接至 0V 或 VDD。输出不供应或吸收任何电流。 所有外设均禁用。

参数		VDD	MCLK	-40°C		25°C		85°C		105°C		125°C		单位
				典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	
RUN 模式														
I_{DD}（运行）	MCLK = SYSPLL，SYSPLLREF = SYSOSC CoreMark，从闪存执行	3.3V	160MHz	33.6	38	33.7	36	34.8	41	35.8	46	37.9	56	mA
		3.3V	80MHz	17.8	22	17.9	20	18.9	25	19.8	29	24.9	39	
	MCLK=SYSOSC、CoreMark，从闪存执行	3.3V	32MHz	12.6	14	12.8	15	14.1	16	15.4	19	18.3	29	
I_{DD}（运行）每 MHz	MCLK = SYSPLL，SYSPLLREF = SYSOSC CoreMark，从闪存执行	3.3V	160MHz	210	229	211	216	217	248	224	277	237	340	µA/Mhz
	MCLK = SYSPLL，SYSPLLREF = SYSOSC While(1)，从闪存执行	3.3V	160MHz	206	213	207	211	213	243	220	273	232	332	
SLEEP 模式														
I_{DD}（睡眠）	MCLK = SYSPLL，SYSPLLREF = SYSOSC，CPU 暂停		160MHz	15	16	15.5	16.5	20.5	25.5	23	30	25	34	mA
	MCLK=SYSOSC，CPU 暂停		32MHz	3.5	5	3.8	5	9.2	10	11.6	14	14.2	24	

7.5.2 STOP/STANDBY 模式

VDD = 3.3V，VBAT = 3.3V。VDD 域中的所有输入都连接至 0V 或 VDD，VBAT 隔离域中的所有输入都连接至 0V 或 VBAT。输出不供应或吸收任何电流。所有未注明的外设均被禁用。

参数	ULPCLK	-40°C		25°C		85°C		105°C		125°C		单位
		典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	
STOP 模式												

Copyright © 2026 Texas Instruments Incorporated

VDD = 3.3V，VBAT = 3.3V。VDD 域中的所有输入都连接至 0V 或 VDD，VBAT 隔离域中的所有输入都连接至 0V 或 VBAT。输出不供应或吸收任何电流。所有未注明的外设均被禁用。

参数		ULPCLK	-40°C		25°C		85°C		105°C		125°C		单位
			典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	
I_{DD}（停止）	SYSOSC=32MHz，USE4MHZSTOP=1，DISABLESTOP=0	4MHz	129	200	143	221	213	372	255	440	300	470	µA
STANDBY 模式													
I_{DD}（待机）	启用 TIMG4_0	32kHz	3.8	12	8	25	80	133	123	191	155	320	µA
	GPIOA 启用		3.8	12	8	25	80	133	123	191	155	320	

7.5.3 SHUTDOWN 模式

VDD 域中的所有输入都连接至 0V 或 VDD。内核稳压器关断。

参数		VDD	-40°C		25°C		85°C		105°C		125°C		单位
			典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	
I_{DD}（关断）	SHUTDOWN 模式下的电源电流	3.3V	54	150	100	250	2269	4600	3523	7200	5830	15000	nA

7.5.4 VBAT 电流消耗

VDD = 3.3V，VBAT = 3.3V。VDD 岛中的所有输入都连接至 0V 或 VDD，VBAT 岛中的所有输入都连接至 0V 或 VBAT。输出不供应或吸收任何电流。内核稳压器关断。

参数		VDD	-40°C		25°C		85°C		105°C		125°C		单位
			典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	
I_{DD} (VBAT)	LF-XT 和 RTC 正在运行	32kHz	1.4	2.2	1.6	2.2	1.9	2.5	2.1	2.7	8.5	20	µA

7.6 闪存存储器特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
电源						
$VDD_{PGM/ERASE}$	编程及擦除电源电压		1.71		3.6	V
IDD_{ERASE}	擦除操作期间从 VDD 获得的电源电流	电源电流差值			10	mA
IDD_{PGM}	编程操作期间从 VDD 获得的电源电流	电源电流差值			10	mA
耐久性						
$NWEC_{(CODEFLASH)}$	擦除/编程周期耐久性（代码闪存）		20			k 个周期
$NWEC_{(DATAFLASH)}$ (1)	擦除/编程周期耐久性（数据闪存）		100			k 个周期
$NE_{(MAX)}$	发生故障前的总擦除操作 (2)		802			K 擦除操作
$NW_{(MAX)}$	在扇区擦除之前每个字线的写入操作(3)				83	写入操作
保持						
t_{RET_85}	闪存存储器数据保留	-40°C <= Tj <= 85°C	60			年
t_{RET_105}	闪存存储器数据保留	-40°C <= Tj <= 105°C	11.4			年
t_{RET_130}	闪存存储器数据保留	-40°C <= Tj <= 130°C	2.4			年
编程和擦除时序						
$t_{PROG\ (WORD,\ 128)}$	闪存字的编程时间 (4) (6)			68		µs
$t_{PROG\ (SEC,\ 128)}$	2kB 扇区的编程时间(5)(6)			9.7		ms

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$t_{ERASE (SEC)}$	扇区擦除时间	≤2k 个擦除/编程周期，Tj ≥ 25°C		4	20	ms
$t_{ERASE (SEC)}$	扇区擦除时间	≤10k 个擦除/编程周期，Tj ≥ 25°C		20	150	ms
$t_{ERASE (SEC)}$	扇区擦除时间	<10k 个擦除/编程周期		20	200	ms
$t_{ERASE (BANK)}$	组擦除时间	<10k 个擦除/编程周期		22	220	ms

(1) 具有较高每编程周期擦除次数耐久性的数据闪存可用于 EEPROM 仿真。
(2) 发生故障前闪存支持的累计擦除操作总数。一次扇区擦除或组擦除操作被视为一次擦除操作。
(3) 必须擦除字线之前，每个字线（256 字节）允许的最大写入操作数。如果需要对同一个字线执行额外的写入操作，则一旦达到每个字线的最大写入操作数，就需要执行扇区擦除。
(4) 编程时间定义为从触发编程命令到在闪存控制器中设置命令完成中断标志所需的时间。
(5) 扇区编程时间定义为从第一个字编程命令被触发到最后一个字编程命令完成并且在闪存控制器中设置中断标志所需的时间。 该时间包括在扇区编程期间软件将每个闪存字（在第一个闪存字之后）加载到闪存控制器所需的时间。
(6) 闪存字大小为 128 个数据位（16 个字节）。在具有 ECC 的器件上，总闪存字大小为 144 位（128 个数据位加 16 个 ECC 位）。

7.7 电源时序

7.7.1 电源斜坡

图 7-1 显示了上电和下电期间 POR-、POR+、BOR0- 和 BOR0+ 之间的关系。




图 7-1. 下电上电 POR 和 BOR 条件

7.7.2 POR 和 BOR

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
VDD	电源电压范围		1.71		3.6	V
dVDD/dt	VDD（电源电压）压摆率	上升			0.1	V/µs
		下降(1)			0.01	
		下降，待机			0.1	V/ms
V_{POR+}	上电复位电压电平	上升	0.95	1.30	1.59	V
V_{POR-}		下降	0.9	1.25	1.53	
$V_{HYS, POR}$	POR 迟滞		30	58	74	mV

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$V_{BOR0+, COLD}$	欠压复位电压电平 0（默认电平）	冷启动，上升	1.5	1.6	1.7	V
V_{BOR0+}		上升(1)	1.625	1.66	1.695	
V_{BOR0-}		下降(1)	1.61	1.645	1.68	
$V_{BOR0, STBY}$		待机模式	1.54	1.625	1.69	
V_{BOR1+}	欠压复位电压电平 1	上升(1)	2.13	2.17	2.21	V
V_{BOR1-}		下降(1)	2.10	2.14	2.18	
$V_{BOR1, STBY}$		待机模式	2.06	2.13	2.215	
V_{BOR2+}	欠压复位电压电平 2	上升(1)	2.73	2.77	2.82	V
V_{BOR2-}		下降(1)	2.7	2.74	2.79	
$V_{BOR2, STBY}$		待机模式	2.62	2.71	2.8	
V_{BOR3+}	欠压复位电压电平 3	上升(1)	2.88	2.96	3.04	V
V_{BOR3-}		下降(1)	2.85	2.93	3.01	
$V_{BOR3, STBY}$		待机模式	2.82	2.92	3.02	
$V_{HYS,BOR}$	欠压复位迟滞	0 级		15	21	mV
		级别 1-3		34	40	
$t_{PD:BOR}$	BOR 传播延迟	RUN/SLEEP/STOP 模式			10	µs
		待机模式			100	

(1) 器件在运行、睡眠或停止模式下工作。

7.7.3 VBAT 特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
VBAT	电源电压范围		1.62		3.6	V
dVBAT/dt	VBAT（电源电压）压摆率	上升			0.1	V/µs
		下降、待机(2)			0.1	V/ms
$V_{POR+ (VBAT)}$	上电复位电压电平	上升(1)	0.95	1.3	1.59	V
$V_{POR- (VBAT)}$		下降(1)	0.9	1.25	1.54	
$V_{HYS, POR(VBAT)}$	POR 迟滞		30	58	74	mV
$V_{BOR0+, COLD(VBAT)}$	欠压复位电压电平	冷启动，上升(1)	1.5	1.56	1.62	V
$V_{BOR0+ (VBAT)}$		上升(1)(2)	1.55	1.59	1.62	
$V_{BOR0- (VBAT)}$		下降(1)(2)	1.53	1.56	1.61	
$V_{HYS, BOR(VBAT)}$	BOR 迟滞			15	21	mV
$t_{PU(VBAT)}$	冷上电时间			1.2		ms
I_{CHARGE}	充电峰值电流	VDD = 3.3V，VBAT = 0V		1.7		mA
R_{SWITCH}	VBAT 和 VDD 之间的内部开关电阻		0.9	2.3	4.3	kΩ

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
I_{TRIP}	用于检测从 VBAT 到 VDD 的反向电流的内部比较器的最小电流	VDD 灌电流，1.62 < VBAT < 3.3	100			µA

(1) |dVDD/dt| ≤ 3V/s
(2) 器件在待机模式下运行

7.7.4 计时特点

VDD=3.3V，T_a=25℃（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
唤醒时间						
$t_{WAKE:SLEEP}$	从休眠到运行的唤醒时间 (1)			1.6		µs
$t_{WAKE:STOP}$	从 STOP 到 RUN 的唤醒时间（SYSOSC 启用）(1)			25.3		µs
$t_{WAKE:STBY}$	从 STANDBY0 到运行的唤醒时间 (1)			26.6		µs
	从 STANDBY1 到运行的唤醒时间 (1)			26.8		µs
$t_{WAKEUP:SHDN}$	从关断到运行的唤醒时间 (2)	快速启动启用		750		µs
		快速启动禁用		1100		
异步快速时钟请求时序						
t_{DELAY}	从异步请求的边沿到第一个 32MHz MCLK 边沿的延迟时间	模式为 STOP		6.3		µs
	从异步请求的边沿到第一个 32MHz MCLK 边沿的延迟时间	模式为 STANDBY0		7.6		
	从异步请求的边沿到第一个 32MHz MCLK 边沿的延迟时间	模式为 STANDBY1		7.9		
启动时序						
$t_{START:RESET}$	器件从复位/上电开始的冷启动时间 (3)	快速启动启用		780		µs
		快速启动禁用		1130		
NRST 时序						
$t_{RST:BOOTRST}$	NRST 引脚上用于生成 BOOTRST 的脉冲长度	ULPCLK≥4MHz		1.5		µs
		ULPCLK=32kHz		80		
$t_{RST:POR}$	NRST 引脚上用于生成 POR 的脉冲长度			1		s

(1) 唤醒时间是指从外部唤醒信号（GPIO 唤醒事件）的边沿到执行用户程序第一条指令所需的时间，其中干扰滤波器禁用 (FILTEREN=0x0) 且快速唤醒启用 (FASTWAKEONLY=1)。
(2) 唤醒时间是指从外部唤醒信号（IOMUX 唤醒事件）的边沿到执行用户程序第一条指令的时间。
(3) 启动时间是指从 VDD 超过 VBOR0-（冷启动）到执行用户程序第一条指令所需的时间。

7.8 时钟规范

7.8.1 系统振荡器 (SYSOSC)

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f_{SYSOSC}	出厂修整的 SYSOSC 频率	SYSOSCCFG.FREQ=0 (BASE)		32		MHz
		SYSOSCCFG.FREQ=1		4		

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$SYSOSC_{ACC}$	使用内部 ROSC 电阻且启用频率校正环路 (FCL) 时的 SYSOSC 频率精度，32MHz(1) (2) (3)	SETUSEFCL=1，-40℃ ≤ T_a ≤ 125℃	-2.1		1.6	%
	使用内部 ROSC 电阻且启用频率校正环路 (FCL) 时的 SYSOSC 频率精度，32MHz(1) (2) (3)	SETUSEFCL=1，T_a = 25℃	-1.2		1.3	%
	使用内部 ROSC 电阻且启用频率校正环路 (FCL) 时的 SYSOSC 频率精度，4MHz(1) (2) (3)	SETUSEFCL=1，T_a = 25℃	-1.2		1.7	%
	使用内部 ROSC 电阻且启用频率校正环路 (FCL) 时的 SYSOSC 频率精度，4MHz(1) (2) (3)	SETUSEFCL=1，-40℃ ≤ T_a ≤ 125℃	-2.3		1.8	%
	禁用频率校正环路 (FCL) 后的 SYSOSC 精度，32MHz(2) (3)	SETUSEFCL=0，SYSOSCCFG.FREQ=0，-40℃ ≤ T_a ≤ 125℃	-2.6		1.8	%
	禁用频率校正环路 (FCL) 时的 SYSOSC 精度，适用于经过出厂调整的频率，4MHz(2) (3)	SETUSEFCL=0，SYSOSCCFG.FREQ=1，-40℃ ≤ T_a ≤ 125℃	-2.7		2.3	%
$t_{settle, SYSOSC}$	达到目标精度的趋稳时间	SETUSEFCL=1			45	µs

(1) 使用 FCL 时，SYSOSC 频率校正环路 (FCL) 可通过内部基准电阻器实现高 SYSOSC 精度。有关计算 SYSOSC 精度的详细信息，请参阅技术参考手册的“SYSOSC”部分。
(2) SYSOSC 精度是在默认通电状态下测量的，MCLK = SYSOSC，CPU 正在运行 while(1) 循环，SYSPLL 被禁用。
(3) 使用外部 1ms 脉冲作为测量触发器，通过内部 FCC 计数器测量 SYSOSC。

7.8.2 高频晶体/时钟

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
高频晶体振荡器 (HFXT)						
f_{HFXT}	HFXT 频率	HFXTRSEL=00	4		8	MHz
		HFXTRSEL=01	8.01		16	
		HFXTRSEL=10	16.01		32	
		HFXTRSEL=11	32.01		48	MHz
DC_{HFXT}	HFXT 占空比	HFXTRSEL=00	40		65	%
		HFXTRSEL=01	40		60	
		HFXTRSEL=10	40		60	
		HFXTRSEL=11	40		60	
OA_{HFXT}	HFXT 晶体振荡容差	HFXTRSEL=00（4MHz 至 8MHz 范围）		2		kΩ
$C_{L, eff}$	集成的有效负载电容(1)			1		pF
$t_{start, HFXT}$	HFXT 启动时间(2)	HFXTRSEL=11，32MHz 晶体		0.5		ms
I_{HFXT}	HFXT 电流消耗	f_{HFXT}=4MHz，R_m=300Ω，C_L=12pF		75		µA
		f_{HFXT}=32MHz，R_m=30Ω，C_L=12pF，C_m=6.26fF，L_m=1.76mH		600		
高频数字时钟输入 (HFCLK_IN)						
f_{HFIN}	HFCLK_IN 频率 (3)	USEEXTHFCLK=1	4		48	MHz
DC_{HFIN}	HFCLK_IN 占空比 (3)	USEEXTHFCLK=1	40		60	%

(1) 这包括寄生接合和封装电容（每个引脚约为 2pF），计算公式为 $C_{HFXIN} \times C_{HFXOUT}/(C_{HFXIN}+C_{HFXOUT})$，其中 C_{HFXIN} 和 C_{HFXOUT} 分别是 HFXIN 和 HFXOUT 上的总电容。

Copyright © 2026 Texas Instruments Incorporated

(2) HFXT 启动时间 ($t_{start, HFXT}$) 是指从启用 HFXT 到典型晶体稳定振荡的时间。 启动时间取决于晶体频率和晶体规格。 请参阅 MSPM33C3x 160MHz 微控制器技术参考手册中的“HFXT”一节

(3) 数字时钟输入 (HFCLK_IN) 接受逻辑电平方波时钟。

7.8.3 系统锁相环 (SYSPLL)

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$f_{SYSPLLREF}$	SYSPLL 基准频率范围		4		48	MHz
f_{VCO}	VCO 输出频率		160		400	MHz
f_{SYSPLL}	SYSPLL 输出频率范围(1)	SYSPLLCLK0、SYSPLLCLK1	5		160	MHz
DC_{PLL}	SYSPLL 输出占空比	$f_{SYSPLLREF}$ = 32MHz，f_{VCO} = 320MHz，SYSPLLCLK0/1	45		55	%
$Jitter_{SYSPLL}$	SYSPLL RMS 周期间抖动	PDIV = 2，环路时钟 = 8MHz，$f_{SYSPLLREF}$ = 32MHz，f_{VCO} = 320MHz		43		ps
	SYSPLL RMS 周期抖动			32		
I_{SYSPLL}	SYSPLL 电流消耗	$f_{SYSPLLREF}$ = 32MHz，f_{VCO} = 320MHz，PDIV = 2；SYSPLL = 160MHz		1300		µA
$t_{start, SYSPLL}$	SYSPLL 启动时间	$f_{SYSPLLREF}$ = 32MHz，f_{VCO} = 320MHz，PDIV = 2；SYSPLL = 160MHz，±0.5% 精度			25	µs

(1) SYSPLL 可以支持比器件时钟系统所支持更高的输出频率。 在配置 SYSPLL 输出频率时，请确保不违反器件最大频率规格。

7.8.4 低频振荡器 (LFOSC)

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f_{LFOSC}	LFOSC 频率			32768		Hz
	LFOSC 精度	-40℃ ≤ T_a ≤ 125℃	-5		5	%
		-40℃ ≤ T_a ≤ 85℃	-3		3	%
I_{LFOSC}	LFOSC 电流消耗			300		nA
$t_{start, LFOSC}$	LFOSC 启动时间			1.7		ms

7.8.5 低频晶体/时钟

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
低频晶体振荡器 (LFXT)						
f_{LFXT}	LFXT 频率			32768		Hz
DC_{LFXT}	LFXT 占空比		30		70	%
OA_{LFXT}	LFXT 晶体振荡容差			419		kΩ
$C_{L, eff}$	集成的有效负载电容(1)			1		pF
$t_{start, LFXT}$	LFXT 启动时间			200		ms
I_{LFXT}	LFXT 电流消耗	XT1DRIVE=0，LOWCAP=1		200		nA
低频数字时钟输入 (LFCLK_IN)						
f_{LFIN}	LFCLK_IN 频率 (2)	SETUSEEXLF=1	29491	32768	36045	Hz
DC_{LFIN}	LFCLK_IN 占空比 (2)	SETUSEEXLF=1	40		60	%
LFCLK 监测器						

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$f_{FAULTLF}$	LFCLK 监视器故障频率(3)	MONITOR=1	2800	4200	8400	Hz

(1) 这包括寄生接合和封装电容（每个引脚约为 2pF），计算公式为 $C_{LFXIN} \times C_{LFXOUT}/(C_{LFXIN}+C_{LFXOUT})$，其中 C_{LFXIN} 和 C_{LFXOUT} 分别是 LFXIN 和 LFXOUT 上的总电容。
(2) 数字时钟输入 (LFCLK_IN) 接受逻辑电平方波时钟。
(3) LFCLK 监视器可用于监视 LFXT 或 LFCLK_IN。 它将始终在低于 MIN 故障频率时发生故障，并且永远不会在高于 MAX 故障频率时发生故障。

7.9 模拟规格

7.9.1 ADC 规格

7.9.1.1 ADC 电气特性

在推荐的电源电压和自然通风条件下的工作温度范围内（除非另有说明），所有典型值均在温度为 25°C 时测得，并且所有精度参数均使用 12 位分辨率模式测得（除非另有说明）(1)

参数		测试条件	最小值	典型值	最大值	单位
$Vin_{(ADC)}$	模拟输入电压范围(1)	适用于所有 ADC 模拟输入引脚	0		VDD	V
V_{R+}	ADC 正基准电压	来自外部基准引脚的 V_{R+} (VREF+)	1.4		VDD	V
		来自内部基准的 V_{R+} (VREF)		VREF		V
V_{R-}	ADC 负基准电压			0		V
F_S	ADC 采样频率	12 位模式，外部基准，$V_{DD} \geq 2.7V$ 且 $V_{R+} \geq 2.5V$			9.4	Msps
		12 位模式，外部基准，$V_{DD} < 2.7V$ 且 $V_{R+} < 2.5V$			7.12	Msps
$I_{(ADC)}$(2)	流入 VDD 端子的工作电源电流	F_S = 9.4MSPS，内部基准关闭，V_{R+} = VDD		2.8		mA
		F_S = 4MSPS，内部基准关闭，V_{R+} = VDD		1.9		mA
$C_{S/H}$	ADC 采样保持电容			3.3		pF
Rin	ADC 输入电阻			0.2		kΩ
ENOB	有效位数	外部基准，F_{IN} = 10kHz，8 倍硬件均值计算		12		位
		外部基准，f_{IN} = 100kHz		10.8		
		内部基准，f_{IN} = 100kHz，V_{R+} = VREF = 2.5V(3)		10.5		
SNR	信噪比	外部基准，f_{IN} = 100kHz		66.7		dB
		内部基准，f_{IN} = 100kHz，V_{R+} = VREF = 2.5V(3)		65.5		
$PSRR_{DC}$	电源抑制比（直流）	外部基准，VDD = $VDD_{(MIN)}$ 至 $VDD_{(MAX)}$		65		dB
		VDD = $VDD_{(MIN)}$ 至 $VDD_{(MAX)}$ 内部基准，V_{R+} = VREF = 2.5V(3)		59		
$PSRR_{AC}$	电源抑制比（交流）	外部基准，1kHz 时 ΔVDD = 0.1V		59		dB
		1kHz 时 ΔVDD = 0.1V 内部基准，V_{R+} = VREF = 2.5V(3)		53		
t_{wakeup}	ADC 唤醒时间	假设内部基准处于运行状态			10	µs
$V_{SupplyMon}$	电源监测器分压器精度	ADC 输入通道：电源监测器 (VDD/3)、(VBAT/3)(4)	-1.5		1.5	%
$I_{SupplyMon}$	电源监测器分压器电流消耗	ADC 输入通道：电源监测器		10		µA

(1) 模拟输入电压范围必须位于所选的 ADC 基准电压范围 V_{R+} 至 V_{R-} 内，才能获得有效的转换结果。
(2) 基准 (VREF) 输入电流和数字包装器电流不包括在电流消耗参数 $I_{(ADC)}$ 中。
(3) 基于表征数据的最小值
(4) 模拟电源监测器。VDD 监测器的 ADC0 和 VBAT 监测器的 ADC1 在通道 15 上的模拟输入端均在内部连接到分压器。使用外部基准来测量两个电源监测器

Copyright © 2026 Texas Instruments Incorporated

7.9.1.2 ADC 开关特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件	最小值	典型值	最大值	单位
f_{ADCCLK}	ADC 时钟频率	VDD ≥ 2.7V 且 VREF ≥ 2.5V	4		160	MHz
		VDD < 2.7V 或 VREF < 2.5V	4		107	MHz
$t_{ADC\ trigger}$	软件触发最小宽度		3			ADCCLK 周期
t_{Sample}	采样时间	12 位模式，R_S = 50Ω Ω，C_{pext} = 10pF	37.5			ns
$t_{Sample_SupplyMon}$	使用电源监测器 (VDD/3)、(VBAT/3) 时的采样时间		5			µs

7.9.1.3 ADC 线性参数

在推荐的电源电压和自然通风条件下的工作温度范围内（除非另有说明），所有典型值均在温度为 25°C 时测得，并且所有线性参数均使用 12 位分辨率模式测得（除非另有说明）(1)(2)

参数		测试条件	最小值	典型值	最大值	单位
Ej	积分线性误差 (INL)	外部基准	-2.0		+2.0	LSB
Ek	差动线性误差 (DNL) 无丢码	外部基准	-1.0		+1.0	LSB
E_O	偏移误差	外部基准	-3		3	mV
		内部基准，V_{R+} = VREF = 2.5V				
E_G	增益误差	外部基准	-5		5	LSB
		内部基准，V_{R+} = VREF = 2.5V	-65		65	LSB

(1) 总体未调整误差 (TUE) 可以通过以下公式使用 E_I、E_O 和 E_G 来计算得出：$TUE = \sqrt{(E_I^2 + |E_O|^2 + E_G^2)}$。所有误差必须转换为相同单位，通常为 LSB，以上公式才能进行准确计算。

(2) 所有外部基准规格都是在 V_{R+} = VREF+ = VDD，V_{R-} = VSS = 0V，VREF+ 引脚上有外部 1 µ F 电容的条件下通过硬件均值计算测得。

7.9.1.4 典型连接图




图 7-2. ADC 输入网络

1. 请参阅 ADC 电气特性以了解 R_{in} 和 $C_{S/H}$ 的值
2. 请参阅数字 IO 电气特性以了解 C_I 的值
3. C_{par} 和 R_{par} 表示外部 ADC 输入电路的寄生电容和电阻

使用以下公式来求解 ADC 转换所需的最小采样时间 (T)：

1. $Tau = (R_{par} + R_{in}) \times C_{S/H} + R_{par} \times (C_{par} + C_I)$
2. $K = \ln(2^n/\text{趋稳误差}) - \ln((C_{par} + C_I)/C_{S/H})$
3. T（最小采样时间）= K × Tau

7.9.2 COMP 规格

Copyright © 2026 Texas Instruments Incorporated

7.9.2.1 比较器电气特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件	最小值	典型值	最大值	单位
比较器电气特性						
Vcm	共模输入范围		0		VDD	V
V_{offset}	输入偏移电压		-20		20	mV
V_{hys}	直流输入迟滞	HYST = 00h		0.4		mV
		HYST = 01h		10		
		HYST = 02h		20		
		HYST = 03h		30		
t_{PD_ls}	传播延迟，响应时间	输出滤波器关闭，过驱 = 100mV，高速模式		32	50	ns
		输出滤波器关闭，过驱 = 100mV，低功耗模式		1.2	4	µs
t_{en}	比较器使能时间	达到传播延迟规格所需的启动时间，高速模式			5	µs
		达到传播延迟规格所需的启动时间，低功耗模式			10	µs
I_{comp}	比较器电流消耗	Vcm = VDD/2，100mV 过驱，DAC 输出作为电压基准，VDD 作为 DAC 的基准，高速模式		130	200	µA
		Vcm = VDD/2，100mV 过驱，DAC 输出作为电压基准，VDD 作为 DAC 的基准，低功耗模式		0.85	2.7	µA
		Vcm = VDD/2，100mV 过驱，仅比较器。高速模式		120	180	µA
		Vcm = VDD/2，100mV 过驱，仅比较器，低功耗模式		0.7	2.1	µA
I_{comp}	低功耗模式下的比较器 +VREF 电流消耗	Vcm = VDD/2，100mV 过驱，DAC 输出作为电压基准，内部 VREF 作为 DAC 的基准，低功耗模式		3.5		µA
8 位 DAC 电气特性						
V_{DAC}	DAC 输出范围		0		VDD	V
$V_{DAC-CODE}$	给定代码的 8 位 DAC 输出电压	VIN = 8 位 DAC 的基准电压，代码 n = 0 至 255		VIN × (n+1) / 256		V
INL	8 位 DAC 的积分非线性		-1		1	LSB
DNL	8 位 DAC 的微分非线性		-1		1	LSB
增益误差	8 位 DAC 的增益误差	基准电压 = VDD	-2		2	FSR 百分比
偏移误差	8 位 DAC 的失调电压误差		-5		5	mV
R_{OUT}	输出电阻	V_{DAC} = 0.3V 至 (V_{DD} - 0.3V)		56		kΩ
t_{dac_enable}	从关断状态启动所需的时间	DACCODE = 255		0.8		µs
t_{dac_settle}	静态模式下的 8 位 DAC 稳定时间	DACCODE0 = 0 → 255，DAC 输出精确到 1LSB		1.5		µs
t_{dac_settle}	静态模式下的 8 位 DAC 稳定时间	DACCODE0 = 0 → 255，DAC 输出精确到 1LSB，DAC 输出位于引脚上，Cload = 15pF		6		µs

7.9.3 VREF 规格

7.9.3.1 VREF 电压特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件	最小值	典型值	最大值	单位
VDD_{min}	VREF 运行所需的最小电源电压	BUFCONFIG = 0	2.7			V
		BUFCONFIG = 1	1.71			
VREF	电压基准输出电压	BUFCONFIG = 0，VDD > 2.7V	2.46	2.5	2.54	V
		BUFCONFIG = 1，VDD > 1.71V	1.38	1.4	1.42	

Copyright © 2026 Texas Instruments Incorporated

7.9.3.2 VREF 电气特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件	最小值	典型值	最大值	单位
I_{VREF}	VREF 工作电源电流	BUFCONFIG = {0, 1}，无负载		200	370	µA
I_{Drive}	VREF 输出驱动强度 (1)	VREF+ 器件引脚上支持的驱动强度			50	µA
I_{SC}	VREF 短路电流			68	100	mA
TC_{VREF}	VREF（带隙 + VRBUF）的温度系数(2)				75	ppm/℃
TC_{drift}	长期 VREF 漂移	时间 = 1000 小时，BUFCONFIG = {0, 1}，T = 25℃			300	ppm
$PSRR_{DC}$	VREF 电源抑制比（直流）	VDD = 1.71V 至 VDDmax，BUFCONFIG = 1	60	70		dB
		VDD = 2.7V 至 VDDmax，BUFCONFIG = 0	50	60		
C_{VREF}	VREF+ 引脚上推荐的 ±20% 容差去耦电容器(3)(4)			1		µF
$t_{startup}$	VREF 启动时间	C_{VREF} = 1µF			350	µs
$t_{refresh}$	VREF 外部电容器刷新时间		31.25			

(1) 无论器件中使用何种外设，均支持指定的 MAX 输出驱动强度。
(2) VREF 输出的温度系数是 TC_{VRBUF} 与内部带隙基准的温度系数之和。
(3) 使用内部电压基准 VREF 时，需要去耦电容器 (C_{VREF})，并且应将 VREF+ 引脚连接到 VREF-/GND。当使用 VREF+/- 引脚为外部基准供电时，应根据外部基准源选择去耦电容值。
(4) VREF 模块应仅在连接 C_{VREF} 时启用，否则不应启用。

7.9.4 模拟 VBOOST 规范

7.9.4.1 模拟多路复用器 VBOOST

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
I_{VBST}	VBOOST 电流加法器	ULPCLK 为 LFCLK		0.8		µA
I_{VBST}	VBOOST 电流加法器	ULPCLK 不为 LFCLK，SYSOSC 频率为 4MHz		10.6		µA
$t_{START,VBST}$	VBOOST 启动时间			12	20	µs

7.9.5 温度传感器

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
TS_{TRIM}	出厂调整温度 (1)	ADC 和 VREF 配置：VRSEL = 1h (VREF = 1.4V)，ADC t_{sample} = 12.5uS	27	30	33	℃
TS_c	温度系数	-40℃ ≤ T_j ≤ 130℃	-2.1	-1.9	-1.7	mV/℃
$t_{SET, TS}$	温度传感器稳定时间 (2)	ADC 和 VREF 配置：VRSEL = 1h (VREF=1.4V)，ADC0 通道 = 11			12.5	us

(1) 通过用户校准可以实现更高的绝对精度。请参阅“详细说明”部分中的“温度传感器”。
(2) 这是测量温度传感器时所需的最短 ADC 采样时间。

7.10 串行接口规范

7.10.1 UART

Copyright © 2026 Texas Instruments Incorporated

7.10.1.1 UART

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f_{UART}	UART 输入时钟频率	电源域 1 中的 UART			80	MHz
		电源域 0 中的 UART			40	MHz
f_{BITCLK}	BITCLK 时钟频率（等于波特率，单位为 MBaud）	电源域 1 中的 UART			10	Mbps
		电源域 0 中的 UART			4	Mbps
t_{SP}	由输入滤波器进行抑制的尖峰的脉冲持续时间	AGFSELx = 0		6		ns
		AGFSELx = 1		14	35	ns
		AGFSELx = 2		22	60	ns
		AGFSELx = 3		35	90	ns

7.10.2 I2C

7.10.2.1 I2C 特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	标准模式		快速模式		快速模式 +		单位
			最小值	最大值	最小值	最大值	最小值	最大值	
f_{I2C}	I2C 输入时钟频率	电源域 1 中的 I2C		80		80		80	MHz
		电源域 0 中的 I2C		40		40		40	MHz
f_{SCL}	SCL 时钟频率			0.1		0.4		1	MHz
$t_{HD,STA}$	保持时间（重复）启动		4		0.6		0.26		us
t_{LOW}	SCL 时钟的低电平周期		4.7		1.3		0.5		us
t_{HIGH}	SCL 时钟的高电平周期		4		0.6		0.26		us
$t_{SU,STA}$	一个针对重复启动的建立时间		4.7		0.6		0.26		us
$t_{HD,DAT}$	数据保持时间		0		0		0		ns
$t_{SU,DAT}$	数据设置时间		250		100		50		ns
$t_{SU,STO}$	停止的建立时间		4		0.6		0.26		us
t_{BUF}	停止与启动状态之间的总线空闲时间		4.7		1.3		0.5		us
$t_{VD;DAT}$	数据有效时间			3.45		0.9		0.45	us
$t_{VD;ACK}$	数据有效确认时间			3.45		0.9		0.45	us

7.10.2.2 I2C 滤波器

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f_{SP}	由输入滤波器进行抑制的尖峰的脉冲持续时间	AGFSELx = 0		6		ns
		AGFSELx = 1		14	35	ns
		AGFSELx = 2		22	60	ns
		AGFSELx = 3		35	90	ns

Copyright © 2026 Texas Instruments Incorporated

7.10.2.3 I²C 时序图




图 7-3. I2C 时序图

7.10.3 SPI

7.10.3.1 SPI

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
SPI						
f_{SPI}	SPI 时钟频率	VDD ≥ 2.7V，HSIO			40(4)	MHz
		VDD ≥ 1.71V，HSIO			23	MHz
		VDD ≥ 2.7V，SDIO			25	MHz
		VDD ≥ 1.71V，SDIO			20	MHz
DC_{SCK}	SCK 占空比		40	50	60	%
控制器						
$t_{SCLK_H/L}$	SCLK 高电平或低电平时间		(tSPI/2) - 1	tSPI/2	(tSPI/2) + 1	ns
$t_{CS.LEAD}$	CS 提前时间，CS 有效至时钟	SPH=0	1 个 SPI 时钟			ns
		SPH=1	1/2 个 SPI 时钟			ns
$t_{CS.LAG}$	CS 滞后时间，最后一个时钟到 CS 无效		1 个 SPI 时钟			ns
$t_{CS.ACC}$	CS 访问时间，CS 有效到 PICO 数据输出				1/2 个 SPI 时钟	ns
$t_{CS.DIS}$	CS 禁用时间，CS 无效到 PICO 高阻抗				1 个 SPI 时钟	ns
$t_{SU.CI}$	POCI 输入数据设置时间(1)	延迟采样已启用	1			ns
$t_{HD.CI}$	POCI 输入数据保持时间	VDD ≥ 2.7V，延迟采样已启用	20			ns
		VDD ≥ 1.71V，延迟采样已启用	25			ns
$t_{SU.CI}$	POCI 输入数据设置时间(1)	VDD ≥ 2.7V，无延迟采样	18			ns
		VDD ≥ 1.71V，无延迟采样	24			ns
$t_{HD.CI}$	POCI 输入数据保持时间	未启用延迟采样	0			ns
$t_{VALID.CO}$	PICO 输出数据有效时间(2)				10	ns
$t_{HD.CO}$	PICO 输出数据保持时间(3)		6			ns
外设						
$t_{CS.LEAD}$	CS 提前时间，CS 有效至时钟	VDD ≥ 2.7V	19			ns
		VDD ≥ 1.71V	22			ns

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$t_{CS.LAG}$	CS 滞后时间，最后一个时钟到 CS 无效		1			ns
$t_{CS.ACC}$	CS 访问时间，CS 有效到 POCI 数据输出	VDD ≥ 2.7V			25	ns
		VDD ≥ 1.71V			31	ns
$t_{CS.DIS}$	CS 禁用时间，CS 无效到 POCI 高阻抗	VDD ≥ 2.7V			39	ns
		VDD ≥ 1.71V			41.5	ns
$t_{SU.PI}$	PICO 输入数据设置时间		7			ns
$t_{HD.PI}$	PICO 输入数据保持时间		0			ns
$t_{VALID.PO}$	POCI 输出数据有效时间(2)	VDD ≥ 2.7V			19	ns
		VDD ≥ 1.71V			24	ns
$t_{HD.PO}$	POCI 输出数据保持时间(3)		5			ns

(1) 启用延迟采样功能后，POCI 输入数据设置时间可得到完全补偿。
(2) 指定输出更改 SCLK 时钟边沿后将下一个有效数据驱动到输出所需的时间。
(3) 指定输出更改 SCLK 脉冲边沿后输出上数据保持有效的时长。
(4) SPI 配置为控制器且仅进行发送时的最大 SPI 时钟频率。

7.10.3.2 SPI 时序图




图 7-4. SPI 时序图 - 控制器模式




图 7-5. SPI 时序图 - 外设模式

7.10.4 CAN

7.10.4.1 CAN

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f_{CANCLK}	CAN 输入时钟频率				80	MHz
f_{BAUD}	CAN 波特率				5	Mbps

7.10.5 QSPI

7.10.5.1 QSPI

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f_{QSPI_CLK}	QSPI 时钟频率	VDD ≥ 2.7V			40	MHz
		VDD ≥ 1.71V			20	MHz
DC_{QSPI_CLK}	占空比 QSPI 时钟		40	50	60	%
$t_{QSPI_CLKH/L}$	QSPI 时钟高电平或低电平时间			1/(2×f_{QSPI_CLK})		ns
$t_{CS:LEAD}$	CS 提前时间，CS 有效至第一个时钟边沿	SPH = 0	1 个 QSPI 时钟			ns
$t_{CS:LEAD}$	CS 提前时间，CS 有效至第一个时钟边沿	SPH = 1	1/2 个 QSPI 时钟			ns
$t_{CS:LAG}$	CS 滞后时间，最后一个时钟边沿至 CS 无效				1/2 个 QSPI 时钟	ns
$t_{CS:ACC}$	CS 访问时间，CS 有效至 IOx 数据输出				1/2 个 QSPI 时钟	ns
$t_{SU:QSPI_IOx}$	QSPI_IOx 输入建立时间	VDD ≥ 2.7V	2.5			ns
		VDD ≥ 1.71V	9			ns
$t_{HDI:QSPI_IOx}$	QSPI_IOx 输入保持时间		5			ns

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$t_{VALID:QSPI_IOx}$	QSPI_IOx 输出有效时间	VDD ≥ 2.7V			6	ns
		VDD ≥ 1.71V			6.5	ns
$t_{HDO:QSPI_IOx}$	QSPI_IOx 输出保持时间		3			ns

7.10.5.2 QSPI 时序图




图 7-6. QSPI 时序图 - 控制器模式

7.10.6 I2S/TDM

7.10.6.1 串行音频

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
控制器模式						
f_{BCLK}	串行音频位时钟频率	发送器模式			12.5	MHz
		接收器模式			12.5	MHz
$t_{VALID.WCLK}$	字时钟输出有效时间	VDD ≥ 2.7V			18	ns
		VDD ≥ 1.71V			21	ns
$t_{HOLD:WCLK}$	字时钟输出保持时间		1			ns
$t_{VALID:ADx}$	数据输出有效时间	VDD ≥ 2.7V，发送器模式			20.5	ns
		VDD ≥ 1.71V，发送器模式			28.5	ns
$t_{HOLD:ADx}$	数据输出保持时间	发送器模式	3			ns
$t_{SU.ADx}$	数据输入建立时间	VDD ≥ 2.7V，接收器模式	8.5			ns
		VDD ≥ 1.71V，接收器模式	10			ns
$t_{HOLD.ADx}$	数据输入保持时间	VDD ≥ 2.7V，接收器模式	2			ns
		VDD ≥ 1.71V，接收器模式	3.1			ns

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
目标模式						
f_{BCLK}	串行音频位时钟频率	发送器模式			25	MHz
		接收器模式			25	MHz
$t_{SU.WCLK}$	字时钟输入建立时间		10			ns
$t_{HOLD.WCLK}$	字时钟输入保持时间		1			ns
$t_{VALID.ADx}$	数据输出有效时间	VDD ≥ 2.7V，发送器模式			18	ns
		VDD ≥ 1.71V，发送器模式			24.5	ns
$t_{HOLD.ADx}$	数据输出保持时间	发送器模式	3			ns
$t_{SU.ADx}$	数据输入建立时间	接收器模式	6.5			ns
$t_{HOLD.ADx}$	数据输入保持时间	接收器模式	1.5			ns

7.10.6.2 I2S/TDM 时序图




图 7-7. I2S/TDM 时序图 – 控制器模式




图 7-8. I2S/TDM 时序图 – 目标模式

7.11 数字 IO

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件(1)		最小值	典型值	最大值	单位
电气特性							
V_{IH}	高电平输入电压	除复位以外的所有 I/O		0.7*VDD		VDD+0.3	V
		复位引脚		0.85*VDD		VDD+0.3	
V_{IL}	低电平输入电压	除复位以外的所有 I/O		-0.3		0.3*VDD	
		复位引脚		-0.3		0.15*VDD	V
V_{HYS}	磁滞	除复位以外的所有 I/O		0.1*VDD			
		复位引脚		0.3*VDD			

Copyright © 2026 Texas Instruments Incorporated

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件(1)		最小值	典型值	最大值	单位
I_{lkg}	高阻态泄漏电流(2)(3)	SDIO				200(4)	nA
		HSIO				200(4)	nA
		HDIO				280(4)	nA
R_{PU}	上拉电阻				40		kΩ
R_{PD}	下拉电阻				40		kΩ
C_I	输入电容				5		pF
V_{OH}	高电平输出电压	SDIO	VDD ≥ 2.7V，I_{IO} = –6mA VDD ≥ 1.71V，I_{IO} = –2mA	VDD-0.4			V
		HSIO	VDD ≥ 2.7V，DRV = 1，I_{IO} = –6mA VDD ≥ 1.71V，DRV = 1，I_{IO} = –3mA	VDD-0.4			
			VDD ≥ 2.7V，DRV = 0，I_{IO} = –4mA VDD ≥ 1.71V，DRV = 0，I_{IO} = –2mA	VDD-0.4			
		HDIO	VDD ≥ 2.7V，DRV = 1，I_{IO} = –20mA VDD ≥ 1.71V，DRV = 1，I_{IO} = –10mA	VDD-0.4			
			VDD ≥ 2.7V，DRV = 0，I_{IO} = –6mA VDD ≥ 1.71V，DRV = 0，I_{IO} = –2mA	VDD-0.4			
V_{OL}	低电平输出电压	SDIO	VDD ≥ 2.7V，I_{IO} = 6mA VDD ≥ 1.71V，I_{IO} = 2mA			0.4	V
		HSIO	VDD ≥ 2.7V，DRV = 1，I_{IO} = 6mA VDD ≥ 1.71V，DRV = 1，I_{IO} = 3mA			0.4	
			VDD ≥ 2.7V，DRV = 0，I_{IO} = 4mA VDD ≥ 1.71V，DRV = 0，I_{IO} = 2mA			0.4	
		HDIO	VDD ≥ 2.7V，DRV = 1，I_{IO} = 20mA VDD ≥ 1.71V，DRV = 1，I_{IO} = 10mA			0.4	
			VDD ≥ 2.7V，DRV = 0，I_{IO} = 6mA VDD ≥ 1.71V，DRV = 0，I_{IO} = 2mA			0.4	
开关特性							

Copyright © 2026 Texas Instruments Incorporated

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件(1)		最小值	典型值	最大值	单位
f_{max}	端口输出频率	SDIO (1)	VDD ≥ 2.7V，C_L= 20pF			32	MHz
			VDD ≥ 1.71V，C_L= 20pF			16	
		HSIO	VDD ≥ 2.7V，DRV = 1，C_L = 20pF			40	
			VDD ≥ 2.7V，DRV = 0，C_L = 20pF			32	
			VDD ≥ 1.71V，DRV = 1，C_L = 20pF			24	
			VDD ≥ 1.71V，DRV = 0，C_L = 20pF			16	
		HDIO	VDD ≥ 2.7V，DRV = 1(5)，C_L = 20pF			20	
			VDD ≥ 2.7V，DRV = 0，C_L = 20pF			20	
			VDD ≥ 1.71V，DRV = 1(5)，C_L = 20pF			16	
			VDD ≥ 1.71V，DRV = 0，C_L = 20pF			16	
t_r，t_f	输出上升/下降时间	SDIO	VDD ≥ 2.7V，C_L = 20pF			3.5	ns
			VDD ≥ 1.71V，C_L = 20pF			6.6	
		HSIO	VDD ≥ 2.7V，DRV = 1，C_L = 20pF			1.8	
			VDD ≥ 2.7V，DRV = 0，C_L = 20pF			5.9	
			VDD ≥ 1.71V，DRV = 1，C_L = 20pF			3.7	
			VDD ≥ 1.71V，DRV = 0，C_L = 20pF			12.6	
		HDIO	VDD ≥ 2.7V，DRV = 1，C_L = 20pF			1.7	
			VDD ≥ 2.7V，DRV = 0，C_L = 20pF			3.8	
			VDD ≥ 1.71V，DRV = 1，C_L = 20pF			3.1	
			VDD ≥ 1.71V，DRV = 0，C_L = 20pF			8.2	

(1) 器件输出或吸入的 $|I_{IO}|$ 电流总和必须始终符合绝对最大额定值的规定
(2) 除非另有说明，否则漏电流是在将 VSS 或 VDD 施加到相应引脚的情况下测量的。
(3) 数字端口引脚的漏电流单独测量。为输入选择端口引脚，而且上拉/下拉电阻器被禁用。
(4) 此值适用于 SDIO 不与任何模拟输入进行多路复用的情况。如果 SDIO 与模拟输入进行多路复用，则漏电流会更高。
(5) 当在 DRV=1 高驱动强度配置下运行 HDIO 时，需要一个串联电阻器来限制信号转换率

7.12 TRNG

7.12.1 TRNG 电气特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$TRNG_{IACT}$	TRNG 有效电流	TRNG 时钟 = 20MHz		115		µA

7.12.2 TRNG 开关特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$TRNGCLK_F$	TRNG 输入时钟频率		9.5	10	25	MHz
$TRNG_{STARTUP}$	TRNG 启动时间			520		µs

Copyright © 2026 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$TRNG_{LAT32}$	生成 32 个随机位的延迟	抽取率 = 4，TRNG 时钟 = 20MHz		6.4		µs
$TRNG_{LAT256}$	生成 256 个随机位的延迟	抽取率 = 4，TRNG 时钟 = 20MHz		51.2		µs

7.13 仿真和调试

7.13.1 SWD 时序

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f_{SWD}	SWD 频率				10	MHz
t_{setup}	SWDIO 设置时间		4			ns
t_{hold}	SWDIO 保持时间		1			ns
t_{ovalid}	SWDIO 输出有效时间				21	ns
t_{ohold}	SWDIO 输出保持时间		5			ns

Copyright © 2026 Texas Instruments Incorporated

8 详细说明

以下各节介绍了构成此数据表中器件的所有元件。这些器件中集成的外设由软件通过存储器映射寄存器 (MMR) 进行配置。有关更多详细信息，请参阅 *MSPM33C3 160MHz 微控制器技术参考手册*中的相应章节。

8.1 支持 TrustZone 和 FPU 的 Arm Cortex-M33 内核

Arm Cortex-M33 是一款高性能、低功耗的 32 位 CPU，可为嵌入式应用提供高效的安全保护。160MHz 的 CPU 子系统 (MCPUSS) 实现了集成 TrustZone 技术的 Arm Cortex-M33 CPU 内核，FPU、DSP 扩展，并配备了 4kB 指令高速缓存、系统计时器 (SYSTICK)、内存保护单元以及中断管理功能。MCPUSS 的主要特性包括：

- Arm TrustZone 技术，使用 Armv8-M 扩展，支持安全和非安全状态
- 浮点单元 (FPU)，支持 IEEE 754 单精度浮点运算
- 数字信号处理 (DSP) 库
- 4KB 指令高速缓存，160MHz 时的等待状态为 0
- 可配置存储器保护单元 (MPU)，支持多达 16 个区域，适用于安全和非安全应用
- 可配置安全归属单元 (SAU)，支持多达 8 个区域作为安全区域或非安全区域
- 具有 24 位递减计数器和自动重新加载功能的系统计时器 (SysTick)
- 具有 64 个可编程优先级的嵌套矢量中断控制器 (NVIC)
- 微跟踪缓冲器 (MTB)，能够存储 4 个先前的 CPU 分支地址
- 完整的调试功能，支持 4 个数据观察点和 8 个断点比较器

8.2 电源管理和时钟单元 (PMCU)

8.2.1 电源管理单元 (PMU)

电源管理单元 (PMU) 为器件生成内部稳压内核电源，并对外部电源 (VDD) 进行监控。PMU 还包含 PMU 本身以及模拟外设所使用的带隙电压基准。PMU 的主要特性包括：

- 上电复位 (POR) 电源监测器
- 欠压复位 (BOR) 电源监测器，具有使用三个可设定阈值的预警功能
- 支持运行、睡眠、停止和待机工作模式的内核稳压器，可在性能与功耗之间实现动态平衡
- 受奇偶校验保护的修整，可在电源管理修整损坏时立即生成上电复位 (POR)

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“PMU”一章。

8.2.2 时钟模块 (CKM)

时钟模块提供以下振荡器：

- **LFOSC**：内部低频振荡器 (32kHz)
- **SYSOSC**：内部高频振荡器（出厂调整为 4MHz 或 32MHz）
- **LFXT/LFCKIN**：低频外部晶体振荡器或数字时钟输入 (32kHz)
- **HFXT/HFCKIN**：高频外部晶体振荡器或数字时钟输入（4MHz 至 48MHz）
- **SYSPLL**：具有 1 个输出的系统锁相环（5MHz 至 160MHz）

以下时钟由时钟模块分配，供处理器、总线和外设使用：

- **MCLK**：MCLK 域中 PD1 外设的主系统时钟，源自 SYSOSC 或 HSCLK，在运行和睡眠模式下有效
- **MCLK/2**：MCLK/2 域中 PD1 外设的主系统时钟，源自 MCLK 并经 2 分频得到
- **MCLK/4**：MCLK/4 域中 PD1 外设的主系统时钟，源自 MCLK 并经 4 分频得到
- **CPUCLK**：处理器的时钟（源自 MCLK），在运行模式下有效
- **ULPCLK**：PD0 外设的超低功耗时钟，在运行、睡眠、停止和待机模式下有效
- **MFCLK**：外设的 4MHz 固定中频时钟，可用于运行、睡眠和停止模式。该时钟只能由 PD0 时钟域中的外设使用。

Copyright © 2026 Texas Instruments Incorporated

- **LFCLK**：外设或 ULPCLK 的 32kHz 固定低频时钟，在运行、睡眠、停止和待机模式下有效。该时钟只能由 PD0 时钟域中的外设使用。
- **CLK_OUT**：用于在外部输出时钟，在运行、睡眠、停止和待机模式下可用
- **HFCLK**：源自 HFXT 或 HFCLK_IN 的高频时钟，在运行和睡眠模式下可用
- **HSCLK**：源自 HFCLK 或 SYSPLL 的高速时钟，在运行和睡眠模式下可用
- **CANCLK**：CAN 功能时钟，源自 HFCLK 或 SYSPLL
- **I2SCLK**：I2SCLK 功能时钟，源自 HFCLK 或 SYSPLL
- **LFOSCCLK**：用于 IWDT 和 WWDT，源自 LFOSC

有关更多详细信息，请参阅 *MSPM33 C3 系列 160MHz 微控制器技术参考手册* 中的“CKM”一章。

8.2.3 工作模式

MSPM33C3x MCU 提供五种主要工作模式（电源模式），可根据应用要求优化器件功耗。这些模式按照功耗从高到低排列如下：RUN、SLEEP、STOP、STANDBY 和 SHUTDOWN。CPU 会在运行模式中执行代码。外设中断事件可将器件从睡眠、停止或待机模式唤醒至运行模式。关断模式会完全禁用内部内核稳压器，以更大限度地降低功耗，并且只能通过 NRST、SWD 接口、某些 IO 上的逻辑电平匹配或来自低频子系统 (LFSS) 的中断来实现唤醒。

为了进一步平衡性能和功耗，MSPM33C3x 器件实现了三个电源域：PD1、PD0、VBAT。PD1 包含 CPU、内存和高性能外设。PD1 在运行和睡眠模式下始终通电，但在所有其他模式下会禁用。PD0 包含低速、低功耗外设，这些外设在运行、睡眠、停止和待机模式下始终通电。PD1 和 PD0 在关断模式下都会禁用。VBAT 可由独立于 V_{dd} 的电源供电，或者可以在外部连接到 V_{dd}。VBAT 电源域包含低频子系统，通电时始终处于运行状态。

8.2.3.1 不同工作模式下的功能

表 8-1 提供了每种工作模式下支持的功能。

功能键：

- **EN**：该功能会在指定的模式下启用。
- **DIS**：该功能会在指定的模式下被禁用（时钟或电源门控），但该功能的配置会保留。
- **OPT**：该功能在指定的模式下是可选的，如果配置为启用，则保持启用状态。
- **NS**：该功能在指定的模式下不会自动禁用，但不受支持。
- **OFF**：该功能在指定的模式下会完全断电，不会保留任何配置信息。从关闭状态唤醒时，所有模块寄存器必须由应用软件重新配置为所需的设置。

表 8-1. 不同工作模式下支持的功能

工作模式		RUN	SLEEP	STOP	STANDBY	关断
振荡器	SYSOSC	EN			DIS	OFF
	LFOSC 或 LFXT	EN（LFOSC 或 LFXT）				
	HFXT	OPT		DIS		OFF
	SYSPLL	OPT		DIS		OFF

表 8-1. 不同工作模式下支持的功能（续）

工作模式		RUN	SLEEP	STOP	STANDBY	关断
时钟	CPUCLK	160MHz	DIS			OFF
	MCLK	160MHz		DIS		OFF
	MCLK/2	80MHz		DIS		OFF
	MCLK/4 (PD1)	40MHz		DIS		OFF
	ULPCLK	40MHz		4MHz	32kHz	OFF
	MFCLK	4MHz			DIS	OFF
	LFCLK	32kHz				OFF
	HFCLK	OPT		DIS		OFF
	CANCLK	OPT		DIS		OFF
	I2SCLK	OPT		DIS		OFF
	RTCCLK	OPT				OPT
	LFCLK 监测器	OPT				OPT
	MCLK 监测器	OPT			DIS	OFF
PMU	POR 监测器	EN				OFF
	BOR 监测器	EN				OFF
	内核稳压器	全驱动	全驱动	减速驱动	低驱动	OFF
核心功能	CPU	EN	DIS			OFF
	闪存	EN		DIS		OFF
	SRAM0	EN		DIS		OFF
	SRAM1/2/3	EN		OFF		OFF

Copyright © 2026 Texas Instruments Incorporated

表 8-1. 不同工作模式下支持的功能（续）

工作模式		RUN	SLEEP	STOP	STANDBY	关断
PD1 外设	ADC0	OPT		DIS		OFF
	ADC1	OPT		DIS		OFF
	AES	OPT		OFF		OFF
	CAN-FD0	OPT		OFF		OFF
	CAN-FD1	OPT		OFF		OFF
	CRC	OPT		DIS		OFF
	DMA0	OPT		DIS		OFF
	DMA1	OPT		DIS		OFF
	EAM	OPT		DIS		OFF
	闪存控制器	EN		DIS		OFF
	GSC	OPT		DIS		OFF
	I2S0	OPT		DIS		OFF
	I2S1	OPT		DIS		OFF
	KEYSTORE	OPT		DIS		OFF
	MEMCFG	OPT		DIS		OFF
	PKA	OPT		OFF		OFF
	QSPI	OPT		OFF		OFF
	UC2 (SPI)	OPT		DIS		OFF
	UC15_0 (I2C)	OPT		DIS		OFF
	UC15_1 (I2C)	OPT		DIS		OFF
	UC12 (UART)	OPT		DIS		OFF
	UC13_0 (UART/SPI/I2C)	OPT		DIS		OFF
	UC13_1 (UART/SPI/I2C)	OPT		DIS		OFF
	UC13_2 (UART/SPI/I2C)	OPT		DIS		OFF
	UC13_3 (UART/SPI/I2C)	OPT		DIS		OFF
	UC14 (UART/I2C)	OPT		DIS		OFF
	SHA256	OPT		OFF		OFF
	TIMA0_0	OPT		OFF		OFF
	TIMA0_1	OPT		OFF		OFF
	TIMG12_0	OPT		OFF		OFF
	TIMG4_2	OPT		OFF		OFF
	TIMG4_3	OPT		OFF		OFF
	TIMG8_0	OPT		OFF		OFF
	TIMG8_1	OPT		OFF		OFF
	TRNG	OPT		OFF		OFF

Copyright © 2026 Texas Instruments Incorporated

表 8-1. 不同工作模式下支持的功能（续）

工作模式		RUN	SLEEP	STOP	STANDBY	关断
PD0 外设	COMP0	OPT				OFF
	COMP1	OPT				OFF
	EVENTLP	OPT				OFF
	UC1_0 (UART/ I2C)	OPT				OFF
	UC1_1 (UART/ I2C)	OPT				OFF
	TIMG4_0	OPT				OFF
	TIMG4_1	OPT				OFF
	VREF	OPT				OFF
	WWDT	OPT				OFF
VBAT	RTC_A	OPT				
	IWDT	OPT				
	LFXT	OPT				
	BACKUP_REG	OPT				
	TAMPER	OPT				
IOMUX 和 IO 唤醒		EN				具有唤醒功能的 DIS
唤醒源		不适用	任何 IRQ	PD0 IRQ、LFSS IRQ	PD0 IRQ、LFSS IRQ	IOMUX、NRST、SWD

8.3 器件内存映射

8.3.1 内存组织

表 8-2 总结了该器件的平台内存映射。

表 8-2. 平台存储器映射

存储器区域	IDAU 属性	MSPM33C32xA	MSPM33C32x9
闪存	非安全	0x0000.0000 至 0x000F.FFFF	0x0000.0000 至 0x0007.FFFF
	非安全可调用	0x1000.0000 至 0x100F.FFFF	0x1000.0000 至 0x1007.FFFF
SRAM	非安全	0x2000.0000 至 0x2003.FFFF	0x2000.0000 至 0x2003.FFFF
	非安全可调用	0x3000.0000 至 0x3003.FFFF	0x3000.0000 至 0x3003.FFFF
外设	非安全	0x4000.0000 至 0x4FFF.FFFF	0x4000.0000 至 0x4FFF.FFFF
	非安全可调用	0x5000.0000 至 0x5FFF.FFFF	0x5000.0000 至 0x5FFF.FFFF
子系统	非安全区域 0	0x6000.0000 至 0x6FFF.FFFF	0x6000.0000 至 0x6FFF.FFFF
	非安全可调用区域 0	0x7000.0000 至 0x7FFF.FFFF	0x7000.0000 至 0x7FFF.FFFF
	数据闪存非安全	0x8000.0000 至 0x8000.7FFF	0x8000.0000 至 0x8000.7FFF
	非安全区域 1	0x8008.0000 至 0x8FFF.FFFF	0x8000.8000 至 0x8FFF.FFFF
	数据闪存非安全可调用	0x9000.0000 至 0x9000.7FFF	0x9000.0000 至 0x9000.7FFF
	非安全可调用区域 1	0x9000.8000 至 0x9FFF.FFFF	0x9000.8000 至 0x9FFF.FFFF
	非安全区域 2	0xA000.0000 至 0xAFFF.FFFF	0xA000.0000 至 0xAFFF.FFFF
	非安全可调用区域 2	0xB000.0000 至 0xBFFF.FFFF	0xB000.0000 至 0xBFFF.FFFF
	非安全区域 3	0xC000.0000 至 0xCFFF.FFFF	0xC000.0000 至 0xCFFF.FFFF
	非安全可调用区域 3	0xD000.0000 至 0xDFFF.FFFF	0xD000.0000 至 0xDFFF.FFFF
系统 PPB		0xE000.0000 至 0xE00F.FFFF	0xE000.0000 至 0xE00F.FFFF

Copyright © 2026 Texas Instruments Incorporated

8.3.2 外设内存映射

表 8-3 列出了所有可用外设及其在安全和非安全区域中对应的寄存器基地址。

表 8-3. 外设内存映射

外设名称	非安全基地址	安全基地址	尺寸
HSADC0.CONFIG	0x4000.0000	0x5000.0000	0x2000
HSADC1.CONFIG	0x4000.2000	0x5000.2000	0x2000
HSADC0.FIFO	0x4000.5000	0x5000.5000	0x1000
HSADC1.FIFO	0x4000.7000	0x5000.7000	0x1000
TIMA0_0	0x4001.0000	0x5001.0000	0x2000
TIMA0_1	0x4001.2000	0x5001.2000	0x2000
DMA0	0x4002.0000	0x5002.0000	0x2000
DMA1	0x4002.2000	0x5002.2000	0x2000
FRI	0x4002.8000	0x5002.8000	0x2000
SYSMEM.CONFIG	0x4002.B000	0x5002.B000	0x2000
EAM	0x4002.D000	0x5002.D000	0x2000
QSPI	0x4003.2000	0x5003.2000	0x2000
NVMNW	0x4004.2000	0x5004.2000	0x2000
TRNG	0x4004.4000	0x5004.4000	0x2000
GSC	0x4004.7000	0x5004.7000	0x1000
UNICOMM1_0 (UC1_0)	0x4058.2000	0x5058.2000	0x2000
UC1_0.UART	0x4050.3000	0x5050.3000	0x1000
UC1_0.I2CC	0x4052.3000	0x5052.3000	0x1000
UC1_0.I2CT	0x4054.3000	0x5054.3000	0x1000
UNICOMM1_1 (UC1_1)	0x4058.4000	0x5058.4000	0x2000
UC1_1.UART	0x4050.5000	0x5050.5000	0x1000
UC1_1.I2CC	0x4052.5000	0x5052.5000	0x1000
UC1_1.I2CT	0x4054.5000	0x5054.5000	0x1000
SPG0	0x405A.1000	0x505A.1000	0x1000
UNICOMM2 (UC2)	0x4068.A000	0x5068.A000	0x2000
UC2.SPI	0x4066.1000	0x5066.1000	0x1000
UNICOMM15_0 (UC15_0)	0x4068.4000	0x5068.4000	0x2000
UC15_0.I2CC	0x4062.5000	0x5062.5000	0x1000
UC15_0.I2CT	0x4064.5000	0x5064.5000	0x1000
UNICOMM15_1 (UC15_1)	0x4068.6000	0x5068.6000	0x2000
UC15_1.I2CC	0x4062.7000	0x5062.7000	0x1000
UC15_1.I2CT	0x4064.7000	0x5064.7000	0x1000
UNICOMM12 (UC12)	0x4068.8000	0x5068.8000	0x2000
UC12.UART	0x4060.9000	0x5060.9000	0x1000
UNICOMM13_0 (UC13_0)	0x4068.0000	0x5068.0000	0x2000
UC13_0.UART	0x4060.B000	0x5060.B000	0x1000
UC13_0.I2CC	0x4062.B000	0x5062.B000	0x1000
UC13_0.I2CT	0x4064.B000	0x5064.B000	0x1000
UC13_0.SPI	0x4066.B000	0x5066.B000	0x1000
SPG1	0x406A.1000	0x506A.1000	0x1000
UNICOMM13_1 (UC13_1)	0x4076.1000	0x5076.1000	0x1000
UC13_1.UART	0x4070.1000	0x5070.1000	0x1000

Copyright © 2026 Texas Instruments Incorporated

表 8-3. 外设内存映射（续）

外设名称	非安全基地址	安全基地址	尺寸
UC13_1.I2CC	0x4072.1000	0x5072.1000	0x1000
UC13_1.I2CT	0x4074.1000	0x5074.1000	0x1000
UC13_1.SPI	0x4076.1000	0x5076.1000	0x1000
UNICOMM13_2 (UC13_2)	0x4078.2000	0x5078.2000	0x2000
UC13_2.UART	0x4070.3000	0x5070.3000	0x1000
UC13_2.I2CC	0x4072.3000	0x5072.3000	0x1000
UC13_2.I2CT	0x4074.3000	0x5074.3000	0x1000
UC13_2.SPI	0x4076.3000	0x5076.3000	0x1000
UNICOMM13_3 (UC13_3)	0x4078.4000	0x5078.4000	0x2000
UC13_3.UART	0x4070.5000	0x5070.5000	0x1000
UC13_3.I2CC	0x4072.5000	0x5072.5000	0x1000
UC13_3.I2CT	0x4074.5000	0x5074.5000	0x1000
U13_3.SPI	0x4076.5000	0x5076.5000	0x1000
UNICOMM14 (UC14)	0x4078.6000	0x5078.6000	0x2000
UC14.UART	0x4070.7000	0x5070.7000	0x1000
UC14.I2CC	0x4072.7000	0x5072.7000	0x1000
UC14.I2CT	0x4074.7000	0x5074.7000	0x1000
SPG2	0x407A.1000	0x507A.1000	0x1000
SYSCTL	0x400A.F000	0x500A.F000	0x4000
TIMG4_0	0x400C.0000	0x500C.0000	0x2000
TIMG4_1	0x400C.2000	0x500C.2000	0x2000
DEBUGSS	0x400C.7000	0x500C.7000	0x2000
事件	0x400C.9000	0x500C.9000	0x3000
IOMUX	0x400C.C000	0x500C.C000	0x2000
LFSS	0x400D.8000	0x500D.8000	0x2000
COMP0	0x400E.0000	0x500E.0000	0x2000
COMP1	0x400E.2000	0x500E.2000	0x2000
VREF	0x400E.8000	0x500E.8000	0x2000
GPIO0	0x400F.0000	0x500F.0000	0x2000
GPIO1	0x400F.2000	0x500F.2000	0x2000
GPIO2	0x400F.4000	0x500F.4000	0x2000
CAN-FD0	0x4011.0000	0x5011.0000	0x8000
CAN-FD1	0x4011.8000	0x5011.8000	0x8000
TIMG4_2	0x4018.0000	0x5018.0000	0x2000
TIMG4_3	0x4018.2000	0x5018.2000	0x2000
TIMG8_0	0x4018.4000	0x5018.4000	0x2000
TIMG8_1	0x4018.6000	0x5018.6000	0x2000
TIMG12_0	0x4018.8000	0x5018.8000	0x2000
I2S0	0x401A.0000	0x501A.0000	0x2000
I2S1	0x401A.2000	0x501A.2000	0x2000
AES	0x401B.0000	0x501B.0000	0x2000
CRC	0x401B.2000	0x501B.2000	0x2000
SHA256	0x401B.4000	0x501B.4000	0x2000
KEYSTORE.CONTROL	0x401B.7000	0x501B.7000	0x1000
PKA	0x401C.0000	0x501C.0000	0x20000

Copyright © 2026 Texas Instruments Incorporated

表 8-3. 外设内存映射（续）

外设名称	非安全基地址	安全基地址	尺寸
MTB	0x4040.2000	0x5040.2000	0x1000
MTBRAM	0x4040.3000	0x5040.3000	0x0020

Copyright © 2026 Texas Instruments Incorporated

8.4 NVIC 中断映射

表 8-4 显示了此器件中每个外设的 IRQ 映射。

表 8-4. 中断向量编号

外设名称	NVIC IRQ
SYSCTL	0
DEBUGSS	1
闪存控制器	2
WWDT	3
事件子端口 0	4
事件子端口 1	5
GPIO0	6
GPIO1	7
GPIO2	8
HSADC0 SEQ0	9
HSADC0 SEQ1	10
HSADC0 SEQ2	11
HSADC0 SEQ3	12
HSADC0 DCOMP	13
HSADC1 SEQ0	14
HSADC1 SEQ1	15
HSADC1 SEQ2	16
HSADC1 SEQ3	17
HSADC1 DCOMP	18
CAN-FD0	19
TIMA0_0	20
TIMG4_0	21
TIMG4_1	22
TIMG8_0	23
TIMG12_0	24
UNICOMM1_0	25
UNICOMM1_1	26
UNICOMM2	27
UNICOMM15_0	28
UNICOMM15_1	29
UNICOMM12	30
UNICOMM13_0	31
UNICOMM14	32
CAN-FD1	33
TIMA0_1	34
TIMG4_2	35
TIMG4_3	36
TIMG8_1	37
COMP0	38
COMP1	39
TRNG	40
AES	41

Copyright © 2026 Texas Instruments Incorporated

表 8-4. 中断向量编号（续）

外设名称	NVIC IRQ
LFSS	42
DMA0	43
DMA1	44
I2S0	45
I2S1	46
QSPI0	47
SHA256	48
PKA	49
UNICOMM13_1	50
UNICOMM13_2	51
UNICOMM13_3	52

8.5 嵌入式闪存存储器

该器件提供了双组非易失性闪存存储器（总共高达 1MB/512kB）和单独的数据闪存组 (32kB)，以存储可执行程序代码和应用数据。

该闪存的主要特性包括：

- 具有单位错误纠正和双位错误检测功能的硬件 ECC 保护（编码和解码）。
- 在整个推荐电源电压范围内支持电路内编程和擦除操作。
- 双组模式支持同时执行读取和写入。
- 2kB 小扇区大小（最小擦除分辨率为 2kB）
- 闪存写入/擦除保护
  - 每组闪存的前 32 个扇区具有写入/擦除保护，粒度为 2kB。
  - 每组闪存的其余扇区的写入/擦除保护粒度为 16kB。
- 使用全局安全控制器 (GSC) 将 Trustzone 安全和 MPU 保护功能扩展到所有启动器

请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 的“NVM”一章。

8.6 嵌入式 SRAM

该器件配备 256kB SRAM，分布于四个存储器组，均采用纠错码 (ECC) 实现全面保护。SRAM 存储器可用于存储易失性信息，例如调用栈、堆、全局数据和代码。

- 具有单位错误纠正和双位错误检测功能的硬件 ECC 保护（编码和解码）。
- SRAM0 (64kB) 存储器在 STOP 与 STANDBY 低功耗工作模式下可完全保持数据。
- 使用全局安全控制器 (GSC) 将 Trustzone 安全和 MPU 保护功能扩展到所有启动器。
  - 采用可调大小的 16kB SRAM 块配置，便于为安全/非安全、特权/用户模式线程灵活分配存储器。
- 加电时自动清零存储器内容。
- 支持多个启动器同时访问不同存储器组而无仲裁冲突。
- SRAM 存储器组 2 与 3 支持交错访问。
- 配备 4 级深度的 SRAM 读写缓存缓冲区，提升访问同一存储器组的速度

表 8-5 介绍了器件上多个 SRAM 组的工作条件。

表 8-5. SRAM 组属性

	SRAM0	SRAM1/2/3
0 - 等待状态频率	90MHz	120MHz
RUN 模式状态	工作	工作
SLEEP 模式状态	工作	工作

Copyright © 2026 Texas Instruments Incorporated

表 8-5. SRAM 组属性（续）

	SRAM0	SRAM1/2/3
STOP 模式状态	RETAINED	OFF
STANDBY 模式状态	RETAINED	OFF
SHUTDOWN 模式状态	OFF	OFF

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册*中的“SRAM”一章。

8.7 DMA

直接存储器存取 (DMA) 控制器支持将数据从一个存储器地址移到另一个存储器地址，而无需 CPU 干预。例如，DMA 可用于将数据从 ADC 转换存储器移动到 SRAM。通过使 CPU 保持在低功耗模式，而无需将其唤醒来在外设之间移动数据，DMA 降低了系统功耗。

这些器件中使用的 DMA 为 DMA_B，支持以下关键特性：

- DMA0：4 个独立的 DMA 传输通道
  - 复位时的安全资源
  - 2 个全功能通道 (DMA0-DMA1)，支持重复传输模式
  - 2 个基本通道 (DMA2-DMA3)，支持单次传输模式
- DMA1：12 个独立的 DMA 传输通道
  - 复位时的非安全资源
  - 6 个全功能通道 (DMA0-DMA5)，支持重复传输模式
  - 6 个基本通道 (DMA6-DMA11)，支持单次传输模式
- 可配置的 DMA 通道的优先级
- 字节（8 位）、短字（16 位）、字（32 位）和长字（64 位）或混合字节和字传输能力
- 传输计数器块大小支持传输高达 64k 的任何类型数据
- 可配置的 DMA 传输触发器选择
- 为其他通道提供服务的活动通道中断
- 乒乓缓冲器架构的提前中断生成
- 在另一个通道上的活动完成时级联通道
- 支持数据重组的跨步模式，例如三相计量应用

表 8-6 列出了使用 DMA 存储器映射寄存器中的 DMATCTL.DMATSEL 控制位配置的可用 DMA 触发。

备注

DMA0 对 PD0 中的外设的访问权限受到限制，只能访问 PD0 中的 PMU (SYSCTL) 和 UC1。

表 8-6. DMA 触发映射

触发 0:41	DMA0	DMA1
0	软件	软件
1	通用订阅者 0 (FSUB_0)	通用订阅者 0 (FSUB_0)
2	通用订阅者 1 (FSUB_1)	通用订阅者 1 (FSUB_1)
3	AES 发布者 1	AES 发布者 1
4	AES 发布者 2	AES 发布者 2
5	ADC0 SEQ0	ADC0 SEQ0
6	ADC0 SEQ1	ADC0 SEQ1
7	ADC0 SEQ2	ADC0 SEQ2
8	ADC0 SEQ3	ADC0 SEQ3
9	ADC1 SEQ0	ADC1 SEQ0

Copyright © 2026 Texas Instruments Incorporated

表 8-6. DMA 触发映射（续）

触发 0:41	DMA0	DMA1
10	ADC1 SEQ1	ADC1 SEQ1
11	ADC1 SEQ2	ADC1 SEQ2
12	ADC1 SEQ3	ADC1 SEQ3
13	SHA 发布者 1	SHA 发布者 1
14	I2S0 发布者 1	I2S0 发布者 1
15	I2S0 发布者 2	I2S0 发布者 2
16	I2S1 发布者 1	I2S1 发布者 1
17	I2S1 发布者 2	I2S1 发布者 2
18	QSPI RX	QSPI RX
19	QSPI TX	QSPI TX
20	UC1_0.TX	保留
21	UC1_0.RX	保留
22	UC1_1.TX	保留
23	UC1_1.RX	保留
24	UC2.TX	UC2.TX
25	UC2.RX	UC2.RX
26	UC15_0.TX	UC15_0.TX
27	UC15_0.RX	UC15_0.RX
28	UC15_1.TX	UC15_1.TX
29	UC15_1.RX	UC15_1.RX
30	UC12.TX	UC12.TX
31	UC12.RX	UC12.RX
32	UC13_0.TX	UC13_0.TX
33	UC13_0.RX	UC13_0.RX
34	UC13_1.TX	UC13_1.TX
35	UC13_1.RX	UC13_1.RX
36	UC13_2.TX	UC13_2.TX
37	UC13_2.RX	UC13_2.RX
38	UC13_3.TX	UC13_3.TX
39	UC13_3.RX	UC13_3.RX
40	UC14.TX	UC14.TX
41	UC14.RX	UC14.RX

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“DMA”一章。

8.8 事件管理器

事件管理器将数字事件从一个实体（例如外设）传输到另一个实体（例如，另一个外设、DMA 或 CPU）。事件管理器通过一组定义的事件发布者（发生器）和订阅者（接收器）实现事件传输，这些事件发布者和订阅者通过包含静态路由和可编程路由组合的事件结构进行互连。

事件管理器传输的事件包括：

- 作为中断请求 (IRQ) 传输到 CPU 的外设事件（静态事件）
  - 示例：RTC 中断会发送到 CPU
- 作为 DMA 触发器传输到 DMA 的外设事件（DMA 事件）
  - 示例：传输到 DMA、请求 DMA 传输的 UART 数据接收触发器
- 传输到另一个外设以直接触发硬件中操作的外设事件（通用事件）

Copyright © 2026 Texas Instruments Incorporated

- 示例：TIMx 计时器外设将周期性事件发布到 ADC 订阅者端口，ADC 使用该事件触发采样开始

请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“事件”一章。

表 8-7. 通用事件通道

通用路由是点对点 (1:1) 路由或一分二 (1:2) 分离器路由，其中发布事件的外设配置为使用多个可用的通用路由通道之一来将事件发布到另一个实体（如果是分离器路由，则为多个实体）。在这里，实体可以是另一个外设、通用 DMA 触发事件或通用 CPU 事件。

CHANID	通用路由通道选择	通道类型
0	未选择通用事件通道	不适用
1	选择了通用事件通道 1	1：1
2	选择了通用事件通道 2	1：1
3	选择了通用事件通道 3	1：1
4	选择了通用事件通道 4	1：1
5	选择了通用事件通道 5	1：1
6	选择了通用事件通道 6	1：1
7	选择了通用事件通道 7	1：1
8	选择了通用事件通道 8	1：1
9	选择了通用事件通道 9	1：1
10	选择了通用事件通道 10	1：1
11	选择了通用事件通道 11	1：1
12	选择了通用事件通道 12	1：2（分离器）
13	选择了通用事件通道 13	1：2（分离器）
14	选择了通用事件通道 14	1：2（分离器）
15	选择了通用事件通道 15	1：2（分离器）

8.9 错误聚合器模块 (EAM)

错误聚合器模块 (EAM) 汇总了一些错误，包括但不限于系统内存的单比特纠错 (SEC) 和双比特检错 (DED)，以及各项安全错误。EAM 将错误锁存到相应寄存器中，该寄存器被转发到 SYSCTL，以根据错误的优先级生成 NMI 或中断 CPU。EAM 模块可由基于 GSC 设置的安全防火墙进行保护，允许应用程序安全模式下的客户关键代码以上下文安全的方式处理错误。

该 EAM 支持以下特性：

- 来自闪存和 SRAM 的 SEC 和 DED 的 ECC 错误记录
- 用于对内存和外设的防火墙区域进行非安全访问的安全错误记录
- 用于记录对闪存中隐藏受保护区域的安全访问错误
- 记录首个错误，并记录启动器和访问错误类型

8.10 GPIO

通用输入/输出 (GPIO) 外设为用户提供了一种通过器件引脚写入数据和读取数据的方法。通过使用端口 A 和端口 B 和端口 C GPIO 外设，这些器件支持多达 93 个 GPIO 引脚。

GPIO 模块的主要特性包括：

- 无需在软件中使用“读取、修改、写入”结构，即可设置/清除/切换多个位
- “快速唤醒”功能支持通过任意 GPIO 端口从 STOP 和 STANDBY 模式进行低功耗唤醒
- 用户控制的输入滤波

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“GPIO”一章。

Copyright © 2026 Texas Instruments Incorporated

8.11 IOMUX

IOMUX 外设支持 IO 焊盘配置并控制进出器件引脚的数字数据流。IOMUX 的主要特性包括：

- IO 焊盘配置寄存器支持可编程驱动强度、速度、上拉或下拉等
- 数字引脚多路复用允许将多个外设信号路由到同一个 IO 焊盘
- 引脚功能和能力由用户使用 PINCM 寄存器进行配置
- 具有唤醒功能且采用标准驱动的 GPIO 引脚可以将器件从 SHUTDOWN 模式唤醒

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“IOMUX”一章。

8.11.1 输入/输出图

IOMUX 用于管理要在数字 IO 上使用的外设函数的选择。它还为输出驱动器、输入路径和从 SHUTDOWN 模式唤醒的唤醒逻辑提供控制。有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“IOMUX”一章。

全功能 IO 引脚的混合信号 IO 引脚切片图如图 8-1 所示。并非所有引脚都具有模拟功能、唤醒逻辑、驱动强度控制以及上拉或下拉电阻器。有关特定引脚支持哪些功能的详细信息，请参阅特定于器件的数据表。

Copyright © 2026 Texas Instruments Incorporated




图 8-1. 超集输入/输出图

8.12 模拟模块

8.12.1 HSADC

该器件拥有两个模数转换器 (ADC) 模块，即 HSADC0 和 HSADC1，支持采用单端输入和同步采样操作的快速 12 位转换。

HSADC 模块特性包括：

- 在 9.4Msps 下实现 12 位输出分辨率，ENOB 大于 10.8 位
- 硬件均值计算可在 587ksps 下实现 14 位有效分辨率
- 总共多达 36 个外部输入通道
- 多达 4 个具有 FIFO 结果读取功能的独立可变长度序列发生器

Copyright © 2026 Texas Instruments Incorporated

  - 支持映射多达 4 个模拟通道序列进行转换
  - 独立的采样保持窗口，针对高阻抗模拟信号提供高达 1472 个采样时钟
  - 用户可配置的自动中止，可在转换进行期间抢占高优先级序列发生器
- 采样电容器复位选项，预设为 VREF- 或 (VREF+ - VREF-)/2
- 多达 4 个后处理块 (PPB)，支持偏移校正、过零检测和高/低阈值比较功能
- 用于温度检测和电源监控的内部通道
- 软件可选基准：
  - 可配置的 1.4V 和 2.5V 内部基准电压（VREF+/- 引脚上需要去耦电容器）
  - 通过 VREF+/- 引脚为 ADC 提供外部基准

表 8-8. ADC 通道映射

CHANNEL[0:31]	信号名称(1)	
	HSADC0	HSADC1
0	ADC0_0	ADC1_0
1	ADC0_1	ADC1_1
2	ADC0_2	ADC1_2
3	ADC0_3	ADC1_3
4	ADC0_4	ADC1_4
5	ADC0_5	ADC1_5
6	ADC0_6	ADC1_6
7	ADC0_7	ADC1_7
8	ADC0_8	ADC1_8
9	ADC0_9	ADC1_9
10	ADC0_10	ADC1_10
11	*温度传感器*	ADC1_11
12	ADC0_12	ADC1_12
13	ADC0_13	ADC1_13
14	ADC0_14	ADC1_14
15	ADC0_15	-
16	ADC0_16	-
17	ADC0_17	-
18	ADC0_18	-
19	ADC0_19	-
20	ADC0_20	-
21	ADC0_21	-
22 - 29	-	-
30	*VBAT 监测器*	*VBAT 监测器*
31	*电源监测器*	*电源监测器*

(1) 有关器件模拟连接的更多信息，请参阅 节 8.12.5

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“ADC”一章。

8.12.2 COMP

器件中的比较器外设会比较两个输入端子上的电压电平，并根据该比较提供数字输出。它支持以下主要特性：

- 可编程迟滞
- 可编程基准电压：
  - 外部基准电压 (VREF IO)

Copyright © 2026 Texas Instruments Incorporated

  - 内部基准电压（1.4V、2.5V）
  - 集成式 8 位基准 DAC，其输出也可连接到外部运算放大器。
- 可配置工作模式：
  - 高速模式
  - 低功耗模式
- 可编程输出干扰滤波器延迟
- 支持 6 个消隐源（请参阅“COMP”一章中的 CTL2 寄存器）
- 在 STOP 模式下，支持从多达 4 个 VMON 通道唤醒器件
- 输出连接到高级计时器故障处理机制
- 比较器寄存器中的 IPSEL 和 IMSEL 位可用于从器件引脚或内部模拟模块选择比较器通道输入。

表 8-9. COMP 消隐源表

CTL2.BLANKSRC 值	消隐源
1	TIMA0_0.CC2
2	TIMA0_0.CC3
3	TIMA0_1.CC2
4	TIMA0_1.CC3
5	TIMG4_0.CC1
6	TIMG4_1.CC1

表 8-10. COMP0 输入通道选择

IPSEL/IMSEL 位	正极端子输入	负极端子输入
0x0	COMP0_IN0+	COMP0_IN0-
0x1	COMP0_IN1+	COMP0_IN1-
0x2	COMP0_IN2+	COMP0_IN2-
0x3	COMP0_IN3+	COMP0_IN3-

表 8-11. COMP1 输入通道选择

IPSEL/IMSEL 位	正极端子输入	负极端子输入
0x0	COMP1_IN0+	COMP1_IN0-
0x1	COMP1_IN1+	COMP1_IN1-
0x2	COMP1_IN2+	COMP1_IN2-
0x3	COMP1_IN3+	COMP1_IN3-

有关器件模拟连接的更多信息，请参阅*器件模拟连接*。

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“COMP”一章。

8.12.3 温度传感器

温度传感器提供随器件温度呈线性变化 (-2 mV/°C) 的电压输出。温度传感器输出在内部连接到其中一个 ADC 输入通道，以实现温度数字转换。

有关如何通过出厂修整值估算器件温度的指导，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“温度传感器”一节。

8.12.4 VREF

这些器件中的共享电压基准 (VREF) 模块包含一个可配置的电压基准缓冲器，让用户能够为板载模拟外设提供一个稳定的基准。该模块还支持为需要更高精度的应用提供外部基准。

VREF 模块特性包括：

- 用户可选择 1.4V 和 2.5V 内部基准电压

Copyright © 2026 Texas Instruments Incorporated

- 内部基准支持全速运行 ADC
- 支持在 VREF+/- 器件引脚上提供外部基准电压
- 需要在 VREF+/- 引脚上放置一个去耦电容器才能正常运行。有关更多详细信息，请参阅 VREF 规格部分

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“VREF”一章。

Copyright © 2026 Texas Instruments Incorporated

8.12.5 器件模拟连接

图 8-2 显示了该器件的内部模拟连接。




图 8-2. 器件模拟连接

Copyright © 2026 Texas Instruments Incorporated

8.13 安全和加密

器件安全性由以下外设组成

- 用于确保器件安全的全局安全控制器 (GSC)
- 高级加密标准 (AES) 加速器
- 具有哈希消息身份验证控制 (HMAC) 功能的安全哈希算法 (SHA256) 加速器
- 用于不对称加密操作的公钥加速器 (PKA)
- 真随机数发生器 (TRNG)
- 密钥库控制器
- 循环冗余校验 (CRC)

8.13.1 全局安全控制器 (GSC)

全局安全控制器 (GSC) 用于配置完整设备的安全和权限属性。GSC 由多个块组成，使所有总线发起端看到的器件安全属性和外设属性保持一致。

- 配置闪存、SRAM 和外设的安全和权限属性
- 检测到安全错误时触发 NMI
- 使用起始扇区和结束扇区的水印配置闪存扇区的隐藏保护
- 在错误聚合器模块 (EAM) 中记录安全违例，便于 CPU 识别启动器和目标地址

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“GSC”一章。

8.13.2 AESADV

AES 高级 (AESADV) 加速器模块根据高级加密标准 (AES) 在硬件中使用 128 位或 256 位密钥对 128 位数据块进行加密和解密。AES 是 FIPS PUB 197 中指定的对称密钥块加密算法。

AESADV 加速器的特性包括：

- 使用 128 或 256 位密钥的 AES 操作
- 硬件中的密钥调度
- 仅加密/解密模式：CBC、CFB-1、CFB-8、CFB-128、OFB-128、CTR/ICM
- 仅身份验证模式：CBC-MAC、CMAC
- 支持 AES-CCM 和 AES-GCM 模式
- AES-CCM 和 AES-GCM 模式支持持续保持/恢复有效载荷数据
- 32 位字访问，提供关键数据、输入数据和输出数据
- AESADV 就绪中断
- 用于输入/输出数据的 DMA 触发器
- 在运行和睡眠模式下受支持（请参阅器件技术参考手册的*工作模式* 部分）

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“AESADV”一章。

8.13.3 SHA256

SHA256 提供硬件加速的哈希函数。这些哈希函数可生成消息或数据文件的压缩表示（称为摘要），进而可用于验证消息的完整性。

- 符合 FIPS 180-3 标准的 SHA-2（SHA-224 和 SHA-256）算法
- 哈希消息认证码 (HMAC) 运算
- 以字节为粒度对 0 至 2^{33} 字节的数据采用 SHA-224 或 SHA-256 哈希算法进行哈希运算
- 主机辅助的 HMAC 密钥预处理（对于大于 64 字节的 HMAC 密钥）
- 基于预计算（内部/外部摘要）计算的 HMAC，可提升小块的处理性能
- 支持 DMA 以实现高效的数据传输
- 具备自动计数与计算功能（支持高达数据传输上限的大小），无需主机干预即可生成摘要（签名）。
- 生成读取摘要（签名）的中断

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“SHA256”一章。

Copyright © 2026 Texas Instruments Incorporated

8.13.4 公钥算法 (PKA)

PKA 加速器支持高达 521 位的椭圆曲线和高达 3072 位的 RSA 密钥对生成所需的数学运算能力。该模块为用户应用程序启用以下功能。

- 密钥协商方案
  - 椭圆曲线迪菲-赫尔曼 (ECDH)
  - 通过 Juggling 进行椭圆曲线密码验证密钥交换 (ECJ-PAKE)
- 签名生成和验证
  - 椭圆曲线迪菲-赫尔曼数字签名算法 (ECDSA)
  - 针对 2048 位和 3072 位密钥的 RSA PKCS#1 v1.5 和 PSS 数字签名生成与验证
- 曲线支持
  - 简短的 Weierstrass 形式：NIST-P224、NIST-P256、NIST-P384、NIST-P521、Brainpool-256R1、Brainpool-384R1、Brainpool-512R1、secp256r1
  - 蒙哥马利形式：Curve25519

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“PKA”一章。

8.13.5 TRNG

真随机数发生器 (TRNG) 利用内部电路生成 32 位随机数。TRNG 旨在用作确定性随机数发生器 (DRNG) 的源，以构建符合 FIPS-140-2 标准的系统。TRNG 的主要特性包括：

- 生成 32 位随机数
  - 为生成新的 32 位随机数，建议至少使用 128 个 TRNG 时钟周期（32 × 4 = 128 个 TRNG 时钟周期）
- 内置运行状态测试
- 在运行和睡眠模式下可用

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“TRNG”一章。

8.13.6 密钥库

密钥库控制器提供对高级加密引擎 (AES) 密钥的安全管理。密钥库控制器的使用模式是在执行客户安全代码时将密钥安全地存入密钥库中，并使 AES 引擎随后安全地访问密钥库，而不会向观察者泄漏任何密钥数据。128 位和 256 位密钥都可以存储在密钥库的密钥槽中。密钥库及其与 AES 引擎的交互用于安全操作，包括阻止部分密钥修改攻击。

- 支持存储多达 4 个密钥（128 位）
- 支持存储多达 2 个密钥（256 位）

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“KEYSTORE”一章。

8.13.7 CRC

循环冗余校验 (CRC) 模块为输入数据序列提供签名。CRC 模块的主要特性包括：

- 支持基于 CRC16-CCITT 的 16 位 CRC
- 支持基于 CRC32-ISO3309 的 32 位 CRC
- 支持位反转
- 支持自定义多项式

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册*中的“CRC”一章。

8.14 串行通信接口

8.14.1 UNICOMM (UART/I²C/SPI)

UNICOMM 是一种高度灵活的外设，可配置为在运行时使用 UART、SPI、I²C 控制器或 I²C 目标器件协议。在初始化期间，用户可以选择其中一个串行接口。外设在每个 UCx 实例中使用共享 16 位深 FIFO，以便更大限度地提

Copyright © 2026 Texas Instruments Incorporated

高器件功能。串行外设组 (SPG) 将一个或多个 UNICOMM 实例组合在一起，以实现模块间内部环回和 I2C 配对等特殊功能。*UNICOMM (UCx) 串行接口*介绍了每个 UNICOMM 实例上可用的外设串行接口，以及如何将这些接口分组到器件上的 SPG 组中。

表 8-12. UNICOMM (UCx) 串行接口

SPG 实例	UNICOMM 实例	UART	SPI	I²C 控制器	I²C 目标	FIFO
SPG0 (PD0)	UC1_0	是	-	是	是	16
	UC1_1	是	-	是	是	16
SPG1 (PD1)	UC2	-	是	-	-	4
	UC15_0	-	-	是	是	4
	UC15_1	-	-	是	是	4
	UC12	是	-	-	-	4
	UC13_0	是	是	是	是	4
SPG2 (PD1)	UC13_1	是	是	是	是	4
	UC13_2	是	是	是	是	4
	UC13_3	是	是	是	是	4
	UC14	是	-	是	是	4

8.14.1.1 UART (UNICOMM)

UART 外设功能提供以下主要特性：

- 标准的异步通讯位：起始位、停止位、奇偶校验位
- 完全可编程串行接口
  - 5、6、7 或 8 个数据位
  - 偶校验、奇校验、固定校验或无奇偶校验位生成与检测
  - 可产生 1 或 2 个停止位
  - 线路中断检测
  - 可编程波特率生成，过采样率为 16、8 或 3
  - 本地互连网络 (LIN) 模式支持
- 支持发送和接收环回模式操作
- 有关受支持协议的详细信息，请参阅表 8-13

表 8-13. UART (UNICOMM) 功能

支持的功能	UC1.UART	UC12.UART	UC13.UART	UC14.UART
在停止和待机模式下处于运行状态	是	-	-	-
支持硬件流控制	是	是	是	是
支持 9 位配置	是	是	是	是
支持 LIN 模式	是	是	-	是
支持 DALI	-	是	-	-
支持 IrDA	-	是	-	-
支持 ISO7816 Smart Card	-	是	-	-
支持曼彻斯特编码	-	是	-	-

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 的“UART (UNICOMM)”一章。

8.14.1.2 I2C (UNICOMM)

这些器件中的内部集成电路接口 (I²C) 外设提供与总线上其他 I2C 器件的双向数据传输，并支持以下主要特性：

Copyright © 2026 Texas Instruments Incorporated

- 具有多个 7 位目标地址的 7 位和 10 位寻址模式
- 多控制器发送器或接收器模式
- 具有可配置时钟扩展的目标接收器或发送器模式
- 支持标准模式 (SM)，比特率高达 100kbit/s
- 支持快速模式 (FM)，比特率高达 400kbit/s
- 支持超快速模式 (FM+)，比特率高达 1Mbit/s
  - 仅在高驱动 (HDIO) IO 上受支持
- 独立的发送和接收 FIFO 支持 DMA 数据传输
- 支持具有 PEC、ARP、超时检测和主机支持的 SMBus 3.0
- 在地址匹配时从低功耗模式唤醒
- 支持用于输入信号干扰抑制的模拟和数字干扰滤波器
- 有关控制器和目标功能所支持特性的详细信息，请参阅表 8-14 和表 8-15

表 8-14. I2C 控制器 (UNICOMM) 特性

支持的功能	UC1.I2C、UC14.I2C、UC15.I2C	UC13
支持标准模式 (Sm)	是	是
支持快速模式 (Fm)	是	是
支持快速模式+ (Fm+)	是	是
支持模拟干扰滤波器	是	-
支持数字干扰滤波器	-	是
支持突发模式	是	-
支持 SMBus 模式	是	-

表 8-15. I2C 目标 (UNICOMM) 特性

支持的功能	UC1.I2C	UC14.I2C，UC15.I2C	UC13
支持标准模式 (Sm)	是	是	是
支持快速模式 (Fm)	是	是	是
支持快速模式+ (Fm+)	是	是	是
支持模拟干扰滤波器	是	是	-
支持数字干扰滤波器	-	-	是
支持第二目标地址和掩码	是	是	-
支持 SMBus 模式	是	是	-
支持低功耗唤醒	是	-	是

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“I2C (UNICOMM)”一章。

8.14.1.3 SPI (UNICOMM)

串行外设接口 (SPI) 外设功能支持以下主要特性：

- 在控制器模式下支持高达 40Mbit/s 的速率 [1]
- 可配置为控制器或外设
- 支持控制器和外设的最多 4 个芯片选择
- 支持发送和接收单一奇偶校验
- 可编程时钟预分频器和比特率
- 可编程数据帧大小从 4 位到 16 位（控制器模式）和 7 位到 16 位（外设模式）

[1] 仅 HSIO 引脚上的 SPI 信号支持高达 40Mbit/s 的数据速率；有关 HSIO 引脚的信息，请参阅 *引脚图* 一节。

Copyright © 2026 Texas Instruments Incorporated

- 支持 TI 模式、Motorola 模式和 National Microwire 格式
- 有关受支持特性的详细信息，请参阅表 8-16

表 8-16. SPI (UNICOMM) 特性

支持的功能	UC2.SPI	UC13.SPI
控制器和外设模式	是	是
支持奇偶校验功能	是	是
支持重复模式传输	是	-
支持接收超时	是	-
支持命令/数据控制	是	-
支持 4 种芯片选择	是	-

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 的“SPI (UNICOMM)”一章。

8.14.2 CAN-FD

控制器局域网 (CAN) 控制器可实现与 CAN2.0A、CAN2.0B 或 CAN-FD 总线的通信，并且符合 ISO 11898-1:2015 标准，最高支持 5Mbit/s 的比特率。CAN-FD 外设的主要特性包括：

- 完全支持 64 字节 CAN-FD 帧
- 具有 ECC 的专用 1KB 消息 SRAM
- 可配置的发送 FIFO、发送队列和事件 FIFO（最多 32 个元素）
- 多达 32 个专用发送缓冲器和 64 个专用接收缓冲器
- 两个可配置的接收 FIFO（每个 FIFO 最多 64 个元素）
- 多达 128 个滤波器元素
- 2 条中断线路
- 断电和唤醒支持
- 时间戳计数器

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 的“CAN-FD”一章。

8.14.3 四路 SPI（QSPI）

四路 SPI (QSPI) 控制器通过 4 条数据线路与外部串行闪存连接，可提供高达 20MB/s 的快速数据传输。

- 支持单路、双路和四路数据操作，串行时钟频率最高可达 40MHz
- 可编程接口支持在模式 0 和模式 3 中实现 QSPI 运行
- 支持 3 字节和 4 字节的地址外部 QSPI 闪存
- 预配置的读取帧格式和虚拟时钟插入功能，以优化读取操作
- 可配置自动预取功能，用于在没有 CPU 干预的情况下进行连续数据读取
- 具备独立的发送和接收 FIFO，深度高达 4 个位置，并支持 DMA 数据传输

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“QSPI”一章。

8.14.4 数字音频接口 - I2S/TDM

I2S/TDM 模块提供一个标准化串行接口来传输音频数据。该模块可以配置为不同的模式，例如 I2S 标准、LSB 或 MSB 对齐、PCM/DSP 和 TDM。它可以与 DMA 控制器结合使用。

- 在数据线上提供可配置且独立的发送器和接收器功能
- 可配置控制器或目标功能
- 集成发送和接收的 4 级深度 FIFO，支持打包功能
- 用于以特定音频频率生成为目标的时钟发生器
- 支持 8 位至 32 位音频字长度的数据大小配置

Copyright © 2026 Texas Instruments Incorporated

- 音频协议：I2S、LSB 或 MSB 对齐、PCM/DSP、TDM
- 最多 16 个 TDM 格式的时隙
- 用于发送 0、1 或 Hi-Z 的空时隙配置
- 可配置的位时钟采样边沿
- 帧同步可针对偏移和位长度进行配置
- 发送器和接收器功能的独立 DMA 请求

表 8-17. 数字音频接口参数

I2S/TDM 参数	I2S0	I2S1
TxFIFO 深度	4	4
RxFIFO 深度	4	4
最大 TDM 时隙	16	16

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 的“I2S/TDM”一章。

8.15 LFSS

低频子系统 (LFSS) 在一个共享子系统下将多个功能外设组合在一起。这些外设由低频时钟 (LFCLK) 计时，或需要在低功耗模式期间处于运行状态。在该器件中，LFSS 由称为 VBAT 的单独备用电池域供电。低频时钟的典型频率为 32kHz，主要用于长期计时。

该器件中的 LFSS 包含以下元件：

- 专用备用电池域电源和专用引脚 (VBAT)
- 具有附加预分频器扩展和时间戳捕获功能的实时时钟 (RTC_A)
- 一个异步独立看门狗计时器 (IWDT)
- 篡改检测输入/输出 (TIO) 模块
- 带时间戳的篡改检测
- 小型暂存区存储器 (SPM)
- 检测信号发生器

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“LFSS”一章。

8.16 计时器、RTC_A 和看门狗

8.16.1 计时器 (TIMx)

这些器件中的计时器外设支持以下关键特性。有关具体的配置，请参阅 表 8-18：

通用计时器 (TIMGx) 的具体特性包括：

- 16 位和 32 位递增、递减或递增/递减计数模式计时器，具有重复重新加载模式
- 可选和可配置的时钟源
- 用于对计数器时钟频率进行分频的 8 位可编程预分频器
- 两个独立 CC 通道，用于：
  - 输出比较
  - 输入捕捉
  - PWM 输出
  - 单次触发模式
- 影子 CC 寄存器在 TIMG4_n (n = 0、1、2、3) 和 TIMG12_0 中可用
- 影子加载寄存器在 TIMG4_n (n = 0、1、2、3) 中可用
- 支持用于定位和移动检测的正交编码器接口 (QEI) 在 TIMG8_n (n = 0、1) 中可用
- 支持同一电源域中不同计时器实例之间的同步和交叉触发
- 支持中断/DMA 触发生成以及跨外设触发功能

Copyright © 2026 Texas Instruments Incorporated

- 霍尔传感器输入的交叉触发事件逻辑 TIMG8_n (n = 0、1)

高级计时器 (TIMA0_x) 的具体特性包括：

- 16 位递增、递减或递增/递减计数模式计时器，具有重复重新加载模式
- 可选和可配置的时钟源
- 用于对计数器时钟频率进行分频的 8 位可编程预分频器
- 重复计数器，仅在计数器的给定周期数之后生成中断或事件
- 最多四个独立 CC 通道，用于：
  - 输出比较
  - 输入捕捉
  - PWM 输出
  - 单次触发模式
- 内部第 5 个和第 6 个内部 CC 通道用于捕捉/比较事件
- 用于加载的影子寄存器和 CC 寄存器在 TIMA0_0 和 TIMA0_1 都可用
- 互补输出 PWM
- 具有可编程死区插入功能的非对称 PWM：
- 故障处理机制，确保在遇到故障状况时，输出信号处于用户定义的安全状态
- 支持同一电源域中不同 TIMx 实例之间的同步和交叉触发
- 支持中断和 DMA 触发生成以及跨外设 (例如 ADC) 触发功能
- 两个用于内部事件的额外捕捉/比较通道

表 8-18. TIMx 配置

计时器名称	电源域	分辨率	预分频器	重复计数器	捕捉/比较通道	相负载	影子负载	影子 CC	死区	FAULT	QEI
TIMA0_0	PD1	16 位	8 位	8 位	4 + 2	是	是	是	是	是	–
TIMA0_1	PD1	16 位	8 位	8 位	4 + 2	是	是	是	是	是	–
TIMG4_0	PD0	16 位	8 位	–	2	–	是	是	–	–	–
TIMG4_1	PD0	16 位	8 位	–	2	–	是	是	–	–	–
TIMG4_2	PD1	16 位	8 位	–	2	–	是	是	–	–	–
TIMG4_3	PD1	16 位	8 位	–	2	–	是	是	–	–	–
TIMG8_0	PD1	16 位	8 位	–	2	–	–	–	–	–	是
TIMG8_1	PD1	16 位	8 位	–	2	–	–	–	–	–	是
TIMG12_0	PD1	32 位	–	–	2	–	–	是	–	–	–

表 8-19. TIMx 交叉触发器映射 (PD1)

TSEL.ETSEL 选择	TIMA0_0、TIMA0_1	TIMG8_0、TIMG8_1	TIMG4_2、TIMG4_3	TIMG12_0
0	TIMA0_0.TRIGO	保留	保留	保留
1	TIMA0_1.TRIGO	保留	保留	保留
2	TIMG4_2.TRIGO	TIMG4_2.TRIGO	TIMG4_2.TRIGO	TIMG4_2.TRIGO
3	TIMG4_3.TRIGO	TIMG4_3.TRIGO	TIMG4_3.TRIGO	TIMG4_3.TRIGO
4	TIMG12_0.TRIGO	TIMG12_0.TRIGO	TIMG12_0.TRIGO	TIMG12_0.TRIGO
5	TIMG8_0.TRIGO	TIMG8_0.TRIGO	TIMG8_0.TRIGO	TIMG8_0.TRIGO
6	TIMG8_1.TRIGO	TIMG8_1.TRIGO	TIMG8_1.TRIGO	TIMG8_1.TRIGO
7 至 31	保留			
18-31	保留			

表 8-20. TIMx 交叉触发器映射 (PD0)

TSEL.ETSEL 选择	TIMG4_0	TIMG4_1
0	TIMG4_0.TRIG0	TIMG4_0.TRIG0
1	TIMG4_1.TRIG0	TIMG4_1.TRIG0
2 至 31	保留	

Copyright © 2026 Texas Instruments Incorporated

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“TIMx”一章。

8.16.2 RTC_A

实时时钟的 RTC_A 实例由 32kHz 输入时钟源（通常为低频晶体）提供，并为应用提供时基以及多个 CPU 中断选项。RTC_A 提供与低频子系统 (LFSS) 相关的常见主要特性。

RTC_A 的常见主要特性包括：

- 秒、分钟、小时、星期几、一月中的第几日、月和年的计数器
- 二进制或 BCD 格式
- 闰年处理
- 一个基于分钟、小时、星期几和一月中的第几日的可定制报警中断
- 用于每分钟、每小时、午夜或中午唤醒的间隔报警中断
- 以 4096Hz、2048Hz、1024Hz、512Hz、256Hz 或 128Hz 提供定期唤醒的间隔报警中断
- 以 64Hz、32Hz、16Hz、8Hz、4Hz、2Hz、1Hz 和 0.5Hz 提供定期唤醒的间隔报警中断
- 晶体偏移误差校准（高达 ±240ppm）
- 温度漂移补偿（高达 ±240ppm）
- RTC 时钟输出到引脚以进行校准
- 用于心跳功能的三位预分频器，具有中断生成功能
- RTC 外部时钟选择，包括未修整的 32kHz、已修整的 512Hz、256Hz 或 1Hz
- 检测到计时器时间戳事件（包括篡改 (TIO) 事件和 VDD 故障事件）时的 RTC 时间戳捕获
- RTC 计数器锁定功能

表 8-21 显示了该器件支持的 RTC 特性。

表 8-21. RTC 实例和主要特性

RTC 特性	RTC_A
电源使能寄存器	-
实时时钟和日历模式提供秒、分钟、小时、星期、日期和年份信息	是
可选二进制或二进制编码小数 (BCD) 格式	是
闰年修正（1901 年至 2099 年有效）	是
两个基于分钟、小时、星期和日期的可定制日历报警中断	是
用于每分钟、每小时、午夜或中午唤醒的间隔报警中断	是
以 4096Hz、2048Hz、1024Hz、512Hz、256Hz 或 128Hz 唤醒的周期性中断	是
以 64Hz、32Hz、16Hz、8Hz、4Hz、2Hz、1Hz 和 0.5Hz 唤醒的周期性中断	是
通过 STOPCLKSTBY 将中断功能降至 STANDBY 模式	是
晶体偏移误差和晶体温度漂移校准（总计高达 ±240ppm）	是
RTC 时钟输出到引脚以进行校准 (GPIO)	是
RTC 时钟输出到引脚以进行校准 (TIO)	是
用于心跳功能的三位预分频器，具有中断生成功能	是
RTC 外部时钟选择，包括未修整的 32kHz、已修整的 512Hz、256Hz 或 1Hz	是
检测到计时器时间戳事件时的 RTC 时间戳捕获，其中包括： • TIO 事件 • VDD 故障事件	是
RTC 计数器锁定功能	是

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“RTC”一章。

Copyright © 2026 Texas Instruments Incorporated

8.16.3 IWDT

LFSS 中的独立看门狗计时器 (IWDT) 是与器件无关的监控器，可监控器件的代码执行和整体挂起场景。由于 LFSS 的性质，该 IWDT 具有自己的系统独立电源和时钟源。如果应用软件在编程的时间内未成功复位看门狗，则看门狗会为器件生成 POR 复位。

IWDT 的主要特性包括：

- 一个具有闭合和开放窗口的 26 位计数器
- 使用可编程时钟分频器从 LFOSC（固定 32kHz 时钟路径）驱动计数器
- 八个可选的看门狗计时器周期

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“IWDT”一章。

8.16.4 WWDT

窗口化看门狗计时器 (WWDT) 可用于监控器件的运行，特别是代码执行。如果应用软件在一个指定的时间窗口内没有成功地复位看门狗，WWDT 可用来生成一个复位或者中断。WWDT 的主要特性包括：

- 26 位计数器
- 可编程时钟分频器
- 八个软件可选看门狗计时器周期
- 八种软件可选窗口大小
- 支持在进入睡眠模式时自动停止 WWDT
- 提供间隔计时器模式，适用于不需要看门狗功能的应用

有关更多详细信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 中的“WWDT”一章。

8.17 串行线调试接口

一个串行线调试 (SWD) 两线制接口由一个与 Arm 兼容的串行线调试端口 (SW-DP) 提供，用于访问器件内的多个调试功能。有关调试功能的完整说明，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 的“调试”一章。

表 8-22. 串行线调试引脚要求和功能

器件信号	方向	SWD 功能
SWCLK	输入	来自调试探针的串行线时钟
SWDIO	输入/输出	双向（共享）串行线数据

MSPM33C321x 器件还通过 TDO、TDI、SWCLK 和 SWDIO 器件信号支持边界扫描功能。这符合 IEEE Std.1149.1-1990 边界扫描特性。要使用此功能，需使用 表 8-23 在 4 线 JTAG 模式下配置该器件。有关边界扫描功能的完整说明，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册*的“调试”一章。

表 8-23. 边界扫描引脚功能

器件信号	边界扫描引脚	方向	边界扫描功能
TDO	TDO	输出	测试数据输出
TDI	TDI	输入	测试数据输入
SWCLK	TCK	输入	测试时钟
SWDIO	TMS	输入	测试模式选择

8.18 引导加载程序 (BSL)

引导加载程序 (BSL) 支持进行器件配置以及通过 UART 或 I2C 串行接口对器件存储器进行编程。通过 BSL 对器件存储器和配置的访问受 256 位用户定义的哈希密码保护，如果需要，可以完全禁用器件配置中的 BSL。TI 默认会启用 BSL，以支持将 BSL 用于生产编程。

Copyright © 2026 Texas Instruments Incorporated

使用 BSL 至少需要两个引脚：BSL_UART_RX 和 BSL_UART_TX 信号（用于 UART）、BSL_I²C_SCL 和 BSL_I²C_SDA 信号（用于 I²C）或 BSL_CAN_RX 和 BSL_CAN_TX 信号（用于 CAN）。此外，可以使用一个或两个额外引脚（BSL_INVOKE 和 NRST）来通过外部主机对引导加载程序进行受控调用。

如果启用，则可通过以下方式调用（启动）BSL：

- 如果 BSL_invoke 引脚状态与定义的 BSL_invoke 逻辑电平匹配，则会在引导过程中调用 BSL。如果启用了器件快速引导模式，则会跳过此调用检查。外部主机可以通过置位调用条件并向 NRST 引脚施加复位脉冲来触发 BOOTRST，从而强制器件进入 BSL。之后，器件将在重启过程中验证调用条件，如果调用条件与预期的逻辑电平匹配，则启动 BSL。
- 可在运行时通过使用 BSL 进入命令发出 SYSRST 从应用软件调用 BSL。

表 8-24. BSL 引脚要求和功能

器件信号	连接	BSL 功能
BSL_UART_RX	UART 所需	UART 接收信号 (RX)，输入
BSL_UART_TX	UART 所需	UART 发送信号 (TX)，输出
BSL_I2C_SCL	I2C 所需	I²C BSL 时钟信号 (SCL)
BSL_I2C_SDA	I2C 所需	I²C BSL 数据信号 (SDA)
BSL_CAN_RX	CAN 所需	CAN 接收信号 (RX)，输入
BSL_CAN_TX	CAN 所需	CAN 接收信号 (TX)，输出
BSL_INVOKE	可选	用于在引导期间启动 BSL 的高电平有效数字输入
NRST	可选	用于触发调用信号复位和后续检查 (BSL_invoke) 的低电平有效复位引脚

有关 BSL 功能和命令集的完整说明，请参阅 *MSPM33C3x 引导加载程序用户指南*。

8.19 Device Factory Constants

All devices include a memory-mapped FACTORY region which provides read-only data describing the capabilities of a device as well as any factory-provided trim information for use by application software. Please refer to Factory Constants chapter of the *MSPM33C3x 160-MHz Microcontrollers Technical Reference Manual* for more information.

表 8-25. DEVICEID

DEVICEID address is 0x8011.1004, PARTNUM is bit 12 to 27, MANUFACTURER is bit 1 to 11.

Device	PARTNUM	MANUFACTURER
MSPM33C321A, MSPM33C3219	0xBBBC	0x17

表 8-26. USERID

USERID address is 0x8011.1008, PART is bit 0 to 15, VARIANT is bit 16 to 23

Device	PART	VARIANT
MSPM33C321ASPZR	0x43B6	0x10
MSPM33C321ASPFAR	0x43B6	0x11
MSPM33C321ASPNR	0x43B6	0x12
MSPM33C321ASPMR	0x43B6	0x13
MSPM33C321ASRGZR	0x43B6	0x14
MSPM33C321ASZAWR	0x43B6	0x15
MSPM33C321ASYSGR	0x43B6	0x16
MSPM33C3219SPZR	0xC637	0x27
MSPM33C3219SPFAR	0xC637	0x28
MSPM33C3219SPNR	0xC637	0x29

Copyright © 2026 Texas Instruments Incorporated

表 8-26. USERID（续）

USERID address is 0x8011.1008, PART is bit 0 to 15, VARIANT is bit 16 to 23

Device	PART	VARIANT
MSPM33C3219SPMR	0xC637	0x30
MSPM33C3219SRGZR	0xC637	0x31
MSPM33C3219SYSGR	0xC637	0x32

8.20 标识

修订版本和器件标识

硬件修订版本和器件标识值存储在存储器映射出厂区域中；请参阅“器件出厂常量”部分，该区域提供了描述器件功能的只读数据以及任何出厂提供的修整信息，以供应用软件使用。有关更多信息，请参阅 *MSPM33C3x 160MHz 微控制器技术参考手册* 的“出厂常量”一章。

器件修订版本和标识信息也包含在器件封装的顶部标记中。特定于器件的勘误表中介绍了这些标记（请参阅节 10.4）。

Copyright © 2026 Texas Instruments Incorporated

9 应用、实施和布局

9.1 典型应用

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

9.1.1 原理图

TI 建议在 VDD 和 VSS 引脚之间连接大容量去耦电容器 (C_{VDD}) 和小容值低 ESR 陶瓷去耦电容器 (C_{DEC}) 的组合，并将这些电容器尽可能靠近其去耦的电源引脚放置（几毫米以内），以实现最小的环路面积。C_{VDD} 大容量去耦电容器具有数据表规格部分给出的标准值，但可以根据 PCB 设计和应用要求，在需要时进行调整。例如，可以使用容量更大的电容器，但会影响电源轨斜升时间。

必须将 $\overline{\text{NRST}}$ 复位引脚上拉至 VDD（电源电平），器件才能解除复位状态，开始引导过程。TI 建议在大多数应用中，将外部上拉电阻 (Rpu_{NRST}) 与下拉电容 (C_{NRST}) 连接，以确保默认 $\overline{\text{NRST}}$ 状态为逻辑高电平（不会触发 MCU 复位），同时允许 $\overline{\text{NRST}}$ 引脚由其他器件或调试探针控制。

VCORE 引脚需要连接一个储能电容器 (C_{VCORE}) 来支持为 MCU 中的数字逻辑电源轨供电的 VCORE LDO，并且该电容器必须靠近器件放置，与器件接地保持最短距离。该 VCORE 引脚不用作外部电路的通用 LDO。

备注

有关详细的应用设计指导（例如建议的硬件连接和外部无源器件选型），请参阅 *MSPM33 C 系列 MCU 硬件开发指南*。




图 9-1. 基本应用原理图

Copyright © 2026 Texas Instruments Incorporated

10 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

10.1 入门和后续步骤

更多有关 MSP 低功耗微控制器以及开发协助工具和库的信息，请访问德州仪器 (TI) *Arm Cortex-M33 MCU* 页面。

10.2 器件命名规则

为了指出产品开发周期所处的阶段，TI 为所有 MSP MCU 器件和支持工具的器件型号分配了前缀。.每个 MSP MCU 商用系列产品都具有以下两个前缀之一：MSP 或 X。这些前缀代表了产品开发的发展阶段，即从工程原型 (X) 直到完全合格的生产器件 (MSP)。

X – 实验器件，不一定代表最终器件的电气规格

MSP – 完全合格的生产器件

X 器件在供货时附带如下免责声明：

“开发中的产品用于内部评估用途。”MSP 器件的特性已经全部明确，并且器件的质量和可靠性已经完全论证。TI 的标准保修证书对该器件适用。预测显示原型器件 (X) 的故障率大于标准生产器件。由于这些器件的预计最终使用故障率尚不确定，德州仪器 (TI) 建议不要将它们用于任何生产系统。请仅使用合格的生产器件。

TI 的器件命名规则还包含具有器件产品系列名称的后缀。此后缀表示温度范围、封装类型和配送形式。图 10-1 提供了解读完整器件名称的图例。




图 10-1. 器件命名规则

表 10-1. 器件命名规则

处理器系列	MSP = 混合信号处理器 X = 实验性器件
MCU 平台	M33 = 基于 Arm 的 32 位 M33
产品系列	C = 频率高达 160MHz
器件子系列	321 = 2 个 CAN-FD、AES、SHA、PKA
闪存存储器	9 = 512KB A = 1024KB
温度范围	S = -40°C 至 125°C
封装类型	请参阅器件比较部分和 https://www.ti.com/packaging
配送形式	R = 大卷带

如需 MSP 器件不同封装类型的可订购器件型号，请参阅本文的“封装选项附录”，浏览 ti.com，或联系您的 TI 销售代表。

Copyright © 2026 Texas Instruments Incorporated

10.3 工具与软件

设计套件与评估模块

MSPM33 LaunchPad (LP) 板：LP-MSPM33C321A	支持立即在业内出色的集成式模拟和低成本通用 MSPM33 MCU 系列上开始进行开发。展示了所有器件引脚和功能；包括一些内置电路、开箱即用软件演示，以及用于编程/调试/EnergyTrace 的板载 XDS110 调试探针。 LP 生态系统包括数十个用于扩展功能的 BoosterPack 可堆叠插件模块。

嵌入式软件

MSPM33 软件开发套件 (SDK)	包含软件驱动程序、中间件库、文档、工具和代码示例，可为所有 MSPM33 器件提供熟悉且简单的用户体验。

软件开发工具

TI 开发人员专区	在网络浏览器上开始评估和开发，无需进行任何安装。云工具还具有可下载的离线版本。
TI Resource Explorer	TI SDK 的在线门户。可在 CCS IDE 或 TI 云工具中访问。
SysConfig	直观的 GUI，可用于配置器件和外设、解决系统冲突、生成配置代码，以及自动进行引脚多路复用设置。可在 CCS IDE、TI 云工具或独立版本中访问。（离线版）
MSP Academy	所有开发人员了解 MSP MCU 平台的良好起点，其中包含涵盖各种主题的培训模块。TIRex 的一部分。
GUI Composer	简化评估某些 MSP 功能的 GUI，例如无需任何代码即可配置和监测完全集成的模拟信号链。

IDE 和编译器工具链

Code Composer Studio ™ (CCS)	Code Composer Studio 是适用于 TI 微控制器和处理器的集成开发环境 (IDE)。它包含一整套用于开发和调试嵌入式应用的工具。CCS 完全免费，可在 Eclipse 和 Theia 框架上使用。
IAR Embedded Workbench® IDE	IAR Embedded Workbench for Arm 提供了一个完整的开发工具链，用于为 MSPM33 器件构建和调试嵌入式应用。随附的 IAR C/C++ 编译器可为您的应用生成高度优化的代码，而 C-SPY 调试器是一个完全集成的调试器，用于源代码级调试和反汇编级调试，并支持复杂代码和数据断点。
Keil® MDK IDE	Arm Keil MDK 是一个完整的调试器和 C/C++ 编译器工具链，用于为 MSPM33 器件构建和调试嵌入式应用。Keil MDK 包含一个完全集成的调试器，用于源代码级调试和反汇编级调试。MDK 完全符合 CMSIS 标准。
TI Arm-Clang	TI Arm Clang 包含在 Code Composer Studio IDE 中。
GNU Arm 嵌入式工具链	MSPM33 SDK 支持使用开源 Arm GNU 工具链进行开发。Code Composer Studio IDE (CCS) 支持 Arm GCC。

10.4 文档支持

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

以下文档介绍了 MSPM33 MCU。www.ti.com 网站上提供了这些文档的副本。

技术参考手册

MSPM33C3x 160MHz 微控制器技术参考手册	本手册介绍了 MSPM33C 系列器件的模块和外设。每个说明都给出了一般意义上的模块或外设。目前所展示的并没有涵盖器件上所有模块或外围设备的所有特性和功能。此外，模

Copyright © 2026 Texas Instruments Incorporated

块或外设在不同器件上的具体实现可能有所不同。引脚功能、内部信号连接和操作参数都因器件不同而各异。有关这些详细信息，请参阅特定于器件的数据表。

10.5 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

10.6 商标

Code Composer Studio™ and TI E2E™ are trademarks of Texas Instruments.
TrustZone®, Arm®, and Cortex® are registered trademarks of Arm Limited.
所有商标均为其各自所有者的财产。

10.7 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.8 术语表

TI 术语表　　本术语表列出并解释了术语、首字母缩略词和定义。

11 修订历史记录

注：以前版本的页码可能与当前版本的页码不同


Changes from December 1, 2025 to September 30, 2026 (from Revision * (December 2025) to Revision A (September 2026))	Page
• 添加了睡眠和停止低功耗模式，并更新了运行和待机模式值	1
• 更新了 TRNG 和 ADC 的说明	1
• 添加了 YSG 封装详细信息	1
• 使用正确的外设名称和总线说明更新了方框图	4
• 修复了引脚格式和 UNICOMM 引脚类型。修改了 ADC 信号名称。	7
• 更新了电气规格，用于最终特性表征和正式发布	42
• 更新了*不同工作模式下支持的功能*表中各子系统的工作模式	64
• 阐明了安全/非安全内存映射，更新了 NVIC 中断映射	64
• 更新了 DMA 触发映射表中的 Unicomm 实例名称，以及 ADC 信号名称	64
• 更新了 GSC 部分，以删除 DICE 和 PKA 部分，并添加有关 RSA 支持的详细信息	64
• 更新了 TIMx 配置表的电源域；将 IWDT 和 WWDT 计时器位宽更新为 26 位	64
• 更新了*基本应用原理图*和说明，以说明原理图	94

Copyright © 2026 Texas Instruments Incorporated

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。


Copyright © 2026 Texas Instruments Incorporated



PACKAGE OUTLINE

YSG0079-C01 **DSBGA - 0.55 mm max height**

DIE SIZE BALL GRID ARRAY




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

YSG0079-C01 **DSBGA - 0.55 mm max height**

DIE SIZE BALL GRID ARRAY




Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

YSG0079-C01 **DSBGA - 0.55 mm max height**

DIE SIZE BALL GRID ARRAY




SOLDER PASTE EXAMPLE
BASED ON 0.075 mm THICK STENCIL
SCALE: 25X

4232338/A 09/2025

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

Copyright © 2026 Texas Instruments Incorporated




PACKAGE OUTLINE

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4215162/A 03/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

Copyright © 2026 Texas Instruments Incorporated


PACKAGE OUTLINE

RGZ0048B



VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

RGZ0048B — **VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

RGZ0048B — **VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 49
73% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:12X

4218795/B 02/2017


NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

Copyright © 2026 Texas Instruments Incorporated


PACKAGE OUTLINE

ZAW0100A



NFBGA - 1.5 mm max height

PLASTIC BALL GRID ARRAY



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

Copyright © 2026 Texas Instruments Incorporated


EXAMPLE BOARD LAYOUT

ZAW0100A — **NFBGA - 1.5 mm max height**

PLASTIC BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 12X



SOLDER MASK DETAILS
NOT TO SCALE

4219786/A 01/2025

NOTES: (continued)


3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

ZAW0100A — **NFBGA - 1.5 mm max height**

PLASTIC BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 12X

4219786/A 01/2025

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

Copyright © 2026 Texas Instruments Incorporated

封装选项附录

封装信息

可订购器件型号	状态	材料类型	封装 | 引脚	包装数量 | 包装	RoHS	引脚镀层/焊球材料	MSL 等级/回流焊峰值温度	工作温度 (°C)	器件标识
MSPM33C321ASPZR	有效	量产	LQFP (PZ) | 100	1000 | LARGE T&R	是	NIPDAU	Level-3-260C-168 HR	-40 至 125	M33C321AS
MSPM33C321ASZAWR	有效	量产	NFBGA (ZAW) | 100	1000 | LARGE T&R	是	SNAGCU	Level-3-260C-168 HR	-40 至 125	M33C321AS

重要信息和免责声明：本页面上提供的信息代表 TI 在提供该信息之日的认知和观点。TI 的认知和观点基于第三方提供的信息，TI 不对此类信息的正确性做任何声明或保证。TI 正在致力于更好地整合第三方信息。TI 已经并将继续采取合理的措施来提供有代表性且准确的信息，但是可能尚未对引入的原料和化学制品进行破坏性测试或化学分析。TI 和 TI 供应商认为某些信息属于专有信息，因此可能不会公布其 CAS 编号及其他受限制的信息。

在任何情况下，TI 因此类信息产生的责任决不超过 TI 每年向客户销售的本文档所述 TI 器件的总购买价。

Copyright © 2026 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
MSPM33C321ASPMR	Active	Production	LQFP (PM) | 64	1000 | LARGE T&R	-	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M33C321AS
MSPM33C321ASPNR	Active	Production	LQFP (PN) | 80	1000 | LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M33C321AS
MSPM33C321ASPZR	Active	Production	LQFP (PZ) | 100	1000 | LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M33C321AS
MSPM33C321ASZAWR	Active	Production	NFBGA (ZAW) | 100	1000 | LARGE T&R	Yes	SNAGCU	Level-3-260C-168 HR	-40 to 125	M33C321AS
XM33C321ASPZR	Active	Preproduction	LQFP (PZ) | 100	1000 | LARGE T&R	-	Call TI	Call TI	-40 to 125	

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF MSPM33C321A :


- Automotive : MSPM33C321A-Q1

NOTE: Qualified Version Definitions:


- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MSPM33C321ASPMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
MSPM33C321ASPNR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
MSPM33C321ASPZR	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
MSPM33C321ASZAWR	NFBGA	ZAW	100	1000	330.0	16.4	9.3	9.3	1.5	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
MSPM33C321ASPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSPM33C321ASPNR	LQFP	PN	80	1000	367.0	367.0	55.0
MSPM33C321ASPZR	LQFP	PZ	100	1000	367.0	367.0	55.0
MSPM33C321ASZAWR	NFBGA	ZAW	100	1000	336.6	336.6	31.8

PACKAGE OUTLINE

ZAW0100A


NFBGA - 1.5 mm max height

PLASTIC BALL GRID ARRAY




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 12X




SOLDER MASK DETAILS
NOT TO SCALE

4219786/A 01/2025

NOTES: (continued)

3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 12X

4219786/A 01/2025

NOTES: (continued)


4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

PACKAGE OUTLINE

PN0080A


LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X




SOLDER MASK DETAILS

4215166/A 08/2022

NOTES: (continued)

4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
6. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:6X

4215166/A 08/2022

NOTES: (continued)


7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

PZ0100A


LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X




SOLDER MASK DETAILS

4215169/A 03/2017

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4215169/A 03/2017

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

PM0064A

LQFP - 1.6 mm max height


PLASTIC QUAD FLATPACK




4215162/A 03/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X




SOLDER MASK DETAILS

4215162/A 03/2017

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4215162/A 03/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月