

DLP550HE 0.55 SVGA 数字微镜器件

1 特性

- 0.55 英寸对角线微镜阵列
 - SVGA (800 x 600) 阵列
 - 13.68 μ m 微镜间距
 - $\pm 12^\circ$ 微镜倾斜角 (相对于平面状态)
 - 设计用于角落照明
- LVDS 输入数据总线
- DLP550HE 芯片组包括：
 - DLP550HE DMD
 - DLPC4430 控制器
 - DLPA100 控制器电源管理和电机驱动器 IC
 - DLPA200 DMD 电源管理 IC

2 应用

- 智能照明
- 企业投影仪
- 教育投影仪


3 说明

TI DLP DLP550HE 数字微镜器件 (DMD) 是一款数控微机电系统 (MEMS) 空间光调制器 (SLM)，可用于实现明亮、经济实惠的 SVGA 显示解决方案。DLP550HE DMD 通过与 DLPC4430 显示控制器、DLPA100 电源和电机驱动器及 DLPA200 DMD 微镜驱动器配合使用，可提供实现高性能系统的能力，是需要 4:3 宽高比、高亮度和系统简单性的显示应用的理想之选。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
DLP550HE	FYA (149)	32.20 mm × 22.30 mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



DLP550HE 简化应用



内容

1 特性	1	7.4 器件功能模式	22
2 应用	1	7.5 光学接口和系统图像质量注意事项	22
3 说明	1	7.6 微镜阵列温度计算	23
4 修订历史记录	2	7.7 微镜着陆开/着陆关占空比	25
5 引脚配置和功能	3	8 应用和实施	28
6 规格	8	8.1 应用信息	28
6.1 绝对最大额定值.....	8	8.2 典型应用	28
6.2 存储条件.....	9	9 电源相关建议	31
6.3 ESD 等级.....	9	9.1 DMD 电源上电程序.....	31
6.4 建议的工作条件.....	9	9.2 DMD 电源断电过程.....	31
6.5 热性能信息.....	11	10 布局	33
6.6 电气特性.....	11	10.1 布局指南.....	33
6.7 建议运行条件下的电容值.....	12	10.2 布局示例.....	33
6.8 时序要求.....	12	11 器件和文档支持	34
6.9 系统安装接口负载.....	15	11.1 第三方产品免责声明.....	34
6.10 微镜阵列物理特性.....	17	11.2 器件支持.....	34
6.11 微镜阵列光学特性.....	18	11.3 文档支持.....	34
6.12 窗口特性.....	20	11.4 接收文档更新通知.....	35
6.13 芯片组元件使用规格.....	20	11.5 支持资源.....	35
7 详细说明	21	11.6 商标.....	35
7.1 概述.....	21	11.7 静电放电警告.....	35
7.2 功能方框图.....	21	11.8 术语表.....	35
7.3 特性说明.....	22	12 机械、封装和可订购信息	36

4 修订历史记录

日期	修订版本	注释
April 2023	*	初始发行版

5 引脚配置和功能




图 5-1. 149 引脚 FYA 封装 底视图

表 5-1. 引脚功能

引脚		网络长度 (mil)	信号	类型 ⁽¹⁾	说明
名称	编号				
数据输入					
D_AN(1)	G20	760.78	LVDS	I	数据总线 A 的 LVDS 对
D_AN(3)	H19	760.73			
D_AN(5)	F18	760.73			
D_AN(7)	E18	760.77			
D_AN(9)	C20	760.67			
D_AN(11)	B18	760.68			
D_AN(13)	A20	760.77			
D_AN(15)	B19	760.79			
D_AP(1)	H20	760.86			
D_AP(3)	G19	760.76			
D_AP(5)	G18	760.81			
D_AP(7)	D18	760.81			
D_AP(9)	D20	760.74			
D_AP(11)	A18	760.77			
D_AP(13)	B20	760.77			
D_AP(15)	A19	760.75			

表 5-1. 引脚功能 (continued)

引脚		网络长度 (mil)	信号	类型 ⁽¹⁾	说明
名称	编号				
D_BN(1)	K20	760.72	LVDS	I	数据总线 B 的 LVDS 对
D_BN(3)	J19	760.79			
D_BN(5)	L18	760.77			
D_BN(7)	M18	760.78			
D_BN(9)	P20	760.76			
D_BN(11)	R18	760.78			
D_BN(13)	T20	760.78			
D_BN(15)	R19	760.77			
D_BP(1)	J20	760.8			
D_BP(3)	K19	760.82			
D_BP(5)	K18	760.85			
D_BP(7)	N18	760.81			
D_BP(9)	N20	760.83			
D_BP(11)	T18	760.8			
D_BP(13)	R20	760.72			
D_BP(15)	T19	760.77			
DCLK_AN	D19	760.73		I	数据时钟 A 的 LVDS 对
DCLK_AP	E19	760.8			
DCLK_BN	N19	760.72		I	数据时钟 B 的 LVDS 对
DCLK_BP	M19	760.8			
数据控制输入					
SCTRL_AN	F20	760.78		I	串行控制 (同步) A 的 LVDS 对
SCTRL_AP	E20	760.7			
SCTRL_BN	L20	760.83		I	串行控制 (同步) B 的 LVDS 对
SCTRL_BP	M20	760.78			

表 5-1. 引脚功能 (continued)

引脚		网络长度 (mil)	信号	类型 ⁽¹⁾	说明
名称	编号				
微镜偏置复位输入					
MBRST(0)	C3			I	非逻辑兼容微镜偏置复位信号。直接连接至像素微镜阵列。用于固定或释放微镜。接合焊盘连接至内部下拉电阻器。
MBRST(1)	D2				
MBRST(2)	D3				
MBRST(3)	E2				
MBRST(4)	G3				
MBRST(5)	E1				
MBRST(6)	G2				
MBRST(7)	G1				
MBRST(8)	N3				
MBRST(9)	M2				
MBRST(10)	M3				
MBRST(11)	L2				
MBRST(12)	J3				
MBRST(13)	L1				
MBRST(14)	J2				
MBRST(15)	J1		NC	未使用的额外引脚。接合焊盘连接至内部下拉电阻器。请勿在 DLP® 系统板上连接。	
SCP 控制					
SCPCLK	A8			I	串行通信端口时钟。接合焊盘连接至内部下拉电路。
SCPDI	A5			I	串行通信端口数据。接合焊盘连接至内部下拉电路。
SCPENZ	B7			I	低电平有效串行通信端口使能。接合焊盘连接至内部下拉电路。
SCPDO	A9			O	串行通信端口输出
其他信号					
EVCC	A3			P	请勿在 DLP® 系统板上连接。
MODE_A	A4			I	数据带宽模式选择。接合焊盘连接至内部下拉电路。有关 DLP® 系统板连接信息，请参阅表 5-2。
PWRDNZ	B9			I	低电平有效器件复位。接合焊盘连接至内部下拉电路。
POWER					
V _{CC} ⁽²⁾	B11、 B12、 B13、 B16、 R12、 R13、 R16、 R17			P	低压 CMOS 逻辑的电源。微镜地址电极的正常高电压电源
V _{CCI} ⁽²⁾	A12、 A14、 A16、 T12、 T14、T16			P	低压 CMOS LVDS 接口的电源

表 5-1. 引脚功能 (continued)

引脚		网络长度 (mil)	信号	类型 ⁽¹⁾	说明
名称	编号				
V_{CC2} ⁽²⁾	C1、 D1、 M1、N1			P	高压 CMOS 逻辑的电源。微镜地址电极的阶跃高电压电源
V_{SS} (接地) ⁽³⁾	A6、 A11、 A13、 A15、 A17、 B4、B5、 B8、 B14、 B15、 B17、 C2、 C18、 C19、 F1、F2、 F19、 H1、 H2、 H3、 H18、 J18、 K1、K2、 L19、 N2、 P18、 P19、 R4、 R9、 R14、 R15、 T7、 T13、 T15、T17			P	所有电源的公共回路
保留信号					
RESERVED_FC	R7			I	连接至 DLP® 系统板上的 GND。接合焊盘连接至内部下拉电路。
RESERVED_FD	R8			I	连接至 DLP® 系统板上的 GND。接合焊盘连接至内部下拉电路。
RESERVED_PFE	T8			I	连接至 DLP® 系统板上的接地端。接合焊盘连接至内部下拉电路。
RESERVED_STM	B6			I	连接至 DLP® 系统板上的 GND。接合焊盘连接至内部下拉电路。
RESERVED_TP0	R10			I	请勿在 DLP® 系统板上连接。
RESERVED_TP1	T11			I	请勿在 DLP® 系统板上连接。
RESERVED_TP2	R11			I	请勿在 DLP® 系统板上连接。
RESERVED_BA	T10			O	请勿在 DLP® 系统板上连接。
RESERVED_BB	A10			O	请勿在 DLP® 系统板上连接。
RESERVED_RA1	T9			O	请勿在 DLP® 系统板上连接。
RESERVED_RB1	A7			O	请勿在 DLP® 系统板上连接。
RESERVED_TS	B10			O	请勿在 DLP® 系统板上连接。

表 5-1. 引脚功能 (continued)

引脚		网络长度 (mil)	信号	类型 ⁽¹⁾	说明
名称	编号				
RESERVED_A(0)	T2			NC	请勿在 DLP® 系统板上连接。
RESERVED_A(1)	T3				
RESERVED_A(2)	R3				
RESERVED_A(3)	T4				
RESERVED_M(0)	R2			NC	请勿在 DLP® 系统板上连接。
RESERVED_M(1)	P1			NC	请勿在 DLP® 系统板上连接。
RESERVED_S(0)	T1			NC	请勿在 DLP® 系统板上连接。
RESERVED_S(1)	R1			NC	请勿在 DLP® 系统板上连接。
RESERVED_IRQZ	T6			NC	请勿在 DLP® 系统板上连接。
RESERVED_OEZ	R5			NC	请勿在 DLP® 系统板上连接。
RESERVED_RSTZ	R6			NC	请勿在 DLP® 系统板上连接。
RESERVED_STR	T5			NC	请勿在 DLP® 系统板上连接。
RESERVED_STR	T5			NC	请勿在 DLP® 系统板上连接。
RESERVED_VB	E3、F3、 K3、L3			NC	请勿在 DLP® 系统板上连接。
RESERVED_VR	B2、B3、 P2、P3			NC	请勿在 DLP® 系统板上连接。

(1) I = 输入, O = 输出, G = 接地, A = 模拟, P = 电源, NC = 无连接。

(2) 所有 DMD 运行模式所需的电源引脚为 V_{SS}、V_{CC}、V_{CCI} 和 V_{CC2}。

(3) 必须连接 V_{SS} 才能使 DMD 正常运行。

表 5-2. 数据总线 LVDS 对与 MODE_A 之间的对应关系

MODE_A	D_A 和 D_B
GND	(1、3、5、7、9、11、13、15)
VCC	(3、7、11、15)

1. 将数据驱动到 DMD 的 DLP® ASIC 通常仅支持表 5-2 中显示的部分模式。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内（除非另有说明）。⁽¹⁾

		最小值	MON	最大值	单位
电源电压					
V_{CC}	LVCMOS 内核逻辑的电源电压 ⁽²⁾	-0.5		4	V
V_{CCI}	LVDS 接口的电源电压 ⁽²⁾	-0.5		4	V
V_{CC2}	微镜电极和 HVCMOS 电压 ⁽²⁾	-0.5		8	V
V_{MBRST}	MBRST(14:0) 的输入电压 ⁽²⁾	-28		28	V
$ V_{CCI} - V_{CC} $	电源电压差值（绝对值） ⁽³⁾			0.3	V
输入电压	所有其他输入引脚的输入电压 ⁽²⁾	-0.5		$V_{CC}+0.3$	V
$ V_{ID} $	输入差分电压（绝对值） ⁽⁴⁾			700	mV
时钟					
f_{CLOCK}	LVDS 接口的时钟频率，DCLK_A			230	MHz
f_{CLOCK}	LVDS 接口的时钟频率，DCLK_B			230	MHz
环境					
T_{ARRAY} 和 T_{WINDOW}	工作时的温度 ⁽⁵⁾	0		90	°C
	未工作时的温度 ⁽⁵⁾	-40		90	°C
$ T_{DELTA} $	窗口边沿上的任意点与陶瓷测试点 TP1 之间的绝对温度差值 ⁽⁶⁾			30	°C
T_{DP}	干燥剂密封袋外的露点标称条件			81	°C

- (1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议工作条件但在绝对最大额定值范围内，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 所有电压均以公共接地 V_{SS} 为基准。所有 DMD 运行模式都需要 V_{CC} 、 V_{CCI} 、 V_{CC2} 和 V_{SS} (GND) 电源。
- (3) 如果超过 V_{CC} 和 V_{CCI} 之间的建议允许电压差值，则可能导致电流消耗过大。
- (4) 当差分对的每个输入处于相同的电压电势时，该最大输入电压额定值适用。LVDS 差分输入不得超过 $|V_{ID}| = 700\text{mV}$ ，否则可能会导致内部端接电阻器损坏。
- (5) 有源阵列的最高温度（可以按照节 7.6 的说明进行计算）或图 7-1 中定义的窗口边沿上任意点的最高温度。图 7-1 中热测试点 TP2、TP3、TP4 和 TP5 的位置旨在测量最高窗口边沿温度。如果特定应用导致窗口边沿上的另一个点处于较高的温度，则需要使用该点。
- (6) 温度差值是陶瓷测试点 1 (TP1) 和窗口边沿上任意位置（如图 7-1 所示）之间的最大差值。图 7-1 中显示的窗口测试点 TP2、TP3、TP4 和 TP5 旨在产生最坏情况下的差值。如果特定应用导致窗口边沿上的另一个点产生更大的温度差值，则需要使用该点。

6.2 存储条件

适用于作为元件或在系统中不运行的 DMD。

		最小值	最大值	单位
T _{DMD}	DMD 贮存温度	-40	80	°C
T _{DP-AVG}	平均露点温度 (非冷凝) ⁽¹⁾		28	°C
T _{DP-ELR}	高露点温度范围 (非冷凝) ⁽²⁾	28	36	°C
CT _{ELR}	高露点温度范围内的累积时间		24	月

(1) 器件不在高露点温度范围内的随时间变化的平均值 (包括存储和运行)。

(2) 在存储和运行期间,暴露于高范围内的露点温度需要限制在 CT_{ELR} 的总累积时间以内。

6.3 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	除 MBRST(15:0) 之外的所有引脚 引脚 MBRST(15:0)	±2000 < 250
				V

(1) JEDEC 文件 JEP155 指出: 500V HBM 可实现在标准 ESD 控制流程下安全生产。

6.4 建议的工作条件

在自然通风条件下的工作温度范围内 (除非另有说明)。在该表定义的限值内运行器件时,可实现本数据表中指定的器件的功能性能。在高于或低于这些限值的条件下运行器件时,不暗示任何性能水平。

		最小值	标称值	最大值	单位
电源电压					
V _{CC}	LVC MOS 内核逻辑的电源电压 ⁽¹⁾	3.0	3.3	3.6	V
V _{CCI}	LVDS 接口的电源电压 ^{(1) (2)}	3.0	3.3	3.6	V
V _{CC2}	微镜电极和 HVCMOS 电压 ⁽¹⁾	7.25	7.5	7.75	V
V _{MBRST}	微镜偏置/复位电压	-27		26.5	V
LVC MOS 接口					
V _{IH}	输入高电压 ⁽³⁾	1.7	2.5	V _{CC} +0.3	V
V _{IL}	输入低电压 ⁽³⁾	-0.3		0.7	V
I _{OH}	高电平输出电流			-30	mA
I _{OL}	低电平输出电流			25	mA
t _{PWRDNZ}	PWRDNZ 脉冲宽度 ⁽⁴⁾	10			ns
SCP 接口					
f _{SCPCLK}	SCP 时钟频率 ⁽⁵⁾	50		500	kHz
t _{SCP_SKEW}	有效 SCPDI 与 SCPCLK 上升沿之间的时间 ⁽⁶⁾	-300		300	ns
t _{SCP_DELAY}	有效 SCPDO 与 SCPCLK 上升沿之间的时间 ⁽⁶⁾			960	ns
t _{SCP_NEG_ENZ}	SCPENZ 的下降沿和 SCPCLK 的上升沿之间的时间。 ⁽⁵⁾	6/f _{DCLK}			s
t _{SCP_OUT_EN}	SCPENZ 之后 SCP 输出缓冲器恢复 (从三态) 所需的时间			192/f _{DCLK}	s
t _{SCP_PW_ENZ}	SCPENZ 无效脉冲宽度 (高电平)	1			1/f _{scpclock}
t _r	上升时间 (20% 至 80%) ⁽⁶⁾			200	ns
t _f	下降时间 (80% 至 20%) ⁽⁶⁾			200	ns
LVDS 接口					
f _{CLOCK}	LVDS 接口的时钟频率, DCLK_A 和 DCLK_B ⁽⁷⁾		200	230	MHz
V _{ID}	输入差分电压 (绝对值) ⁽⁷⁾	100	400	600	mV

6.4 建议的工作条件 (continued)

在自然通风条件下的工作温度范围内（除非另有说明）。在该表定义的限值内运行器件时，可实现本数据表中指定的器件的功能性能。在高于或低于这些限值的条件下运行器件时，不暗示任何性能水平。

		最小值	标称值	最大值	单位
V_{CM}	共模电压 ⁽⁷⁾		1200		mV
V_{LVDS}	LVDS 电压 ⁽⁷⁾	0		1900	mV
t_r	上升时间 (20% 至 80%) ⁽⁸⁾	100		400	ns
t_f	下降时间 (80% 至 20%) ⁽⁸⁾	100		400	ns
t_{LVDS_RSTZ}	LVDS 接收器从 PWRDNZ 恢复所需的时间			10	ns
Z_{IN}	内部差分端接电阻	95		105	Ω
Z_{LINE}	线路差分阻抗 (PWB/引线)	85	90	95	Ω
环境					
T_{ARRAY}	长期工作时的阵列温度 ^{(9) (10) (11) (12) (13)}	10		40 至 70	$^{\circ}\text{C}$
	短期工作 (最长 500 个小时) 时的阵列温度 ^{(10) (14)}	0		10	$^{\circ}\text{C}$
T_{WINDOW}	工作时的窗口温度 ⁽¹⁵⁾			85	$^{\circ}\text{C}$
$ T_{DELTA} $	窗口边沿上的任意点与陶瓷测试点 TP1 之间的绝对温度差值 ⁽¹⁶⁾			14	$^{\circ}\text{C}$
T_{DP-AVG}	平均露点温度 (非冷凝) ⁽¹⁷⁾			28	$^{\circ}\text{C}$
T_{DP-ELR}	高露点温度范围 (非冷凝) ⁽¹⁸⁾	28		36	$^{\circ}\text{C}$
CT_{ELR}	高露点温度范围内的累积时间			24	月
灯照明					
ILL_{UV}	照明, 波长 < 395nm ⁽⁹⁾		0.68	2	mW/cm ²
ILL_{VIS}	照明, 波长介于 395nm 和 800nm 之间 ⁽¹³⁾		受到热限制		W/cm ²
ILL_{IR}	照明, 波长 > 800nm			10	mW/cm ²
固态照明					
ILL_{UV}	照明, 波长 < 410nm ⁽⁹⁾			3	mW/cm ²
ILL_{VIS}	照明, 波长介于 410nm 和 800nm 之间 ⁽¹³⁾		受到热限制		W/cm ²
ILL_{IR}	照明, 波长 > 800nm			10	mW/cm ²

- (1) 所有电压均以公共接地 V_{SS} 为基准。DMD 正常运行需要 V_{CC} 、 V_{CCI} 和 V_{CC2} 电源。还必须连接 V_{SS} (GND)。
- (2) 为了防止电流过大, 电源电压差值 $|V_{CCI} - V_{CC}|$ 必须小于指定的限值。请参阅节 9、图 9-1 和图 9-1。
- (3) 低速接口是 LPSDR, 遵循 JEDEC 标准第 209B 号“低功耗双倍数据速率 (LPDDR)” JESD209B 中的“电气特性和交流/直流工作条件”表中的规定。 V_{IH} 和 V_{IL} 的测试条件。
 - 频率 = 60MHz。最大上升时间 = 2.5ns (20% 至 80%)。
 - 频率 = 60MHz。最大下降时间 = 2.5ns (80% 至 20%)。
- (4) PWRDNZ 输入引脚将 SCP 复位并禁用 LVDS 接收器。PWRDNZ 输入引脚覆盖 SCPENZ 输入引脚并使 SCPDO 输出引脚处于三态。
- (5) SCP 时钟是选通时钟。占空比必须为 50% $\pm$ 10%。SCP 参数与 DCLK 的频率相关。
- (6) 请参阅图 6-2
- (7) 请参阅节 6.8 和图 6-6 中的 LVDS 时序要求。
- (8) 请参阅图 6-5 “LVDS 波形要求”。
- (9) 如果该 DMD 同时暴露于最大温度和 UV 照明 (请参阅节 6.4), 则会缩短器件寿命。
- (10) 阵列温度无法直接测量, 必须通过图 7-1 所示测试点 (TP1) 温度测量并使用节 7.6 中的热性能表进行分析计算。
- (11) 根据图 6-1, 最大工作阵列温度应根据 DMD 在最终应用中经历的微镜着陆占空比进行降额。有关微镜着陆占空比的定义, 请参阅节 7.7。
- (12) 长期定义为器件的使用寿命。
- (13) DMD 上可能入射的最大光功率受最大光功率密度和微镜阵列温度的限制。
- (14) 短期是器件使用寿命期间的总累积时间。
- (15) 图 7-1 中显示的热测试点 TP2、TP3、TP4 和 TP5 的位置旨在测量最高窗口边沿温度。对于大多数应用, 所示位置代表最高窗口边沿温度。如果特定应用导致窗口边沿上的其他点处于更高的温度, 则应将测试点添加到这些位置。
- (16) 温度差值是陶瓷测试点 1 (TP1) 和窗口边沿上任意位置 (如图 7-1 所示) 之间的最大差值。图 7-1 中显示的窗口测试点 TP2、TP3、TP4 和 TP5 旨在产生最坏情况下的温度差值。如果特定应用导致窗口边沿上的另一个点产生更大的温度差值, 则应使用该点。
- (17) 器件不在“高露点温度范围”内的随时间变化的平均值 (包括存储和运行)。

(18) 在存储和运行期间，暴露于高范围内的露点温度应限制在 CT_{ELR} 的总累积时间以内。




图 6-1. 最大建议阵列温度 - 降额曲线

6.5 热性能信息

热指标	DLP550HE	单位
	FYA 封装	
	149 引脚	
有源区域至测试点 1 (TP1) 的热阻 ⁽¹⁾	0.6	°C/W

- (1) 该 DMD 可以将吸收和耗散的热量传导至封装背面。冷却系统必须能够将封装保持在节 6.4 中指定的温度范围内。该 DMD 上的总热负荷主要由有源区域吸收的入射光驱动，不过可能还会有一部分来自窗口孔隙吸收的光能和阵列的电功率耗散。建议将光学系统设计为尽量减少处于窗口通光孔径之外的光能，因为该区域的任何额外热负荷都会显著降低器件的可靠性。

6.6 电气特性

在自然通风条件下的工作温度范围内（除非另有说明）。

参数	测试条件	最小值	典型值	最大值	单位
V_{OH} 高电平输出电压	$V_{CC} = 3V, I_{OH} = -15mA$	2.4			V
V_{OL} 低电平输出电压	$V_{CC} = 3.6V, I_{OL} = 10mA$			0.4	V
I_{OZ} 高阻抗输出电流	$V_{CC} = 3.6V$			10	μA
I_{IL} 低电平输入电流	$V_{CC} = 3.6V, V_I = 0$			-5	μA
I_{IH} 高电平输入电流 ⁽¹⁾	$V_{CC} = 3.6V, V_I = V_{CC}$			200	μA
I_{CC} 电源电流 V_{CC} ⁽²⁾	$V_{CC} = 3.6V$			280	mA
I_{CC1} 电源电流 V_{CC1} ⁽²⁾	$V_{CC1} = 3.6V$			235	mA
I_{CC2} 电源电流 V_{CC2}	$V_{CC2} = 7.8V$			25	mA
电源总输入功率				2.28	W

- (1) 仅适用于 LVCMOS 引脚。不包括 LVDS 引脚和测试焊盘引脚。
(2) 为了防止电流过大，电源电压差值 $|V_{CC1} - V_{CC2}|$ 必须小于节 6.4 中指定的限值。

6.7 建议运行条件下的电容值

在自然通风条件下的工作温度范围内且 $f = 1\text{MHz}$ (除非另有说明)

参数		测试条件	最小值	最大值	单位
C_I	输入电容			10	pF
C_O	输出电容			10	pF
C_{IM}	MBRST(14:0) 输入电容	800 x 600 阵列所有输入互连	160	200	pF

6.8 时序要求

在节 6.4 中所述的条件下 (除非另有说明)。

参数说明			信号	最小值	典型值	最大值	单位
LVDS ⁽¹⁾							
t_C	时钟周期	DCLK_A	LVDS	4.34	5		ns
t_C	时钟周期	DCLK_B	LVDS	4.34	5		ns
t_W	脉冲宽度	DCLK_A	LVDS	2.17	2.5		ns
t_W	脉冲宽度	DCLK_B	LVDS	2.17	2.5		ns
t_{SU}	建立时间	D_A(15:0), DCLK_A 之前	LVDS	0.35			ns
t_{SU}	建立时间	D_A(15:0), DCLK_B 之前	LVDS	0.35			ns
t_{SU}	建立时间	SCTRL_A, DCLK_A 之前	LVDS	0.35			ns
t_{SU}	建立时间	SCTRL_B, DCLK_B 之前	LVDS	0.35			ns
t_H	保持时间	D_A(15:0), DCLK_A 之后	LVDS	0.65			ns
t_H	保持时间	D_B(15:0), DCLK_B 之后	LVDS	0.65			ns
t_H	保持时间	SCTRL_A, DCLK_A 之后	LVDS	0.65			ns
t_H	保持时间	SCTRL_B, DCLK_B 之后	LVDS	0.65			ns
t_{SKEW}	偏斜时间	通道 B 相对于通道 A ^{(2) (3)}	LVDS	- 1.25		1.25	ns

(1) 有关 LVDS 的时序要求, 请参阅图 6-6。

(2) 通道 A (总线 A) 包括以下 LVDS 对: DCLK_AN 和 DCLK_AP、SCTRL_AN 和 SCTRL_AP、D_AN(15:0) 和 D_AP(15:0)。

(3) 通道 B (总线 B) 包括以下 LVDS 对: DCLK_BN 和 DCLK_BP、SCTRL_BN 和 SCTRL_BP、D_BN(15:0) 和 D_BP(15:0)。





图 6-2. SCP 时序要求

有关 f_{SCPCLK} 、 t_{SCP_DS} 、 t_{SCP_DH} 和 t_{SCP_PD} 规格，请参阅节 6.4。

有关 t_r 和 t_f 规格和条件，请参阅节 6.4。



未按比例显示。

请参阅节 6.8。

有关 LVDS 引脚和 SCP 引脚列表，请参阅节 5。

图 6-3. 上升时间和下降时间




图 6-4. 输出传播测量的测试负载电路

在分析输出时序时，必须考虑测试仪引脚电子元件及其传输线路影响。系统设计人员必须使用 IBIS 或其他仿真工具将时序基准负载与系统环境相关联。请参阅图 6-4。

Not to Scale




图 6-5. LVDS 波形要求

有关 V_{CM} 、 V_{ID} 和 V_{LVDS} 规格和条件，请参阅节 6.4。




图 6-6. 时序要求

有关时序要求以及定义 D_P(0:x) 和 D_N(0:x) 的每通道 (总线) LVDS 对的信息, 请参阅节 6.8。

6.9 系统安装接口负载

参数	最小值	典型值	最大值	单位
当向电气接口和热界面区域施加负载时				
要向电气接口区域施加的最大负载 ⁽¹⁾			111	N
要向热界面区域施加的最大负载 ⁽¹⁾			111	N
当仅向电气接口区域施加负载时				
要向电气接口区域施加的最大负载 ⁽¹⁾			222	N
要向热界面区域施加的最大负载 ⁽¹⁾			0	N

(1) 在图 6-7 所示的区域内均匀分布




图 6-7. 系统安装接口负载

6.10 微镜阵列物理特性

表 6-1. 微镜阵列物理特性

参数说明		值	单位
有源列数 ⁽¹⁾	M	800	微镜
有源行数 ⁽¹⁾	N	600	
微镜 (像素) 间距 ⁽¹⁾	P	13.68	μm
微镜有源阵列宽度 ⁽¹⁾	微镜间距 × 有源列数	10.944	mm
微镜有源阵列高度 ⁽¹⁾	微镜间距 × 有源行数	8.208	mm
微镜有源边框尺寸 ⁽²⁾	微镜池 (POM)	6	微镜数/侧

- (1) 请参阅图 6-8。
(2) 有源阵列周围边框的结构和质量包括一条称为微镜池 (POM) 的部分起作用的微镜带。这些微镜在结构上和/或电气上被阻止向亮或“打开”状态倾斜，但仍需要进行电偏置以向“关闭”状态倾斜。




图 6-8. 微镜阵列物理特性

有关 M、N 和 P 规格，请参阅节 6.10 表。

6.11 微镜阵列光学特性

参数		测试条件	最小值	典型值	最大值	单位
器件之间的微镜倾斜角变化 ^{(1) (2) (3) (4)}		着陆状态	11	12	13	°
微镜交叉时间 ⁵		典型性能	4			μs
微镜开关时间 ⁶		典型性能	11			
图像性能 ⁽⁷⁾	有源区域中的亮像素 ⁽⁸⁾	灰度 10 屏幕 ⁽⁹⁾	0			微镜
	POM 中的亮像素 ⁽¹⁰⁾	灰度 10 屏幕 ⁽⁹⁾	1			微镜
	有源区域中的暗像素 ⁽¹¹⁾	白色屏幕	4			微镜
	相邻像素 ⁽¹²⁾	任何屏幕	0			微镜
	有源区域中的不稳定像素 ⁽¹³⁾	任何屏幕	0			微镜

- (1) 相对于整个微镜阵列形成的平面进行测量
- (2) 表示位于同一器件上或位于不同器件上的任意两个单独微镜之间可能产生的变化。
- (3) 对于某些应用，在整个系统光学设计中考虑微镜倾斜角的变化是至关重要的。对于某些系统光学设计，器件内的微镜倾斜角变化可能会导致从微镜阵列反射的光场出现可察觉的不均匀性。对于某些系统光学设计，器件之间的微镜倾斜角变化可能会导致色度变化、系统效率变化或系统对比度变化。
- (4) 当微镜阵列着陆（未停放）时，每个单独微镜的倾斜方向由与每个单独微镜相关联的 CMOS 存储单元的二进制内容决定。二进制值 1 使微镜在打开状态方向上着陆。二进制值 0 使微镜在关闭状态方向上着陆。请参阅图 6-9
- (5) 微镜标称从一个着陆状态转换到相反着陆状态所需的时间
- (6) 微镜连续转换之间的最短时间
- (7) 验收条件：将使用以下投影图像测试条件评估所有 DMD 图像性能返回值：
 - 测试设置去伽玛校正应该是线性的
 - 测试设置亮度、对比度应设置为标称值
 - 投影图像的对角线尺寸应至少为 60 英寸
 - 投影屏幕应具有 1 倍的增益
 - 应以至少 8 英尺的观看距离查看图像
 - 在所有图像性能测试期间，图像应处于焦点位置
- (8) 亮度像素定义：卡在打开位置、明显比周围像素亮的单个像素或微镜
- (9) 灰度 10 屏幕定义：屏幕的所有区域均采用以下设置进行着色：
 - 红色 = 10/255
 - 绿色 = 10/255
 - 蓝色 = 10/255
- (10) POM 定义：有源区域周围处于关闭状态的微镜的矩形边框。
- (11) 暗像素定义：卡在关闭位置、明显比周围像素暗的单个像素或微镜。
- (12) 相邻像素定义：共享公共边界或公共点的两个或多个卡住的像素，也称为集群。
- (13) 不稳定像素定义：不按加载到存储器中的参数顺序运行的单个像素或微镜。不稳定像素看起来与图像异步闪烁。

Illumination

Pond Of Micromirrors (POM) omitted for clarity.

Details omitted for clarity. Not to scale.




图 6-9. 微镜着陆方向和倾斜

有关 M、N 和 P 规格，请参阅节 6.10 表。

6.12 窗口特性

表 6-2. DMD 窗口特性

参数	最小值	标称值
窗口材料		Corning Eagle XG
546.1nm 时的窗口折射率		1.5119
窗口透射率, 420 – 680nm 波长范围内的最小值。适用于所有 0° – 30° AOI。 (1) (2)	97%	
窗口透射率, 420 – 680nm 波长范围内的平均值。适用于所有 30° – 45° AOI。 (1) (2)	97%	

(1) 单通, 两个表面, 玻璃

(2) AOI - 入射角是入射光线与反射或折射表面的法线之间的角度。

6.13 芯片组元件使用规格

DLP550HE DMD 需要与适用 DLP 芯片组的其他元件 (包括包含或实现 TI DMD 控制技术的元件) 结合使用才能实现可靠运行。TI DMD 控制技术包含用于操作或控制 DLP DMD 的 TI 技术和器件。

备注

TI 对因光学系统工作条件超过上述限制而导致的图像质量伪影或 DMD 故障不承担任何责任。


7 详细说明

7.1 概述

该 DMD 是一款 0.55 英寸对角线空间光调制器，其中包含一个高反射铝微镜阵列。该 DMD 是一个电输入、光输出微机电系统 (MEMS)。电气接口为低压差分信号 (LVDS)。该 DMD 由 1 位 CMOS 存储单元的二维阵列组成。该阵列被组织成 M 个存储单元列乘以 N 个存储单元行的栅格。请参见节 7.2。通过改变底层 CMOS 寻址电路的地址电压和微镜复位信号 (MBRST)，可以单独控制微镜的正偏转角或负偏转角。

DLP550HE DMD 是 DLP550HE DMD、DLPC4430 显示控制器、DLPA100 电源和电机驱动器以及 DLPA200 微镜驱动器所组成的芯片组的一部分。为了确保可靠运行，DLP550HE DMD 必须始终与 DLPC4430 显示控制器、DLPA100 电源和电机驱动器以及 DLPA200 微镜驱动器搭配使用。

7.2 功能方框图



有关通道 A、B 的引脚详细信息，请参阅节 5 和节 6.8 的“LVDS 接口”部分。

7.3 特性说明

7.3.1 电源接口

该 DMD 需要 3 个直流电压：DMD_P3P3V、 V_{OFFSET} 和 MBRST。DMD_P3P3V 由 DLPA100 电源和电机驱动器以及 DLPA200 DMD 微镜驱动器创建。DLPA100 和 DLPA200 均产生 DMD 主电压，并为各种外设（TMP411、I²C 和 TI 电平转换器）供电。DMD_P3P3V 提供 DMD 所需的 VCC 电压。 V_{CC2} (8.5V) 和 MBRST 由 DLPA200 生成，提供给 DMD 以控制微镜。

7.3.2 时序

此数据表提供器件引脚上的时序。在分析输出时序时，必须考虑测试仪引脚电子元件及其传输线路影响。图 6-4 展示了被测输出的等效测试负载电路。时序基准负载不能作为任何特定系统环境的精确表示，也不能描述生产测试所呈现的实际负载。系统设计人员需要使用 IBIS 或其他仿真工具将时序基准负载与系统环境相关联。所述负载电容值仅用于表征和测量交流时序信号。该负载电容值并不表示器件能够驱动的最大负载。

7.4 器件功能模式

DMD 功能模式由 DLPC4430 显示控制器控制。请参阅 [DLPC4430 显示控制器数据表](#) 或联系 TI 应用工程师。

7.5 光学接口和系统图像质量注意事项

TI 对终端设备的光学性能不承担任何责任。要实现所需的终端设备光学性能，需要在众多元件和系统设计参数之间进行权衡。系统光学性能和图像质量优化与光学系统设计参数权衡密切相关。虽然不可能预见每一个可以想象的应用，但投影仪图像质量和光学性能取决于是否符合以下各节中所述的光学系统工作条件。

7.5.1 数字光圈和杂散光控制

TI 建议由照明光学元件的数值孔径定义的光锥角与由投影光学元件的数值孔径定义的光锥角相同。除非在照明和/或投影光瞳中添加了适当的孔径以阻挡来自投影透镜的平面光和杂散光，否则该角度不得超过标称器件微镜倾斜角。微镜倾斜角定义了 DMD 将“打开”光路与任何其他光路分开的能力，包括来自 DMD 窗口、DMD 边框结构或 DMD 附近其他系统表面（例如棱镜或透镜表面）的不良平面状态镜面反射。如果数值孔径超过微镜倾斜角，或者如果投影数值孔径角比照明数值孔径角大两度以上（反之亦然），则显示器边框和/或有源区域中可能会出现对比度下降和不良的伪影。

7.5.2 光瞳匹配

TI 的光学和图像质量规格假定照明光学元件的出射光瞳标称中心位于投影光学元件的入射光瞳的 2° 范围内。光瞳失准会在显示器的边框和/或有源区域中产生不良伪影，这可能需要额外的系统孔径来控制，尤其是在系统的数值孔径超过像素倾斜角的情况下。

7.5.3 照明溢出

该器件的有源区域被内部 DMD 窗口表面上的孔隙包围，该孔隙掩盖了正常视图中 DMD 芯片组装的结构，并且其大小可以预测多种光学工作条件。照亮窗口孔隙的溢出光会因窗口孔隙开口的边缘和屏幕上可能可见的其他表面异常而产生伪影。建议将照明光学系统设计为限制入射到窗口孔隙任何位置的光通量，使其不超过有源区域中平均通量水平的约 10%。根据特定系统的光学架构，溢出光可能必须进一步减少到建议的 10% 水平以下才能被接受。

7.6 微镜阵列温度计算




图 7-1. DMD 热测试点

微镜阵列温度无法直接测量，因此必须根据封装外部的测量点、封装热阻、电功率和照明热负荷进行分析计算。以下公式提供了阵列温度与基准陶瓷温度 (图 7-1 中的热测试 TP1) 之间的关系：

$$T_{\text{ARRAY}} = T_{\text{CERAMIC}} + (Q_{\text{ARRAY}} \times R_{\text{ARRAY-TO-CERAMIC}}) \quad (1)$$

$$Q_{\text{ARRAY}} = Q_{\text{ELECTRICAL}} + Q_{\text{ILLUMINATION}} \quad (2)$$

其中

- T_{ARRAY} = 计算得出的阵列温度 (°C)
- T_{CERAMIC} = 测得的陶瓷温度 (°C) (TP1 位置)
- $R_{\text{ARRAY-TO-CERAMIC}}$ = [热性能信息](#) 中指定的阵列至陶瓷 TP1 的封装热阻 (°C/瓦)
- Q_{array} = 阵列上的总 DMD 功率 (W) (电气 + 吸收)
- $Q_{\text{ELECTRICAL}}$ = 标称电功率 (W)
- Q_{INCIDENT} = 入射照明光功率 (W)
- $Q_{\text{ILLUMINATION}} = (\text{DMD 平均热吸收率} \times Q_{\text{INCIDENT}}) (W)$
- DMD 平均热吸收率 = 0.42

DMD 的电功率耗散是可变的，取决于电压、数据速率和工作频率。计算阵列温度时使用的标称电功率为 0.8W。从光源吸收的功率是可变的，取决于微镜的工作状态和光源的强度。上面显示的公式对于单芯片或多芯片 DMD 系统有效。它假设有源阵列上的照明分布为 83.7%，阵列边界上的照明分布为 16.3%。

以下是典型投影应用的示例计算：

$$Q_{\text{INCIDENT}} = 25\text{W (measured)} \quad (3)$$

$$T_{\text{CERAMIC}} = 55.0^{\circ}\text{C (measured)} \quad (4)$$

$$Q_{\text{ELECTRICAL}} = 0.8\text{ W} \quad (5)$$

$$Q_{\text{ARRAY}} = 0.8\text{W} + (0.42 \times 25\text{ W}) = 11.3\text{ W} \quad (6)$$

$$T_{\text{ARRAY}} = 55.0^{\circ}\text{C} + (11.3\text{W} \times 0.6^{\circ}\text{C/W}) = 61.8^{\circ}\text{C} \quad (7)$$

7.7 微镜着陆开/着陆关占空比

7.7.1 微镜着陆开/着陆关占空比的定义

微镜着陆开/着陆关占空比（着陆占空比）表示单个微镜着陆于打开状态的时长（百分比）与同一微镜着陆于关闭状态的时长之比。

例如，100/0 的着陆占空比表示基准像素在 100% 的时间内处于打开状态（在 0% 的时间内处于关闭状态）；而 0/100 表示像素在 100% 的时间内处于关闭状态。同样，50/50 表示像素在 50% 的时间内处于打开状态，在 50% 的时间内处于关闭状态。

请注意，在评估着陆占空比时，从一种状态（打开或关闭）切换到另一种状态（关闭或打开）所花费的时间被认为可以忽略不计，因此被忽略。

由于微镜只能以一种状态或另一种状态（打开或关闭）着陆，因此两个数字（百分比）的总和始终为 100。

7.7.2 DMD 的着陆占空比和使用寿命

了解（最终产品或应用的）长期平均着陆占空比很重要，因为使所有（或部分）DMD 微镜阵列（也称为有源阵列）长时间处于非对称着陆占空比会缩短 DMD 的使用寿命。

请注意，相关的是着陆占空比的对称性/不对称性。着陆占空比的对称性取决于两个数字（百分比）的接近程度。例如，50/50 的着陆占空比是完全对称的，而 100/0 或 0/100 的着陆占空比是完全不对称的。

7.7.3 着陆占空比和运行 DMD 温度

DMD 工作时的温度和着陆占空比相互作用，影响 DMD 的使用寿命，可以利用这种相互作用来减少非对称着陆占空比对 DMD 使用寿命的影响。这在降额曲线中进行了量化。该曲线的重要性在于：

- 该曲线上的所有点均表示相同的使用寿命。
- 该曲线上方的所有点均表示较短的使用寿命较低（离曲线越远，使用寿命越短）。
- 该曲线下方的所有点均表示较长的使用寿命（离曲线越远，使用寿命越长）。

实际上，该曲线指定了给定长期平均着陆占空比下的最高 DMD 工作温度。

7.7.4 估算产品或应用的长期平均着陆占空比

在给定的时间段内，给定像素的着陆占空比取决于该像素显示的图像内容。

例如，在最简单的情况下，当在给定时间段内在给定像素上显示纯白色时，该像素将在该时间段内经历 100/0 着陆占空比。同样，当显示纯黑色时，该像素将经历 0/100 着陆占空比。

在两个极端之间（暂时忽略可能对传入图像应用的颜色和任何图像处理），着陆占空比与灰度值一一对应，如表 7-1 所示。

表 7-1. 灰度值和着陆占空比

灰度值	着陆占空比
0%	0/100
10%	10/90
20%	20/80
30%	30/70
40%	40/60
50%	50/50
60%	60/40
70%	70/30
80%	80/20
90%	90/10
100%	100/0

要考虑色彩再现（但仍忽略图像处理），需要了解给定像素的每种构成原色（红色、绿色和/或蓝色）的颜色强度（0% 至 100%）以及每种原色的颜色周期时间，其中“颜色周期时间”是必须显示某种给定原色以实现所需白点的帧时间的总百分比。

在给定的时间段内，可以通过以下公式来计算给定像素的着陆占空比：

- $\text{Landed Duty Cycle} = (\text{Red_Cycle_}\% \times \text{Red_Scale_Value}) + (\text{Green_Cycle_}\% \times \text{Green_Scale_Value}) + (\text{Blue_Cycle_}\% \times \text{Blue_Scale_Value})$

其中

- Red_Cycle_%、Green_Cycle_% 和 Blue_Cycle_%（分别）表示显示红色、绿色和蓝色以实现所需白点的帧时间百分比。(1)

例如，假设红色、绿色和蓝色周期时间分别为 50%、20% 和 30%（以实现所需的白点），那么各种红色、绿色和蓝色强度组合的着陆占空比如表 7-2 和表 7-3 所示。

表 7-2. 全色的着陆占空比示例，颜色百分比

红色占空比	绿色占空比	蓝色占空比
50%	20%	30%

表 7-3. 全色的着陆占空比示例

红色标度	绿色标度	蓝色标度	着陆占空比
0%	0%	0%	0/100
100%	0%	0%	50/50
0%	100%	0%	20/80
0%	0%	100%	30/70
12%	0%	0%	6/94
0%	35%	0%	7/93
0%	0%	60%	18/82
100%	100%	0%	70/30
0%	100%	100%	50/50
100%	0%	100%	80/20
12%	35%	0%	13/87
0%	35%	60%	25/75
12%	0%	60%	24/76
100%	100%	100%	100/0

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

德州仪器 (TI) 的 DLP 技术是一种利用数字微镜器件 (DMD) 来调制光的微电子机械系统 (MEMS) 技术。该 DMD 是一款空间光调制器，可将来自照明源的入射光反射到两个方向之一，即朝向投影光学元件或收集光学元件。大尺寸微镜阵列和陶瓷封装可以为明亮显示应用提供出色的热性能。使用 DLP550HE 的典型应用包括智能照明、教育投影仪和商务投影仪。


以下可订购产品已被 DLP550HE 取代：

器件信息

器件型号	封装	封装尺寸 (标称值)	机械 ICD
DLP550HET	FYA (149)	32.20mm × 22.30mm	2512649
8060-643AB	FYA (149)	32.20mm × 22.30mm	2512649

8.2 典型应用

DLP550HE DMD 与 DLPC4430 数字控制器、DLPA100 电源管理器件和 DLPA200 微镜驱动器相结合，可为明亮、多彩的显示应用提供 SVGA 分辨率。图 8-1 展示了使用 DLP550HE 和其他系统元件的典型显示系统。






图 8-1. 典型的 DLPC4430 应用 (LED - 顶部 , LPCW - 底部)

8.2.1 设计要求

DLP 0.55 英寸 SVGA 芯片组创建了一个强大的投影系统。该芯片组包括 DLP550HE、DLPC4430、DLPA100 和 DLPA200。DLP550HE 用作显示系统中的核心成像器件，包含一个 0.55 英寸微镜阵列。DLPC4430 控制器是 DMD 与系统其他部分之间的数字接口。该控制器通过从前端接收器获取转换后的源数据并通过高速接口将其传输到 DMD 来驱动 DMD。DLPA100 电源管理器件为控制器和色轮电机控制提供稳压器。DLPA200 提供电源和时序来驱动 DLP550HE。为了确保可靠运行，DLP550HE DMD 必须始终与 DLPC4430 显示控制器、DLPA100 PMIC 驱动器和 DLPA200 DMD 微镜驱动器搭配使用。

显示系统的其他核心元件包括光源、照明和投影光学元件的光学引擎、其他电气元件和机械部件以及软件。光源选项包括灯、LED、激光或激光荧光。使用的照明类型和所需的亮度将对整个系统设计和尺寸产生重大影响。

8.2.2 详细设计过程

如需 DLPC4430 显示控制器和 DLP550HE DMD 连接帮助，请参阅参考设计原理图。对于完整的 DLP 系统，需要包含 DLP550HE DMD、相关光源、光学元件和必要机械部件的光学模块或光引擎。光学模块通常由专门为 DLP 投影仪设计光学元件的光学 OMM (光学模块制造商) 提供。

8.2.3 应用曲线




图 8-2. 亮度与电流之间的关系

9 电源相关建议

运行 DMD 需要以下所有电源： V_{CC} 、 V_{CCI} 和 V_{CC2} 。还必须连接 V_{SS} 。DMD 上电和下电时序由 DLPC4430 显示控制器严格控制。

备注

为了确保 DMD 可靠运行，必须遵循以下电源时序要求。如果不遵循规定的上电和下电程序，则可能会影响器件的可靠性。在上电和下电操作期间必须协调 V_{CC} 、 V_{CCI} 和 V_{CC2} 电源。还必须连接 V_{SS} 。如果未满足以下任何要求，则会导致 DMD 的可靠性和寿命显著降低。请参见图 9-1。

9.1 DMD 电源上电程序

- 在上电期间， V_{CC} 和 V_{CCI} 必须始终在 DMD 上施加 V_{CC2} 之前启动并稳定。
- 上电期间的电源压摆率是灵活的，前提是瞬态电压电平符合节 6.1 和节 6.4 中列出的要求。
- 上电期间，只有在 V_{CC} 和 V_{CCI} 稳定至节 6.4 表中列出的工作电压后 LVCMOS 输入引脚才能被驱动为高电平。

9.2 DMD 电源断电过程

- 在断电期间，必须提供 V_{CC} 和 V_{CCI} ，直到 V_{CC2} 放电至处于指定的接地限制范围内。请参见节 6.4。
- 断电期间的电源压摆率是灵活的，前提是瞬态电压电平符合节 6.1 和节 6.4 中列出的要求。在断电期间，LVCMOS 输入引脚电压必须小于节 6.4 中指定的值。




图 9-1. 电源时序

- 有关引脚功能，请参阅引脚配置和功能。
- 在 V_{CC2} 上电之前， V_{CC} 必须已上电并保持稳定。
- $PWRDNZ$ 有两个打开选项。选项 1：直到 V_{CC} 和 V_{CC2} 上电并保持稳定后 $PWRDNZ$ 才变为高电平，或选项 2：在 V_{CC} 和 V_{CC2} 上电并保持稳定后， $PWRDNZ$ 必须输出低电平脉冲并持续 T_{PWRDNZ} 或 10ns。
- 至少经过 T_{LVDS_ARSTZ} 或 $2\ \mu s$ $PWRDNZ$ 变为高电平产生的等待时间后 LVDS 接收器才能恢复。

- E. DMD 微镜停放序列完成后，DLP 控制器软件启动硬件断电，从而激活 PWRDNZ 并禁用 V_{CC2} 。
- F. 在断电情况下，DLP 控制器硬件执行紧急 DMD 微镜停放程序，PWRDNZ 变为低电平。
- G. V_{CC} 必须保持高电平，直到 V_{CC2} 变为低电平。
- H. 为了防止电流过大，电源电压差值 $|V_{CCI} - V_{CC}|$ 必须小于 [节 6.4](#) 中指定的限值。

10 布局

10.1 布局指南

DLP550HE DMD 是由 DLPC4430 显示控制器以及 DLPA100 电源和电机驱动器共同控制的芯片组的一部分。这些指南旨在帮助设计采用 DLP550HE DMD 的 PCB 板。DLP550HE DMD 板是一款高速多层 PCB，主要采用高速数字逻辑，为 DMD LVDS 信号提供高达约 400MHz 的双边沿时钟速率。其余的引线由低速数字 LVTTTL 信号组成。TI 建议将微型电源平面用于 VOFFSET 和 MBRST[0:15]。需要为 DMD_P3P3V(3.3 V) 和接地使用实心平面。PCB 的目标阻抗为 $50\Omega \pm 10\%$ ，LVDS 引线为 $100\Omega \pm 10\%$ 差分。TI 建议使用表 10-1 中所述的 8 层堆叠。

10.2 布局示例

10.2.1 层级

表 10-1 展示了每层的层堆叠和覆铜重量。如有必要，允许信号路由层上的小子平面将元件连接到顶层/底层的主要子平面。

表 10-1. 层堆叠

层编号	层名称	覆铜重量	注释
1	A 侧 - 仅 DMD	1.5oz。	DMD、迂回、低频信号、电源子平面
2	接地	1oz。	实心接地平面 (网络 GND)
3	信号	0.5oz。	50Ω 和 100Ω 差分信号
4	接地	1oz。	实心接地平面 (网络 GND)
5	DMD_P3P3V	1oz。	+3.3V 电源平面 (网络 DMD_P3P3V)
6	信号	0.5oz。	50Ω 和 100Ω 差分信号
7	接地	1oz。	实心接地平面 (网络 GND)
8	B 侧 - 所有其他元件	1.5oz。	分立式元件、低频信号、电源子平面

10.2.2 阻抗要求

对所有信号，TI 建议电路板具有 $50\Omega \pm 10\%$ 的匹配阻抗。特殊阻抗要求列出了例外情况。

表 10-2. 特殊阻抗要求

信号类型	信号名称	阻抗 (Ω)
A 通道 LVDS 差分对	D_AP(0:15)、D_AN(0:15)	每个对具有 $100 \pm 10\%$ 的差值
	DCLK_AP、DCLK_AN	
	SCTRL_AP、SCTRL_AN	
B 通道 LVDS 差分对	D_BP(0:15)、D_BN(0:15)	每个对具有 $100 \pm 10\%$ 的差值
	DCLK_BP、DCLK_BN	
	SCTRL_BP、SCTRL_BN	

10.2.3 布线宽度、间距

除非另有说明，否则 TI 建议所有信号都遵循 0.005 英寸/0.005 英寸设计规则。与 PWB 周围接地环之间的最小布线间隙为 0.10 英寸。实际布线宽度和间隙将根据阻抗和叠层要求分析来确定。

11 器件和文档支持

11.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

11.2 器件支持

11.2.1 器件命名规则




图 11-1. 器件型号说明

11.2.2 器件标识

器件标识将包括可读信息和一个二维矩阵码。图 11-2 展示了人类可读信息。二维矩阵码是一个字母数字字符串，其中包含 DMD 器件型号、序列号的第 1 部分和序列号的第 2 部分。

示例：DLP550HEA0FYA




图 11-2. DMD 标记位置

11.3 文档支持

11.3.1 相关文档

以下文档包含与和 DLP550HE 一起使用的芯片组元件相关的更多信息：

- [DLPC4430 显示控制器数据表](#)
- [DLPA100 电源和电机驱动器数据表](#)
- [DLPA200 微镜驱动器数据表](#)

11.4 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.5 支持资源

TI E2E™ 支持论坛是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

11.6 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

11.7 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.8 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

12 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
DLP550HEA0FYA	ACTIVE	CPGA	FYA	149	33	RoHS & Green	NI-PD-AU	N / A for Pkg Type	0 to 70		Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBsolete: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

8

7

6

5

4

3

DWG NO

2512194

SH 1

1

NOTES: UNLESS OTHERWISE SPECIFIED:

- 1 SUBSTRATE EDGE PERPENDICULARITY TOLERANCE APPLIES TO ENTIRE SURFACE
- 2 DIE PARALLELISM TOLERANCE APPLIES TO DMD ACTIVE ARRAY ONLY
- 3 ROTATION ANGLE OF DMD ACTIVE ARRAY IS A REFINEMENT OF THE LOCATION TOLERANCE AND HAS A MAXIMUM ALLOWED VALUE OF 0.8 DEGREES
- 4 SUBSTRATE SYMBOLIZATION PAD, AND PLATING AT BOTTOM OF DATUMS B AND C HOLES TO BE ELECTRICALLY CONNECTED TO VSS PLANE WITHIN THE SUBSTRATE
- 5 BOUNDARY MIRRORS SURROUNDING THE DMD ACTIVE AREA
- 6 MAXIMUM ENCAPSULANT PROFILE SHOWN
- 7 ENCAPSULANT ALLOWED ON THE SURFACE OF THE CERAMIC IN THE AREA SHOWN IN VIEW B (SHEET 2). ENCAPSULANT SHALL NOT EXCEED 0.200 THICKNESS MAXIMUM.
- 8 SUBSTRATES PLATED WITH Ni/Au SHALL HAVE THE THREE-DIGIT NUMERICAL MARKING IN THE AREA ABOVE THE SYMBOLIZATION PAD. SUBSTRATES PLATED WITH Ni/Pd/Au SHALL HAVE THE MARKING IN THE AREA BELOW THE SYMBOLIZATION PAD.

© COPYRIGHT 2012 TEXAS INSTRUMENTS UN-
PUBLISHED, ALL RIGHTS RESERVED.

REVISIONS

REV	DESCRIPTION	DATE	APPROVED
A	ECO 2121693, INITIAL RELEASE	01/17/2012	F. ARMSTRONG
B	ECO 2123271, CHG TO LARGE SYMBOLIZATION PAD	03/16/2012	F. ARMSTRONG
C	ECO 2135103, ADD NOTE 8 TO SHEETS 1 & 4	08/02/2013	F. ARMSTRONG
D	ECO 2168422, ADD FYA PACKAGE TO TITLE	08/17/17	M. AVERY

INCIDENT LIGHT

F - SHT. 4

F - SHT. 4

(ø2.000) B

0.200 E 1

3.000±0.500

3.000±0.500

22.300±0.220

SEE VIEW E (SHEET 3)
FOR WINDOW AND ACTIVE
ARRAY DIMENSIONS

4.010±0.150

15.848±0.150

3.091±0.150

24.597±0.150

32.200±0.320

(1.500)

6 ENCAPSULANT

SUBSTRATE

WINDOW

0.800 MAX

(0.713)

3 PLACES
INDICATED
(SHEET 2)

2.950±0.240

149X 1.400±0.100

(ø0.305)

WINDOW APERTURE

1.050±0.050

1.753±0.079

1.040±0.063

ACTIVE ARRAY

0.0254 A 2
0.020 GSECTION A-A
SCALE 20/1

-1 QTY	ITEM NO	PART OR IDENTIFYING NUMBER	NOMENCLATURE OR DESCRIPTION				NOTES
PARTS LIST							
		UNLESS OTHERWISE SPECIFIED DIMENSIONS ARE IN MILLIMETERS TOLERANCES: ANGLES ± 1° 2 PLACE DECIMALS ±0.25 3 PLACE DECIMALS ±0.50 REMOVE ALL BURRS AND SHARP EDGES INTERPRET DIMENSIONS IN ACCORDANCE WITH ASME Y14.5-1994 DIMENSIONAL LIMITS APPLY BEFORE PROCESSES PARENTHETICAL INFO FOR REF ONLY	DWN F. ARMSTRONG	DATE 01/17/12	TEXAS INSTRUMENTS <i>Dallas, Texas</i>		
			ENGR F. ARMSTRONG	01/17/12			
			QA P. KONRAD	01/19/12	ICD, MECHANICAL, DMD .55" XGA 2xLVDS V2 SERIES 450 (FYA PACKAGE)		
			CQE M. DORAK	01/19/12			
	0314DA			SIZE B		DRAWING NO 2512194	REV D
	USED ON			SCALE 4/1		SHEET 1 OF 4	
APPLICATION							

ACED1g

8

7

6


5

4

3

2

1



D

C

B


A

D


C

B

A





SECTION C-C
DATUM B
SCALE 16/1



SECTION D-D
DATUM C
SCALE 16/1

VIEW B
DATUMS AND ENCAPSULANT ALLOWABLE AREA
SCALE 8/1




SEE DETAIL G

149X $\phi 0.305 \pm 0.050$
 -0.025 PINS
 $\phi 0.500$ D E F
 $\phi 0.250$ D

20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1

SYMBOLIZATION
PAD 4



DETAIL G (149 PLACES)
PIN & BRAZE DIMENSIONS
SCALE 40/1

VIEW F-F (SHEET 1)
PINS AND SYMBOLIZATION PAD
SCALE 8/1

TEXAS
INSTRUMENTS
Dallas, Texas

DWN DATE
ISSUE DATE

SIZE
B
SCALE 4/1

DRAWING NO
2512194
REV
D

SHEET 4

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2023，德州仪器 (TI) 公司