混合信号微控制器

特性

- 低电源电压范围：**1.8V** 至 **3.6V**
- 超低功耗
  - 运行模式：**230μA**（在 **1MHz** 频率和 **2.2V** 电压条件下）
  - 待机模式：**0.5μA**
  - 关闭模式（**RAM** 保持）：**0.1μA**
- **5** 种节能模式
- 可在不到 **1μs** 的时间里超快速地从待机模式唤醒
- **16** 位精简指令集 **(RISC)** 架构，**62.5ns** 指令周期时间
- 基本时钟模块配置
  - 具有四种校准频率并高达 **16MHz** 的内部频率
  - 内部超低功耗低频 **(LF)** 振荡器
  - **32kHz** 晶振
  - 外部数字时钟源
- 两个 **16** 位 **Timer_A**，分别具有三个捕获/比较寄存器
- 多达 **24** 个支持触摸感测的 **I/O** 引脚
- 通用串行通信接口 **(USCI)**
  - 支持自动波特率检测的增强型通用异步收发器 **(UART)**
  - **IrDA** 编码器和解码器
  - 同步 **SPI**
  - **I²C™**
- 用于模拟信号比较功能或者斜率模数 **(A/D)** 转换的片载比较器
- 带有内部基准、采样与保持以及自动扫描功能的 **10** 位 **200ksps** 模数 **(A/D)** 转换器（请见表 **1**）
- 欠压检测器
- 串行板上编程，
  无需外部编程电压，
  利用安全熔丝实现可编程代码保护
- 具有两线制 **(Spy-Bi-Wire)** 接口的片上仿真逻辑电路
- 系列成员汇总于表 **1**
- 封装选项
  - 薄型小外形尺寸封装 **(TSSOP)**：**20** 引脚，**28** 引脚
  - 塑料双列直插式封装 **(PDIP)**：**20** 引脚
  - 四方扁平无引线封装 **(QFN)**：**32** 引脚
- 如需了解完整的模块说明， 请查阅 *《**MSP430x2xx** 系列产品用户指南》*（文献编号）

说明

德州仪器 (TI) MSP430 系列超低功耗微控制器包含多种器件，它们特有面向多种应用的不同外设集。 这种架构与 5 种低功耗模式相组合，专为在便携式测量应用中延长电池使用寿命而优化。 该器件具有一个强大的 16 位 RISC CPU，16 位寄存器和有助于获得最大编码效率的常数发生器。 数字控制振荡器 (DCO) 可在不到 1μs 的时间里完成从低功耗模式至运行模式的唤醒。

MSP430G2x13 和 MSP430G2x53 系列是超低功耗混合信号微控制器，具有内置的 16 位定时器、多达 24 个支持触摸感测的 I/O 引脚、一个多用途模拟比较器以及采用通用串行通信接口的内置通信能力。 此外，MSP430G2x53 系列成员还具有一个 10 位模数 (A/D) 转换器。 有关配置的详情请见 表 1。

典型应用包括低成本传感器系统，此类系统负责捕获模拟信号、将之转换为数字值、随后对数据进行处理以进行显示或传送至主机系统。

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of the Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

版权 © 2011–2012, Texas Instruments Incorporated

表 **1.** 提供的选项(1)(2)

器件	引导加载程序 (BSL)	嵌入式仿真模块 (EEM)	闪存 (KB)	RAM (B)	Timer_A	COMP_A+ 通道	10 通道 ADC	USCI_A0，USCI_B0	时钟	I/O	封装类型
MSP430G2553IRHB32	1	1	16	512	2x TA3	8	8	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2553IPW28										24	28 引脚 TSSOP 封装
MSP430G2553IPW20										16	20 引脚 TSSOP 封装
MSP430G2553IN20										16	20 引脚 PDIP 封装
MSP430G2453IRHB32	1	1	8	512	2x TA3	8	8	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2453IPW28										24	28 引脚 TSSOP 封装
MSP430G2453IPW20										16	20 引脚 TSSOP 封装
MSP430G2453IN20										16	20 引脚 PDIP 封装
MSP430G2353IRHB32	1	1	4	256	2x TA3	8	8	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2353IPW28										24	28 引脚 TSSOP 封装
MSP430G2353IPW20										16	20 引脚 TSSOP 封装
MSP430G2353IN20										16	20 引脚 PDIP 封装
MSP430G2253IRHB32	1	1	2	256	2x TA3	8	8	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2253IPW28										24	28 引脚 TSSOP 封装
MSP430G2253IPW20										16	20 引脚 TSSOP 封装
MSP430G2253IN20										16	20 引脚 PDIP 封装
MSP430G2153IRHB32	1	1	1	256	2x TA3	8	8	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2153IPW28										24	28 引脚 TSSOP 封装
MSP430G2153IPW20										16	20 引脚 TSSOP 封装
MSP430G2153IN20										16	20 引脚 PDIP 封装
MSP430G2513IRHB32	1	1	16	512	2x TA3	8	-	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2513IPW28										24	28 引脚 TSSOP 封装
MSP430G2513IPW20										16	20 引脚 TSSOP 封装
MSP430G2513IN20										16	20 引脚 PDIP 封装

(1) 要获得最新的封装和订购信息，请参阅本文档末尾的封装选项附录，或者浏览 TI 网站www.ti.com。
(2) 封装图样、热数据和符号可从网站www.ti.com/packaging中获取。


版权 © 2011–2012, Texas Instruments Incorporated

表 **1.** 提供的选项[(1)(2)] **(**接下页**)**

器件	引导加载程序 (BSL)	嵌入式仿真模块 (EEM)	闪存 (KB)	RAM (B)	Timer_A	COMP_A+ 通道	10 通道 ADC	USCI_A0，USCI_B0	时钟	I/O	封装类型
MSP430G2413IRHB32	1	1	8	512	2x TA3	8	-	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2413IPW28										24	28 引脚 TSSOP 封装
MSP430G2413IPW20										16	20 引脚 TSSOP 封装
MSP430G2413IN20										16	20 引脚 PDIP 封装
MSP430G2313IRHB32	1	1	4	256	2x TA3	8	-	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2313IPW28										24	28 引脚 TSSOP 封装
MSP430G2313IPW20										16	20 引脚 TSSOP 封装
MSP430G2313IN20										16	20 引脚 PDIP 封装
MSP430G2213IRHB32	1	1	2	256	2x TA3	8	-	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2213IPW28										24	28 引脚 TSSOP 封装
MSP430G2213IPW20										16	20 引脚 TSSOP 封装
MSP430G2213IN20										16	20 引脚 PDIP 封装
MSP430G2113IRHB32	1	1	1	256	2x TA3	8	-	1	LF，DCO，VLO	24	32 引脚 QFN 封装
MSP430G2113IPW28										24	28 引脚 TSSOP 封装
MSP430G2113IPW20										16	20 引脚 TSSOP 封装
MSP430G2113IN20										16	20 引脚 PDIP 封装

Copyright © 2011–2012, Texas Instruments Incorporated


器件引出脚配置，MSP430G2x13 和 MSP430G2x53，20 引脚器件，TSSOP 和 PDIP 封装



NOTE: ADC10 仅在 MSP430G2x53 器件上提供。

NOTE: P3 端口上的下拉电阻器应通过设定 P3REN.x = 1 来启用。


器件引出脚配置，MSP430G2x13 和 MSP430G2x53、28 引脚器件，TSSOP 封装



NOTE: ADC10 仅在 MSP430G2x53 器件上提供。

Copyright © 2011–2012, Texas Instruments Incorporated


器件引出脚配置，MSP430G2x13 和 MSP430G2x53、32 引脚器件，QFN 封装



NOTE: ADC10 仅在 MSP430G2x53 器件上提供。


Copyright © 2011–2012, Texas Instruments Incorporated

功能方框图，MSP430G2x53



NOTE: 仅 28 引脚和 32 引脚器件具有 P3 端口。

功能方框图，MSP430G2x13



NOTE: 仅 28 引脚和 32 引脚器件具有 P3 端口。

Copyright © 2011–2012, Texas Instruments Incorporated

Table 2. 端子功能

端子				I/O	说明
名称	编号				
	PW20，N20	PW28	RHB32		
P1.0/ TA0CLK/ ACLK/ A0 CA0	2	2	31	I/O	通用型数字 I/O 引脚 Timer0_A，时钟信号 TACLK 输入 ACLK 信号输出 ADC10 模拟输入 A0(1) Comparator_A+，CA0 输入
P1.1/ TA0.0/ UCA0RXD/ UCA0SOMI/ A1/ CA1	3	3	1	I/O	通用型数字 I/O 引脚 Timer0_A，捕捉：CCI0A 输入，比较：Out0 输出 / BSL 发送 USCI_A0 UART 模式：接收数据输入 USCI_A0 SPI 模式：从器件数据输出/主器件数据输入 ADC10 模拟输入 A1(1) Comparator_A+，CA1 输入
P1.2/ TA0.1/ UCA0TXD/ UCA0SIMO/ A2/ CA2	4	4	2	I/O	通用型数字 I/O 引脚 Timer0_A，捕获：CCI1A 输入，比较：Out1 输出 USCI_A0 UART 模式：发送数据输出 USCI_A0 SPI 模式：从器件数据输入/主器件数据输出 ADC10 模拟输入 A2(1) Comparator_A+，CA2 输入
P1.3/ ADC10CLK/ A3/ VREF-/VEREF-/ CA3/ CAOUT	5	5	3	I/O	通用型数字 I/O 引脚 ADC10，转换时钟输出(1) ADC10 模拟输入 A3(1) ADC10 负基准电压 (1) Comparator_A+，CA3 输入 Comparator_A+，输出
P1.4/ SMCLK/ UCB0STE/ UCA0CLK/ A4/ VREF+/VEREF+/ CA4/ TCK	6	6	4	I/O	通用型数字 I/O 引脚 SMCLK 信号输出 USCI_B0 从器件发送使能 USCI_A0 时钟输入/输出 ADC10 模拟输入 A4(1) ADC10 正基准电压(1) Comparator_A+，CA4 输入 JTAG 测试时钟，用于器件编程及测试的输入端子
P1.5/ TA0.0/ UCB0CLK/ UCA0STE/ A5/ CA5/ TMS	7	7	5	I/O	通用型数字 I/O 引脚 Timer0_A，比较：Out0 输出 / BSL 接收 USCI_B0 时钟输入/输出 USCI_A0 从器件发送使能 ADC10 模拟输入 A5(1) Comparator_A+，CA5 输入 JTAG 测试模式选择，用于器件编程及测试的输入端子

(1) 仅限于 MSP430G2x53 器件

Copyright © 2011–2012, Texas Instruments Incorporated

Table 2. 端子功能 (continued)

端子				I/O	说明
名称	编号				
	PW20，N20	PW28	RHB32		
P1.6/ TA0.1/ A6/ CA6/ UCB0SOMI/ UCB0SCL/ TDI/TCLK	14	22	21	I/O	通用型数字 I/O 引脚 Timer0_A，比较：Out1 输出 ADC10 模拟输入 A6(1) Comparator_A+，CA6 输入 USCI_B0 SPI 模式：从器件输出主器件输入 USCI_B0 I2C 模式：SCL I2C 时钟 编程及测试期间的 JTAG 测试数据输入或测试时钟输入
P1.7/ A7/ CA7/ CAOUT/ UCB0SIMO/ UCB0SDA/ TDO/TDI	15	23	22	I/O	通用型数字 I/O 引脚 ADC10 模拟输入 A7(1) Comparator_A+，CA7 输入 Comparator_A+，输出 USCI_B0 SPI 模式：从器件输入主器件输出 USCI_B0 I2C 模式：SDA I2C 数据 编程及测试期间的 JTAG 测试数据输出端子或测试数据输入(2)
P2.0/ TA1.0	8	10	9	I/O	通用型数字 I/O 引脚 Timer1_A，捕获：CCI0A 输入，比较：Out0 输出
P2.1/ TA1.1	9	11	10	I/O	通用型数字 I/O 引脚 Timer1_A, 捕获：CCI1A 输入，比较：Out1 输出
P2.2/ TA1.1	10	12	11	I/O	通用型数字 I/O 引脚 Timer1_A，捕获：CCI1B 输入，比较：Out1 输出
P2.3/ TA1.0	11	16	15	I/O	通用型数字 I/O 引脚 Timer1_A，捕获：CCI0B 输入，比较：Out0 输出
P2.4/ TA1.2	12	17	16	I/O	通用型数字 I/O 引脚 Timer1_A, 捕获：CCI2A 输入，比较：Out2 输出
P2.5/ TA1.2	13	18	17	I/O	通用型数字 I/O 引脚 Timer1_A, 捕获：CCI2B 输入，比较：Out2 输出
XIN/ P2.6/ TA0.1	19	27	26	I/O	晶体振荡器的输入端子 通用型数字 I/O 引脚 Timer0_A，比较：Out1 输出
XOUT/ P2.7	18	26	25	I/O	晶体振荡器的输出端子(3) 通用型数字 I/O 引脚
P3.0/ TA0.2	-	9	7	I/O	通用型数字 I/O 引脚 Timer0_A，捕获：CCI2A 输入，比较：Out2 输出
P3.1/ TA1.0	-	8	6	I/O	通用型数字 I/O 引脚 Timer1_A，比较：Out0 输出
P3.2/ TA1.1	-	13	12	I/O	通用型数字 I/O 引脚 Timer1_A，比较：Out1 输出
P3.3/ TA1.2	-	14	13	I/O	通用型数字 I/O Timer1_A，比较：Out2 输出
P3.4/ TA0.0	-	15	14	I/O	通用型数字 I/O Timer0_A，比较：Out0 输出

(2) TDO 或 TDI 通过 JTAG 指令来选择。
(3) 如果 XOUT/P2.7 用作一个输入，则将产生过多的电流，直到 P2SEL.7 被清除为止。 这是由于复位之后振荡器输出驱动器连接至该焊盘所致。

Copyright © 2011–2012, Texas Instruments Incorporated

Table 2. 端子功能 (continued)

端子				I/O	说明
名称	编号				
	PW20，N20	PW28	RHB32		
P3.5/ TA0.1	-	19	18	I/O	通用型数字 I/O Timer0_A，比较：Out1 输出
P3.6/ TA0.2	-	20	19	I/O	通用型数字 I/O Timer0_A，比较：Out2 输出
P3.7/ TA1CLK/ CAOUT	-	21	20	I/O	通用型数字 I/O Timer1_A，时钟信号 TACLK 输入 Comparator_A+，输出
$\overline{\text{RST}}$/ NMI/ SBWTDIO	16	24	23	I	复位 不可屏蔽中断输入 编程及测试期间的两线制 (Spy-Bi-Wire) 测试数据输入/输出
TEST/ SBWTCK	17	25	24	I	为端口 1 上的 JTAG 引脚选择测试模式。器件保护熔丝被连接至 TEST 上。 编程及测试期间的 Spy-Bi-Wire 测试时钟输入
AVCC	不适用	不适用	29	不适用	模拟电源电压
DVCC	V	1	30	不适用	数字电源电压
DVSS	20	28	27, 28	不适用	接地参考
NC	不适用	不适用	8, 32	不适用	不连接
QFN 封装焊盘	不可用	不适用	焊盘	不适用	QFN 封装焊盘。 建议连接至 VSS。

Copyright © 2011–2012, Texas Instruments Incorporated

简式说明

CPU


MSP430 CPU 具有一个对于应用高度透明的 16 位精简指令集 (RISC) 架构。 所有的操作（程序流指令除外）均作为寄存器操作与用于源操作数的 7 种寻址模式和用于目的操作数的 4 种寻址模式一起执行。

CPU 与 16 个寄存器进行了集成，从而提供精简指令执行时间。 寄存器至寄存器操作执行时间为 CPU 时钟的一个周期。

其中的 4 个寄存器（R0 至 R3）分别专门用作程序计数器、栈指针、状态寄存器和常数发生器。 其余的寄存器为通用型寄存器。

采用数据、地址和控制总线将外设连接至 CPU，并可利用所有的指令对外设进行控制。

该指令集包括带有 3 种格式和 7 种地址模式的 51 条原始指令以及用于扩展地址范围的额外指令。 每条指令均可操作字和字节数据。



指令集

该指令集包括具有 3 种格式和 7 种寻址模式的 51 条指令 。 每条指令均可在字和字节数据上操作。Table 3 给出了 3 种指令格式的示例；Table 4显示了寻址模式。

Table 3. 指令字格式

指令格式	示例	工作方式
双操作数，源操作数-目的操作数	加上 R4，R5	R4 + R5 ---> R5
单操作数，仅目的操作数	调用 R8	PC -->(TOS)，R8-->PC
相对跳转，无条件/有条件	JNE	等于则跳转位 = 0

Table 4. 地址模式说明(1)

地址模式	S	D	句法	示例	操作
寄存器	✓	✓	MOV Rs，Rd	MOV R10，R11	R10-- -->R11
加索引的	✓	✓	MOV X(Rn)，Y(Rm)	MOV 2(R5)，6(R6)	M(2+R5)-- -->M(6+R6)
符号（PC 相关）	✓	✓	MOV EDE，TONI		M(EDE) -- --> M(TONI)
绝对	✓	✓	MOV &MEM，&TCDAT		M(MEM)-- -->M(TCDAT)
间接	✓		MOV @Rn，Y(Rm)	MOV @R10，Tab(R6)	M(R10)-- -->M(Tab+R6)
间接自动递增	✓		MOV @Rn+，Rm	MOV @R10+，R11	M(R10)-- -->R11 R10+2-- -->R10
立即	✓		MOV #X,TONI	MOV #45，TONI	#45-- -->M(TONI)

(1) S = 源，D = 目的

Copyright © 2011–2012, Texas Instruments Incorporated

操作模式

MSP430 具有一种运行模式及 5 种可利用软件来选择的低功耗操作模式。 一个中断事件能够将器件从任一低功耗模式唤醒、处理请求、并在接收到来自中断程序的返回信号时恢复至低功耗模式。

以下 6 种操作模式可利用软件来配置：

- 激活模式 (AM)
  - 所有时钟处于激活状态
- 低功耗模式 0 (LPM0)
  - CPU 被禁用
  - ACLK 和 SMCLK 仍然有效，MCLK 被禁用
- 低功耗模式 1 (LPM1)
  - CPU 被禁用
  - ACLK 和 SMCLK 仍然有效，MCLK 被禁用
  - 如果 DCO 不是在激活模式下被使用，则 DCO 的 dc 生成器被禁用
- 低功耗模式 2 (LPM2)
  - CPU 被禁用
  - MCLK 和 SMCLK 被禁用
  - DCO 的 dc 生成器保持启用
  - ACLK 保持激活
- 低功耗模式 3 (LPM3)
  - CPU 被禁用
  - MCLK 和 SMCLK 被禁用
  - DCO 的 dc 生成器被禁用
  - ACLK 保持激活
- 低功耗模式 4 (LPM4)
  - CPU 被禁用
  - ACLK 被禁用
  - MCLK 和 SMCLK 被禁用
  - DCO 的 dc 生成器被禁用
  - 晶体振荡器被停止

Copyright © 2011–2012, Texas Instruments Incorporated

中断矢量地址

中断矢量和加电启动地址位于 0FFFFh 至 0FFC0h 的地址范围内。 该矢量包含适当中断处理程序指令序列的 16 位地址。

如果复位矢量（位于地址 0FFFEh）包含 0FFFFh（例如：闪存未编程），则 CPU 在加电之后将立即进入 LPM4。

Table 5. 中断源、标志、和矢量

中断源	中断标志	系统中断	字地址	优先级
加电 外部复位 安全装置定时器+ 违反闪存密钥 PC 超出范围(1)	PORIFG RSTIFG WDTIFG KEYV(2)	复位	0FFFEh	31，最高
NMI 振荡器故障 闪存存储器访问冲突	NMIIFG OFIFG ACCVIFG(2)(3)	(不)可屏蔽 (不)可屏蔽 (不)可屏蔽	0FFFCh	30
Timer1_A3	TA1CCR0 CCIFG(4)	可屏蔽	0FFFAh	29
Timer1_A3	TA1CCR2 TA1CCR1 CCIFG，TAIFG(2)(4)	可屏蔽	0FFF8h	28
比较器_A+ (Comparator_A+)	CAIFG(4)	可屏蔽	0FFF6h	27
安全装置定时器 +	WDTIFG	可屏蔽	0FFF4h	26
Timer0_A3	TA0CCR0 CCIFG(4)	可屏蔽	0FFF2h	25
Timer0_A3	TA0CCR2 TA0CCR1 CCIFG，TAIFG (5)(4)	可屏蔽	0FFF0h	24
USCI_A0/USCI_B0 接收 USCI_B0 I2C 状态	UCA0RXIFG，UCB0RXIFG(2)(5)	可屏蔽	0FFEEh	23
USCI_A0/USCI_B0 发送 USCI_B0 I2C 收/发	UCA0TXIFG，UCB0TXIFG(2)(6)	可屏蔽	0FFECh	22
ADC10 （仅限 MSP430G2x53）	ADC10IFG(4)	可屏蔽	0FFEAh	21
			0FFE8h	20
I/O 端口 P2（多达 8 个标志）	P2IFG.0 至 P2IFG.7(2)(4)	可屏蔽	0FFE6h	19
I/O 端口 P1（多达 8 个标志）	P1IFG.0 至 P1IFG.7(2)(4)	可屏蔽	0FFE4h	18
			0FFE2h	17
			0FFE0h	16
请参阅(7)			0FFDEh	15
请参阅(8)			0FFDEh 至 0FFC0h	14 至 0，最低

(1) 如果 CPU 试图从模块寄存器内存地址范围（0h 至 01FFh）或未使用的地址范围内读取指令，则生成一个复位。
(2) 多源标志
(3) (不)可屏蔽：独立的中断启用位能禁用一个中断事件，但通用型中断启用则不能。
(4) 中断标志位于模块之中。
(5) 在 SPI 模式中：UCB0RXIFG。 在 I2C 模式中：UCALIFG，UCNACKIFG，ICSTTIFG，UCSTPIFG。
(6) 在 UART 或者 SPI 模式中：UCB0TXIFG。 在 I2C 模式中：UCB0RXIFG、UCB0TXIFG。
(7) 这个位置用作引导装载程序的安全密钥 (BSLSKEY)。 这个位置上的一个 0xAA55 将完全禁用 BSL。 如果提供了一个无效的密码，则一个 0 (0h) 将禁止擦除闪存。
(8) 位于地址 0FFDEh 至 0FFC0h 的中断矢量在该器件中未使用，可在需要时用于常规程序代码。

Copyright © 2011–2012, Texas Instruments Incorporated

特别功能寄存器 (SFR)

大多数中断及模块启用位均采集在最低的地址空间里。 未分配给一个功能性用途的特别功能寄存器位本身未在器件中出现。 简单的软件访问与这种配置一起提供。

图例

rw：	可以对位进行读写操作。
rw-0，1：	可以对位进行读写操作。 由 PUC 对其进行复位或置位。
rw-(0，1)：	可以对位进行读写操作。 由 POR 对其进行复位或置位。
	器件中不存在 SFR 位。

Table 6. 中断启用寄存器 1 和 2

地址	7	6	5	4	3	2	1	0
00h			**ACCVIE**	**NMIIE**			**OFIE**	**WDTIE**
			rw-0	rw-0			rw-0	rw-0

WDTIE 安全装置定时器中断启用。 如果选择的是安全装置模式，则处于非激活状态。 如果安全装置定时器被配置成间隔定时器模式，则处于激活状态。

OFIE 振荡器故障中断启用

NMIIE (不)可屏蔽中断启用

ACCVIE 闪存访问冲突中断启用

地址	7	6	5	4	3	2	1	0
01h					**UCB0TXIE**	**UCB0RXIE**	**UCA0TXIE**	**UCA0RXIE**
					rw-0	rw-0	rw-0	rw-0

UCA0RXIE USCI_A0 接收中断启用

UCA0TXIE USCI_A0 发送中断启用

UCB0RXIE USCI_B0 接收中断启用

UCB0TXIE USCI_B0 发送中断启用

Table 7. 中断标志寄存器 1 和 2

地址	7	6	5	4	3	2	1	0
02h				**NMIIFG**	**RSTIFG**	**PORIFG**	**OFIFG**	**WDTIFG**
				rw-0	rw-(0)	rw-(1)	rw-1	rw-(0)

WDTIFG 安全装置定时器溢出（在安全装置模式中）或安全密钥冲突上的设置。
V_{CC} 加电时的复位或者一个处于复位模式的$\overline{RST}$/NMI 引脚的复位条件。

OFIFG 振荡器故障时的标志设定。

PORIFG 加电复位中断标志。 在 V_{CC}加电时设定。

RSTIFG 外部复位中断标志。 在处于复位模式中的$\overline{RST}$/NMI 引脚上设定一个复位条件。 V_{CC}加电时复位。

NMIIFG 通过$\overline{RST}$/NMI 引脚进行设定

地址	7	6	5	4	3	2	1	0
03h					**UCB0TXIFG**	**UCB0RXIFG**	**UCA0TXIFG**	**UCA0RXIFG**
					rw-1	rw-0	rw-1	rw-0

UCA0RXIFG USCI_A0 接收中断标志

UCA0TXIFG USCI_A0 发送中断标志

UCB0RXIFG USCI_B0 接收中断标志

UCB0TXIFG USCI_B0 发送中断标志

Copyright © 2011–2012, Texas Instruments Incorporated

内存组织

Table 8. 内存组织

		MSP430G2153 MSP430G2113	MSP430G2253 MSP430G2213	MSP430G2353 MSP430G2313	MSP430G2453 MSP430G2413	MSP430G2553 MSP430G2513
内存	尺寸	1kB	2kB	4kB	8kB	16kB
主：中断矢量	闪存	0xFFFF 至 0xFFC0	0xFFFF 至 0xFFC0	0xFFFF 至 0xFFC0	0xFFFF 至 0xFFC0	0xFFFF 至 0xFFC0
主：代码内存	闪存	0xFFFF 至 0xFC00	0xFFFF 至 0xF800	0xFFFF 至 0xF000	0xFFFF 至 0xE000	0xFFFF 至 0xC000
信息内存	尺寸	256 字节	256 字节	256 字节	256 字节	256 字节
	闪存	010FFh 至 01000h	010FFh 至 01000h	010FFh 至 01000h	010FFh 至 01000h	010FFh 至 01000h
RAM	尺寸	256 字节	256 字节	256 字节	512 字节	512 字节
		0x02FF 至 0x0200	0x02FF 至 0x0200	0x02FF 至 0x0200	0x03FF 至 0x0200	0x03FF 至 0x0200
外设	16 位	01FFh 至 0100h	01FFh 至 0100h	01FFh 至 0100h	01FFh 至 0100h	01FFh 至 0100h
	8 位	0FFh 至 010h	0FFh 至 010h	0FFh 至 010h	0FFh 至 010h	0FFh 至 010h
	8 位 SFR	0Fh 至 00h	0Fh 至 00h	0Fh 至 00h	0Fh 至 00h	0Fh 至 00h

引导载入程序 (BSL)

MSP430 BSL 使用户能够采用一个 UART 串行接口进行闪存或 RAM 编程。 通过 BSL 对 MSP430 内存的访问由用户规定的密码来提供保护。 如需了解 BSL 及其可实现方案的完整说明和特性，请查阅 *《借助引导载入程序来进行 MSP430 编程用户指南》*（文献编号：SLAU319）。

Table 9. BSL 功能引脚

BSL 功能	20 引脚 PW 封装 20 引脚 N 封装	28 引脚 PW 封装	32 引脚 RHB 封装
数据发送	3 - P1.1	3 - P1.1	1 - P1.1
数据接收	7 - P1.5	7 - P1.5	5 - P1.5

闪存

闪存可存储器通过 Spy-Bi-Wire/JTAG 端口进行编程或由 CPU 进行系统内编程。 CPU 能执行到闪存的单字节和单字写入操作。 闪存的特性包括：

- 闪存具有 n 个主内存段和 4 个均为 64字节的信息内存段（A 至 D）。 主内存中每一段的大小为 512 字节。
- 0 至 n 段可以一步擦除，也可以单独地擦除每一段。
- A 至 D 段可以单独擦除，也可将 0 至 n 段作为一个组进行擦除。 A 至 D 段也被称为*信息内存*。
- A 段包含校准数据。 在复位之后，提供防止段 A 被编程及擦除的保护。 可以将其解锁，但如果需要器件专用的校准数据，应注意不要将该段擦除。

Copyright © 2011–2012, Texas Instruments Incorporated

外设

通过数据、地址和控制总线将外设连接至 CPU，并可采用所有的指令对外设进行处理。 如需了解完整的模块说明，请查阅《*MSP430x2xx 系列用户指南*》（文献编号：SLAU144）。

振荡器和系统时钟

时钟系统由基本时钟模块提供支持，此时钟模块支持一个 32768Hz 手表晶体振荡器、一个内部超低功耗低频振荡器和一个内部数字控制振荡器 (DCO) 。 基本时钟模块专为同时满足低系统成本及低功耗要求而设计。 内部 DCO 提供了一个快速接通时钟源并可在不到 1μs 的时间里实现稳定。 基本时钟模块提供了以下时钟信号：

- 辅助时钟 (ACLK)，此时钟由一个 32768 Hz 手表晶振或内部 LF 振荡器提供信号源。
- 主时钟 (MCLK)，CPU 所采用的系统时钟。
- 系统子时钟 (SMCLK)，外设模块所采用的子系统时钟。

用于校准 DCO 输出频率的 DCO 设定值存储于信息内存的 A 段中。

主 DCO 特性

- 由 RSELx 选择的所有范围与 RSELx + 1 重叠：RSELx = 0 与 RSELx = 1 重叠，。。。。 RSELx=14 与 RSELx=15 重叠。
- DCO 控制位 DCOx 具有一个由参数 S_{DCO}规定的步长。
- 调制控制位 MODx 用于选择 32 个 DCOCLK 周期之内 $f_{DCO(RSEL\ ,\ DCO+1)}$ 的使用频度。 频率 $f_{DCO(RSEL\ ,\ DCO)}$ 用于剩余的周期。 该频率是一个平均值，等于：

$$f_{average} = \frac{32 \times f_{DCO(RSEL,DCO)} \times f_{DCO(RSEL,DCO+1)}}{MOD \times f_{DCO(RSEL,DCO)} + (32 - MOD) \times f_{DCO(RSEL,DCO+1)}}$$

Copyright © 2011–2012, Texas Instruments Incorporated

校准数据存储于信息内存的 A 段

将校准数据存储起来，用于 DCO 及以一种组织结构为标志-长度-数值的 ADC10。

Table 10. ADC 校准标志所采用的标志

名称	地址	值	说明
TAG_DCO_30	0x10F6	0x01	V_{CC}=3V 时 DCO 频率校准，而在校准时 T_A=30°C
TAG_ADC10_1	0x10DA	0x10	ADC10_1 校准标志
TAG_EMPTY	-	0xFE	空内存区的标识符

Table 11. ADC 校准标志所采用的标签

标签	地址偏移	尺寸	校准时的条件/描述
CAL_ADC_25T85	0x0010	字	INCHx=0x1010，REF2_5=1，T_A=85°C
CAL_ADC_25T30	0x000E	字	INCHx=0x1010，REF2_5=1，T_A=30°C
CAL_ADC_25VREF_FACTOR	0x000C	字	REF2_5=1，T_A=30°C，I_{VREF+}=1mA
CAL_ADC_15T85	0x000A	字	INCHx=0x1010，REF2_5=0，T_A=85°C
CAL_ADC_15T30	0x0008	字	INCHx=0x1010，REF2_5=0，T_A=30°C
CAL_ADC_15VREF_FACTOR	0x0006	字	REF2_5=0，T_A=30°C，I_{VREF+}=0.5 mA
CAL_ADC_OFFSET	0x0004	字	外部 VREF=1.5 V, $f_{ADC10CLK}$=5MHz
CAL_ADC_GAIN_FACTOR	0x0002	字	外部 VREF=1.5 V, $f_{ADC10CLK}$=5MHz
CAL_BC1_1MHZ	0x0009	字节	-
CAL_DCO_1MHZ	0x0008	字节	-
CAL_BC1_8MHZ	0x0007	字节	-
CAL_DCO_8MHZ	0x0006	字节	-
CAL_BC1_12MHZ	0x0005	字节	-
CAL_DCO_12MHZ	0x0004	字节	-
CAL_BC1_16MHZ	0x0003	字节	-
CAL_DCO_16MHZ	0x0002	字节	-

欠压

欠压电路的目的是在加电及断电期间向器件提供正确的内部复位信号。

数字 I/O

提供了多达 3 个 8 位 I/O 端口：

- 所有单独的 I/O 位均可进行独立编程。
- 输入、输出和中断条件的任一组合（仅限端口 P1 和端口 P2）都是可行的。
- 用于端口 P1 和端口 P2（如果可用的话）的所有位的边沿可选中断输入功能。
- 所有指令均支持到端口控制寄存器的读/写访问。
- 每个 I/O 具有一个可单独编程的上拉或下拉电阻器。
- 每个 I/O 具有一个可单独编程的引脚振荡器使能位，此使能位用于启用低成本触摸屏。

WDT+ 安全装置定时器

安全装置定时器 (WDT+) 模块的主要功能是在软件问题发生后执行受控的系统重启。 如果选定的时间间隔结束，则产生一个系统复位。 如果在某种应用中不需要安全装置功能，则该模块可被禁用或配置为一个间隔定时器，并能在选定的时间间隔上产生中断。

Copyright © 2011–2012, Texas Instruments Incorporated

Timer_A3 (TA0, TA1)

Timer0/1_A3 是具有 3 个捕获/比较寄存器的 16 位定时器/计数器。 Timer_A3 能支持多个捕获/比较寄存器、PWM 输出和间隔定时。 Timer_A3 也具有丰富的中断功能。 计数器在溢出发生时可生成中断而每个捕获/比较寄存器也可生成中断。

Table 12. Timer0_A3 信号接线

输入引脚编号			器件输入信号	模块输入名称	模块区块	模块输出信号	输出引脚编号		
PW20，N20	PW28	RHB32					PW20，N20	PW28	RHB32
P1.0-2	P1.0-2	P1.0-31	TACLK	TACLK	定时器	不可用			
			ACLK	ACLK					
			SMCLK	SMCLK					
PinOsc	PinOsc	PinOsc	TACLK	INCLK					
P1.1-3	P1.1-3	P1.1-1	TA0.0	CCI0A	CCR0	TA0	P1.1-3	P1.1-3	P1.1-1
			ACLK	CCI0B			P1.5-7	P1.5-7	P1.5-5
			V_{SS}	GND				P3.4-15	P3.4-14
			V_{CC}	V_{CC}					
P1.2-4	P1.2-4	P1.2-2	TA0.1	CCI1A	CCR1	TA1	P1.2-4	P1.2-4	P1.2-2
			CAOUT	CCI1B			P1.6-14	P1.6-22	P1.6-21
			V_{SS}	GND			P2.6-19	P2.6-27	P2.6-26
			V_{CC}	V_{CC}				P3.5-19	P3.5-18
	P3.0-9	P3.0-7	TA0.2	CCI2A	CCR2	TA2		P3.0-9	P3.0-7
PinOsc	PinOsc	PinOsc	TA0.2	CCI2B				P3.6-20	P3.6-19
			V_{SS}	GND					
			V_{CC}	V_{CC}					

Table 13. Timer1_A3 信号接线

输入引脚编号			器件输入信号	模块输入名称	模块区块	模块输出信号	输出引脚编号		
PW20，N20	PW28	RHB32					PW20，N20	PW28	RHB32
-	P3.7-21	P3.7-20	TACLK	TACLK	定时器	不可用			
			ACLK	ACLK					
			SMCLK	SMCLK					
-	P3.7-21	P3.7-20	TACLK	INCLK					
P2.0-8	P2.0-10	P2.0-9	TA1.0	CCI0A	CCR0	TA0	P2.0-8	P2.0-10	P2.0-9
P2.3-11	P2.3-16	P2.3-12	TA1.0	CCI0B			P2.3-11	P2.3-16	P2.3-15
			V_{SS}	GND				P3.1-8	P3.1-6
			V_{CC}	V_{CC}					
P2.1-9	P2.1-11	P2.1-10	TA1.1	CCI1A	CCR1	TA1	P2.1-9	P2.1-11	P2.1-10
P2.2-10	P2.2-12	P2.2-11	TA1.1	CCI1B			P2.2-10	P2.2-12	P2.2-11
			V_{SS}	GND				P3.2-13	P3.2-12
			V_{CC}	V_{CC}					
P2.4-12	P2.4-17	P2.4-16	TA1.2	CCI2A	CCR2	TA2	P2.4-12	P2.4-17	P2.4-16
P2.5-13	P2.5-18	P2.5-17	TA1.2	CCI2B			P2.5-13	P2.5-18	P2.5-17
			V_{SS}	GND				P3.3-14	P3.3-13
			V_{CC}	V_{CC}					

Copyright © 2011–2012, Texas Instruments Incorporated

通用串行通信接口 (USCI)

USCI 模块用于串行数据通信。 USCI 模块支持同步通信协议（如 SPI （3 引脚或 4 引脚） 和 I2C）及异步通信协议（如 UART、具有自动波特率检测 (LIN) 功能的增强型 UART，和 IrDA）。 并非所有的封装都支持 USCI 功能。

USCI_A0 可支持 SPI（3 引脚或 4 引脚）、UART、增强型 UART 及 IrDA。

USCI_B0 可支持 SPI（3 引脚或 4 引脚）及 I2C。

比较器_A+ (Comparator_A+)

comparator_A+ 模块的主要功能是支持高精度的斜坡模数转换、电池电压监控及外部模拟信号的监视。

ADC10（仅限 MSP430G2x53）

ADC10 模块支持快速 10 位模数转换。 该模块提供了一个 10 位 SAR 内核、采样选择控制、基准发生器和用于转换结果自动处理的数据传输控制器 (DTC)， 因而无需 CPU 的干预即可对 ADC 采样进行转换和存储。

Copyright © 2011–2012, Texas Instruments Incorporated

外设文件映射

Table 14. 支持字访问的外设

模块	寄存器说明	寄存器名称	偏移
ADC10 （仅限 MSP430G2x53 器件）	ADC 数据传输起始地址	ADC10SA	1BCh
	ADC 内存	ADC10MEM	1B4h
	ADC 控制寄存器 1	ADC10CTL1	1B2h
	ADC 控制寄存器 0	ADC10CTL0	1B0h
Timer1_A3	捕获/比较寄存器	TA1CCR2	0196h
	捕获/比较寄存器	TA1CCR1	0194h
	捕获/比较寄存器	TA1CCR0	0192h
	Timer_A 寄存器	TA1R	0190h
	捕获/比较控制	TA1CCTL2	0186h
	捕获/比较控制	TA1CCTL1	0184h
	捕获/比较控制	TA1CCTL0	0182h
	Timer_A 控制	TA1CTL	0180h
	Timer_A 中断矢量	TA1IV	011Eh
Timer0_A3	捕获/比较寄存器	TA0CCR2	0176h
	捕获/比较寄存器	TA0CCR1	0174h
	捕获/比较寄存器	TA0CCR0	0172h
	Timer_A 寄存器	TA0R	0170h
	捕获/比较控制	TA0CCTL2	0166h
	捕获/比较控制	TA0CCTL1	0164h
	捕获/比较控制	TA0CCTL0	0162h
	Timer_A 控制	TA0CTL	0160h
	Timer_A 中断矢量	TA0IV	012Eh
闪存	闪存控制 3	FCTL3	012Ch
	闪存控制 2	FCTL2	012Ah
	闪存控制 1	FCTL1	0128h
安全装置定时器 +	安全装置/定时器控制	WDTCTL	0120h

Copyright © 2011–2012, Texas Instruments Incorporated

Table 15. 支持字节访问的外设

模块	寄存器说明	寄存器名称	偏移
USCI_B0	USCI_B0 发送缓冲器	UCB0TXBUF	06Fh
	USCI_B0 接收缓冲器	UCB0RXBUF	06Eh
	USCI_B0 状态	UCB0STAT	06Dh
	USCI B0 I2C 中断启用	UCB0CIE	06Ch
	USCI_B0 位速率控制 1	UCB0BR1	06Bh
	USCI_B0 位速率控制 0	UCB0BR0	06Ah
	USCI_B0 控制 1	UCB0CTL1	069h
	USCI_B0 控制 0	UCB0CTL0	068h
	USCI_B0 I2C 从地址	UCB0SA	011Ah
	USCI_B0 I2C 自有地址	UCB0OA	0118h
USCI_A0	USCI_A0 发送缓冲器	UCA0TXBUF	067h
	USCI_A0 接收缓冲器	UCA0RXBUF	066h
	USCI_A0 状态	UCA0STAT	065h
	USCI_A0 调制控制	UCA0MCTL	064h
	USCI_A0 波特率控制 1	UCA0BR1	063h
	USCI_A0 波特率控制 0	UCA0BR0	062h
	USCI_A0 控制 1	UCA0CTL1	061h
	USCI_A0 控制 0	UCA0CTL0	060h
	USCI_A0 IrDA 接收控制	UCA0IRRCTL	05Fh
	USCI_A0 IrDA 发送控制	UCA0IRTCTL	05Eh
	USCI_A0 自动波特率控制	UCA0ABCTL	05Dh
ADC10 （仅限 MSP430G2x53 器件）	ADC 模拟启用 0	ADC10AE0	04Ah
	ADC 模拟启用 1	ADC10AE1	04Bh
	ADC 数据传输控制寄存器 1	ADC10DTC1	049h
	ADC 数据传输控制寄存器 0	ADC10DTC0	048h
Comparator_A+	Comparator_A+ 端口禁用	CAPD	05Bh
	Comparator_A+ 控制 2	CACTL2	05Ah
	Comparator_A+ 控制 1	CACTL1	059h
基本时钟系统 +	基本时钟系统控制 3	BCSCTL3	053h
	基本时钟系统控制 2	BCSCTL2	058h
	基本时钟系统控制 1	BCSCTL1	057h
	DCO 时钟频率控制	DCOCTL	056h
端口 P3 （仅限 28 引脚 PW 封装和 32 引脚 RHB 封装）	端口 P3 选择 2。引脚	P3SEL2	043h
	端口 P3 电阻器使能	P3REN	010h
	端口 P3 选择	P3SEL	01Bh
	端口 P3 方向	P3DIR	01Ah
	端口 P3 输出	P3OUT	019h
	端口 P3 输入	P3IN	018h
端口 P2	端口 P2 选择 2	P2SEL2	042h
	端口 P2 电阻器使能	P2REN	02Fh
	端口 P2 选择	P2SEL	02Eh
	端口 P2 中断启用	P2IE	02Dh
	端口 P2 中断边沿选择	P2IES	02Ch
	端口 P2 中断标志	P2IFG	02Bh
	端口 P2 方向	P2DIR	02Ah
	端口 P2 输出	P2OUT	029h
	端口 P2 输入	P2IN	028h

Copyright © 2011–2012, Texas Instruments Incorporated

Table 15. 支持字节访问的外设 (continued)

模块	寄存器说明	寄存器名称	偏移
端口 P1	端口 P1 选择 2	P1SEL2	041h
	端口 P1 电阻器使能	P1REN	027h
	端口 P1 选择	P1SEL	026h
	端口 P1 中断启用	P1IE	025h
	端口 P1 中断边沿选择	P1IES	024h
	端口 P1 中断标志	P1IFG	023h
	端口 P1 方向	P1DIR	022h
	端口 P1 输出	P1OUT	021h
	端口 P1 输入	P1IN	020h
特殊功能	SFR 中断标志 2	IFG2	003h
	SFR 中断标志 1	IFG1	002h
	SFR 中断启用 2	IE2	001h
	SFR 中断启用 1	IE1	000h

Copyright © 2011–2012, Texas Instruments Incorporated

最大绝对额定值(1)


施加在 V_{CC}至 V_{SS}上的电压		-0.3V 至 4.1V
施加在任一引脚上的电压(2)		-0.3V 至 V_{CC}+0.3V
任一器件引脚上的二极管电流		±2mA
贮存温度范围，T_{stg}(3)	未编程器件	-55°C 至 150°C
	已编程器件	-55°C 至 150°C

(1) 超出"最大绝对额定值"下列出的值的应力可能会对器件造成永久损坏。 这些仅为在应力额定值下的工作情况，对于额定值下或者在超出"推荐的操作条件"下的任何其它情况下的器件功能性操作，在此并未说明。 长时间处于最大绝对额定情况下会影响设备的可靠性。
(2) 所有电压值均以 V_{SS}为基准。 JTAG 熔丝烧断电压，V_{FB}，可以超过最大绝对额定值。 当 JTAG 熔丝烧断时将此电压被施加至 TEST 引脚。
(3) 在电路板焊接期间可以采用较高的温度（需遵循现行的 JEDEC J-STD-020 规范），峰值回流焊温度不得超过器件装运包装盒或卷盘上标注的界定的值。

建议的运行条件

			最小值	标称值	最大值	单位
V_{CC}	电源电压	在程序执行期间	1.8		3.6	V
		闪存编程或者擦除期间	2.2		3.6	
V_{SS}	电源电压			0		V
T_A	自然通风工作温度范围	I 版本	-40		85	°C
$f_{系统}$	处理器频率（最大 MCLK 频率）(1)(2)	V_{CC}=1. V，占空比 = 50%±10%	DC		6	MHz
		V_{CC}=2.7V，占空比 = 50%±10%	dc		12	
		V_{CC}=3.3V，占空比 = 50%±10%	DC		16	

(1) MSP430 CPU 直接采用 MCLK 进行定时。 MCLK 的高相位及低相位均不得超过额定最大频率的脉冲持续时间。
(2) 模块可能具有一个不同的最大输入时钟技术规格。 查看本数据表中各个模块的技术规格。



Note: 最小处理器频率由系统时钟来限定。 闪存编程或擦除操作需要一个 2.2V 的最小 V_{CC}。

Figure 1. 安全操作区域

Copyright © 2011–2012, Texas Instruments Incorporated

电气特性

不包括外部电流在内的 流入 V_{CC} 的有源模式电源电流

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）(1)(2)

参数		测试条件	T_A	V_{CC}	最小值	典型值	最大值	单位
$I_{AM,\ 1MHz}$	有源模式 (AM) 电流（在 1 MHz 频率下）	$f_{DCO}=f_{MCLK}=f_{SMCLK}$=1 MHz， f_{ACLK}=0 Hz， 程序在闪存中执行， BCSCTL1=CALBC1_1MHZ， DCOCTL=CALDCO_1MHZ， CPUOFF=0，SCG0=0，SCG1=0， OSCOFF=0		2.2V		230		μA
				3V		330	420	

(1) 所有输入均连接至 0 V 或 V_{CC}。 输出不供应或吸收任何电流。
(2) 利用一个带有 9pF 负载电容的 Micro Crystal CC4V-T1A SMD 晶振对电流进行特性分析。 选择合适的内部和外部负载电容以与所需的 9 pF 电容值精确匹配。

典型特性，有源模式电源电流（流入 V_{CC}）




Figure 2. 有源模式电流与 V_{CC}的关系，T_A=25°C




Figure 3. 有源模式电流与 DCO 频率的关系

Copyright © 2011–2012, Texas Instruments Incorporated

不含外部电流的低功耗模式电源电流（流入 V_{CC}）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）(1)(2)

参数		测试条件	T_A	V_{CC}	最小值	典型值	最大值	单位
$I_{LPM0,1MHz}$	低功耗模式 0 (LPM0) 电流(3)	f_{MCLK}=0MHz， $f_{SMCLK}=f_{DCO}$=1MHz， f_{ACLK}=32768Hz， BCSCTL1=CALBC1_1MHZ， DCOCTL=CALDCO_1MHZ， CPUOFF=1，SCG0=0，SCG1=0，OSCOFF=0	25°C	2.2V		56		μA
I_{LPM2}	低功耗模式 2 (LPM2) 电流(4)	$f_{MCLK}=f_{SMCLK}$=0MHz， f_{DCO}=1MHz， f_{ACLK}=32768Hz， BCSCTL1=CALBC1_1MHZ， DCOCTL=CALDCO_1MHZ， CPUOFF=1，SCG0=0，SCG1=1，OSCOFF=0	25°C	2.2V		22		μA
$I_{LPM3,LFXT1}$	低功耗模式 3 (LPM3) 电流(4)	$f_{DCO}=f_{MCLK}=f_{SMCLK}$=0 MHz， f_{ACLK}=32768Hz， CPUOFF=1， SCG0=1，SCG1=1，OSCOFF=0	25°C	2.2V		0.7	1.5	μA
$I_{LPM3,VLO}$	低功耗模式 3 电流，(LPM3)(4)	$f_{DCO}=f_{MCLK}=f_{SMCLK}$=0MHz， f_{ACLK}取自内部 LF 振荡器 (VLO)， CPUOFF=1，SCG0=1，SCG1=1，OSCOFF=0	25°C	2.2V		0.5	0.7	μA
I_{LPM4}	低功耗模式 4 (LPM4) 电流(5)	$f_{DCO}=f_{MCLK}=f_{SMCLK}$=0MHz， f_{ACLK}=0Hz， CPUOFF=1，SCG0=1，SCG1=1，OSCOFF=1	25°C	2.2V		0.1	0.5	μA
			85°C			0.8	1.7	

(1) 所有输入均连接至 0V 或 V_{CC}。 输出不供应或吸收任何电流。
(2) 利用一个带有 9pF 负载电容的 Micro Crystal CC4V-T1A SMD 晶振对电流进行特性分析。 选择合适的内部和外部负载电容以与所需的 9 pF 电容值精确匹配。
(3) 包括用于欠压及由 SMCLK 进行定时的 WDT 的电流。
(4) 包括用于欠压及由 ACLK 进行计时的 WDT 的电流。
(5) 包括用于欠压的电流。

典型特性，低功耗模式电源电流

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）




Figure 4. LPM3 电流与温度间的关系




Figure 5. LPM4 电流与温度的关系

Copyright © 2011–2012, Texas Instruments Incorporated

施密特触发器输入，端口 Px

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
V_{IT+}	正向输入阈值电压			$0.45V_{CC}$		$0.75V_{CC}$	V
			3V	1.35		2.25	
V_{IT-}	负向输入阈值电压			$0.25V_{CC}$		$0.55V_{CC}$	V
			3V	0.75		1.65	
V_{hys}	输入电压滞后 (V_{IT+}-V_{IT-})		3V	0.3		1	V
$R_{拉}$	上拉/下拉电阻器	对于上拉电阻：$V_{IN}=V_{SS}$ 对于下拉电阻：$V_{IN}=V_{CC}$	3V	20	35	50	kΩ
C_I	输入电容	$V_{IN}=V_{SS}$或 V_{CC}			5		pF

漏电流，端口 Px

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	最大值	单位
$I_{lkg(Px.y)}$	高阻抗泄漏电流	(1) (2)	3V		±50	nA

(1) 泄漏电流是在把 V_{SS}或 V_{CC}施加至对应引脚上的情况下测量的，除非另有说明。
(2) 数字端口引脚的泄漏电流单独测量。 端口引脚针对输入进行选择，而且上拉/下拉电阻器被禁用。

输出，端口 Px

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
V_{OH}	高电平输出电压	$I_{(OHmax)}$=-6mA(1)	3V		V_{CC}-0.3		V
V_{OL}	低电平输出电压	$I_{(OLmax)}$=6mA(1)	3V		V_{SS}+0.3		V

(1) 所有输出加在一起的最大总电流 $I_{(OHmax)}$和 $I_{(OLmax)}$不应超过 ±48mA，以保持额定的最大压降。

输出频率，端口 Px

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
$f_{Px.y}$	端口输出频率（带有负载）	Px.y, C_L=20pF，R_L=1kΩ(1)(2)	3V		12		MHz
f_{Port_CLK}	时钟输出频率	Px.y，C_L=20pF(2)	3V		16		MHz

(1) 一个位于 V_{CC}和 V_{SS} 之间的电阻分压器（采用两个 0.5kΩ 电阻器）被用作负载。 输出被连接至分压器的中心抽头。
(2) 在规定的翻转频率下，输出电压至少达到 V_{CC}的 10% 和 90%。

Copyright © 2011–2012, Texas Instruments Incorporated

典型特性，输出

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

典型低电平输出电流
与
低电平输出电压
的关系




Figure 6.

典型低电平输出电流
与
低电平输出电压
的关系




Figure 7.

典型高电平输出电流
与
高电平输出电压
的关系




Figure 8.

典型高电平输出电流
与
高电平输出电压
的关系




Figure 9.

Copyright © 2011–2012, Texas Instruments Incorporated


引脚振荡器频率——端口 Px

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值 典型值 最大值	单位
$fo_{P1.x}$	端口输出振荡频率	P1.y，C_L=10pF，R_L=100kΩ(1)(2)	3V	1400	kHz
		P1.y，C_L=20pF，R_L=100kΩ(1)(2)		900	
$fo_{P2.x}$	端口输出振荡频率	P2.0 至 P2.5，C_L=10pF, R_L=100kΩ(1)(2)		1800	kHz
		P2.0 至 P2.5，C_L=20pF，R_L=100kΩ(1)(2)	3V	1000	
$fo_{P2.6/7}$	端口输出振荡频率	P2.6 和 P2.7, C_L=20pF, R_L=100kΩ(1)(2)	3V	700	kHz
$fo_{P3.x}$	端口输出振荡频率	P3.y，C_L=10pF，R_L=100kΩ(1)(2)		1800	kHz
		P3.y，C_L=20pF，R_L=100kΩ(1)(2)		1000	


(1) 一个 V_{CC} 和 V_{SS}之间的电阻分压器（带有两个 0.5kΩ 电阻器）被用作负载。 输出被连接至分压器的中心抽头。
(2) 在规定的翻转频率下，输出电压至少达到 V_{CC}的 10% 和 90%。

典型特性，引脚振荡器频率



A. 每次有一个输出处于激活状态。

Figure 10.



A. 每次有一个输出处于激活状态。

Figure 11.

Copyright © 2011–2012, Texas Instruments Incorporated

加电复位 (POR) /欠压复位 (BOR)(1)

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
$V_{CC(开始)}$	请参阅Figure 12	$dV_{CC}/dt \le 3V/s$			$0.7 \times V_{(B_IT-)}$		V
$V_{(B_IT-)}$	请见Figure 12至Figure 14	$dV_{CC}/dt \le 3V/s$			1.35		V
$V_{hys(B_IT-)}$	请参阅Figure 12	$dV_{CC}/dt \le 3V/s$			140		mV
$t_{d(BOR)}$	请参阅Figure 12				2000		µs
$t_{(复位)}$	$\overline{RST}$/NMI 引脚上所需的脉冲长度到内部接受的复位		2.2V	2			µs

(1) 欠压模块的流耗已包含在 I_{CC}流耗数据中。 电压电平 $V_{(B_IT-)}+V_{hys(B_IT-)} \le 1.8V$。




Figure 12. 加电复位 (POR) /欠压复位 (BOR) 与电源电压的关系

Copyright © 2011–2012, Texas Instruments Incorporated

典型特性，加电复位 (POR) /欠压复位 (BOR)




Figure 13. 具有一个矩形压降的 $V_{CC\ (压降)}$ 电平用于生成一个加电复位 (POR) /欠压信号




Figure 14. 具有一个三角形压降的 $V_{CC\ (压降)}$ 电平用于生成一个加电复位 (POR) /欠压信号

Copyright © 2011–2012, Texas Instruments Incorporated

DCO 频率

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
V_{CC}	电源电压	RSELx<14		1.8		3.6	V
		RSELx=14		2.2		3.6	
		RSELx=15		3		3.6	
$f_{DCO(0,0)}$	DCO 频率 (0，0)	RSELx=0，DCOx=0，MODx=0	3V	0.06		0.14	MHz
$f_{DCO(0,3)}$	DCO 频率 (0，3)	RSELx=0，DCOx=3，MODx=0	3V	0.07		0.17	MHz
$f_{DCO(1,3)}$	DCO 频率 (1，3)	RSELx=1，DCOx=3，MODx=0	3V		0.15		MHz
$f_{DCO(2,3)}$	DCO 频率 (2，3)	RSELx=2，DCOx=3，MODx=0	3V		0.21		MHz
$f_{DCO(3,3)}$	DCO 频率 (3，3)	RSELx=3，DCOx=3，MODx=0	3V		0.30		MHz
$f_{DCO(4,3)}$	DCO 频率 (4，3)	RSELx=4，DCOx=3，MODx=0	3V		0.41		MHz
$f_{DCO(5,3)}$	DCO 频率 (5，3)	RSELx=5，DCOx=3，MODx=0	3V		0.58		MHz
$f_{DCO(6,3)}$	DCO 频率 (6，3)	RSELx=6，DCOx=3，MODx=0	3V	0.54		1.06	MHz
$f_{DCO(7,3)}$	DCO 频率 (7，3)	RSELx=7，DCOx=3，MODx=0	3V	0.80		1.50	MHz
$f_{DCO(8,3)}$	DCO 频率 (8，3)	RSELx=8，DCOx=3，MODx=0	3V		1.6		MHz
$f_{DCO(9,3)}$	DCO 频率 (9，3)	RSELx=9，DCOx=3，MODx=0	3V		2.3		MHz
$f_{DCO(10,3)}$	DCO 频率 (10，3)	RSELx=10，DCOx=3，MODx=0	3V		3.4		MHz
$f_{DCO(11,3)}$	DCO 频率 (11，3)	RSELx=11，DCOx=3，MODx=0	3V		4.25		MHz
$f_{DCO(12,3)}$	DCO 频率 (12，3)	RSELx=12，DCOx=3，MODx=0	3V	4.30		7.30	MHz
$f_{DCO(13,3)}$	DCO 频率 (13，3)	RSELx=13，DCOx=3，MODx=0	3V	6.00	7.8	9.60	MHz
$f_{DCO(14,3)}$	DCO 频率 (14，3)	RSELx=14，DCOx=3，MODx=0	3V	8.60		13.9	MHz
$f_{DCO(15,3)}$	DCO 频率 (15，3)	RSELx=15，DCOx=3，MODx=0	3V	12.0		18.5	MHz
$f_{DCO(15,7)}$	DCO 频率 (15，7)	RSELx=15，DCOx=7，MODx=0	3V	16.0		26.0	MHz
S_{RSEL}	RSEL 和 RSEL+1 范围之间的频率阶跃	$S_{RSEL}=f_{DCO(RSEL+1,DCO)}/f_{DCO(RSEL,DCO)}$	3V		1.35		比率
S_{DCO}	抽头 DCO 与 DCO+1 之间的频率阶跃	$S_{DCO}=f_{DCO(RSEL,DCO+1)}/f_{DCO(RSEL,DCO)}$	3V		1.08		比率
	占空比	在 SMCLK 输出端上测量	3V		50		%

Copyright © 2011–2012, Texas Instruments Incorporated

经校准的 DCO 频率，容差

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数	测试条件	T_A	V_{CC}	最小值	典型值	最大值	单位
1MHz 容差（在整个温度范围内）(1)	BCSCTL1=CALBC1_1MHZ，DCOCTL=CALDCO_1MHZ，在 30°C 及 3V 条件下进行校准	0°C 至 85°C	3V	-3	±0.5	+3	%
在 V_{CC} 电压下的 1MHz 容差	BCSCTL1=CALBC1_1MHZ，DCOCTL=CALDCO_1MHZ，在 30°C 及 3V 条件下进行校准	30°C	1.8V 至 3.6V	-3	±2	+3	%
1MHz 总容差	BCSCTL1=CALBC1_1MHZ，DCOCTL=CALDCO_1MHZ，在 30°C 及 3V 条件下进行校准	-40°C 至 85°C	1.8V 至 3.6V	-6	±3	+6	%
在整个温度范围内 8MHz 容差 (1)	BCSCTL1=CALBC1_8MHZ，DCOCTL=CALDCO_8MHZ，在 30°C 及 3V 条件下进行校准	0°C 至 85°C	3V	-3	±0.5	+3	%
在 V_{CC} 电压下 8MHz 容差	BCSCTL1=CALBC1_8MHZ，DCOCTL=CALDCO_8MHZ，在 30°C 及 3V 条件下进行校准	30°C	2.2V 至 3.6V	-3	±2	+3	%
8MHz 总体容差	BCSCTL1=CALBC1_8MHZ，DCOCTL=CALDCO_8MHZ，在 30°C 及 3V 条件下进行校准	-40°C 至 85°C	2.2V 至 3.6V	-6	±3	+6	%
在整个温度范围内 12MHz 容差 (1)	BCSCTL1=CALBC1_12MHZ，DCOCTL=CALDCO_12MHZ，在 30°C 及 3V 条件下进行校准	0°C 至 85°C	3V	-3	±0.5	+3	%
在 V_{CC} 电压下 12MHz 容差	BCSCTL1=CALBC1_12MHZ，DCOCTL=CALDCO_12MHZ，在 30°C 及 3V 条件下进行校准	30°C	2.7V 至 3.6V	-3	±2	+3	%
12MHz 总体容差	BCSCTL1=CALBC1_12MHZ，DCOCTL=CALDCO_12MHZ，在 30°C 及 3V 条件下进行校准	-40°C 至 85°C	2.7 V 至 3.6 V	-6	±3	+6	%
在整个温度范围内 16MHz 容差 (1)	BCSCTL1=CALBC1_16MHZ，DCOCTL=CALDCO_16MHZ，在 30°C 及 3V 条件下进行校准	0°C 至 85°C	3V	-3	±0.5	+3	%
在 V_{CC} 电压下 16MHz 容差	BCSCTL1=CALBC1_16MHZ，DCOCTL=CALDCO_16MHZ，在 30°C 及 3V 条件下进行校准	30°C	3.3V 至 3.6V	-3	±2	+3	%
16MHz 总体容差	BCSCTL1=CALBC1_16MHZ，DCOCTL=CALDCO_16MHZ，在 30°C 及 3V 条件下进行校准	-40°C 至 85°C	3.3V 至 3.6V	-6	±3	+6	%

(1) 这是在温度为 30°C 时测得的频率在整个温度范围内所发生的变化。

Copyright © 2011–2012, Texas Instruments Incorporated

从低功耗模式 (LPM3/4) 唤醒

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
$t_{DCO,LPM3/4}$	从 LPM3/4 的 DCO 时钟唤醒时间 (1)	BCSCTL1=CALBC1_1MHz，DCOCTL=CALDCO_1MHz	3V		1.5		µs
$t_{CPU,LPM3/4}$	从 LPM3/4 的 CPU 唤醒时间 (2)				$1/f_{MCLK}+t_{时钟,LPM3/4}$		

(1) DCO 时钟唤醒时间的测量范围从一个外部唤醒信号（例如：端口中断）的边沿到一个时钟引脚（MCLK 或 SMCLK）上的可从外部观察到的第一个时钟边沿。
(2) 参数只有在 DCOCLK 用于 MCLK 时才适用。

典型特性，从 LPM3/4 的 DCO 时钟唤醒时间




Figure 15. 从 LPM3 的 DCO 唤醒时间与 DCO 频率的关系

Copyright © 2011–2012, Texas Instruments Incorporated

晶体振荡器，XT1，低频模式(1)

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
$f_{LFXT1,LF}$	LFXT1 振荡器晶振频率，LF 模式 0，1	XTS=0, LFXT1Sx=0 或 1	1.8V 至 3.6V		32768		Hz
$f_{LFXT1,LF,逻辑}$	LFXT1 振荡器逻辑电平方波输入频率，LF 模式	XTS=0，XCAPx=0，LFXT1Sx=3	1.8V 至 3.6V	10000	32768	50000	Hz
OA_{LF}	LF 晶体的振荡裕度	XTS=0，LFXT1Sx=0，$f_{LFXT1,LF}$=32768Hz，$C_{L,eff}$=6pF			500		kΩ
		XTS=0，LFXT1Sx=0，$f_{LFXT1,LF}$=32768Hz，$C_{L,eff}$=12pF			200		
$C_{L,eff}$	集成型有效负载电容，LF 模式(2)	XTS=0，XCAPx=0			1		pF
		XTS=0，XCAPx=1			5.5		
		XTS=0，XCAPx=2			8.5		
		XTS=0，XCAPx=3			11		
	占空比，LF 模式	XTS=0，在 P2.0/ACLK，$f_{LFXT1,LF}$=32768Hz 上测量	2.2V	30	50	70	%
$f_{故障,LF}$	振荡器故障频率，LF 模式(3)	XTS=0，XCAPx=0，LFXT1Sx=3(4)	2.2V	10		10000	Hz

(1) 如欲改善 XT1 振荡器上的电磁干扰 (EMI)，则应遵守下面的指南。
(a) 应使器件与晶体之间的走线尽可能地短。
(b) 在振荡器引脚的周围设计一个良好的接地平面。
(c) 防止来自其它时钟或数据线路的串扰进入振荡器引脚 XIN 和 XOUT。
(d) 应避免在 XIN 和 XOUT 引脚的下方或附近布设 PCB 走线。
(e) 采用旨在消除振荡器 XIN 和 XOUT 引脚上的任何寄生负载的组装材料和惯例。
(f) 如果采用的是敷形涂覆，则应确保其不会在振荡器引脚之间引起电容/电阻泄漏电流。
(g) 如其它文档显示的那样，为了支持串行编程适配器，不要将 XOUT 线路路由至 JTAG 头。 串行编程适配器不再需要该信号。

(2) 包括寄生键合及封装电容（每引脚约 2pF）。
由于 PCB 会增加额外的电容，因此建议通过测量 ACLK 频率来检验正确的负载。 为了完成正确的设置，有效负载电容应始终与所用晶体的规格相匹配。

(3) 低于 MIN 技术规格值的频率设定故障标志。 高于 MAX 技术规格值的频率并不设定故障标志。 位于 MAX 与 MIN 技术规格值之间的频率可以设定标志。

(4) 采用逻辑电平输入频率来测量，但也适合于采用晶体的操作。

内部超低功耗低频振荡器 (VLO)

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		T_A	V_{CC}	最小值	典型值	最大值	单位
f_{VLO}	VLO 频率	-40°C 至 85°C	3V	4	12	20	kHz
df_{VLO}/d_T	VLO 频率温度漂移	-40°C 至 85°C	3V		0.5		%/°C
df_{VLO}/dV_{CC}	VLO 频率电源电压漂移	25°C	1.8V 至 3.6V		4		%/V

Timer_A

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
f_{TA}	Timer_A 输入时钟频率	SMCLK，占空比 = 50% ± 10%			$f_{系统}$		MHz
$t_{TA,cap}$	Timer_A 捕获时序	TA0, TA1	3V	20			ns

Copyright © 2011–2012, Texas Instruments Incorporated

USCI（UART 模式）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
f_{USCI}	USCI 输入时钟频率	SMCLK，占空比 = 50% ± 10%			$f_{系统}$		MHz
$f_{最大值，BITCLK}$	最大 BITCLK 时钟频率（等于以 MBaud 为单位的波特率）(1)		3V	2			MHz
t_τ	UART 接收抗尖峰脉冲时间 (2)		3V	50	100	600	ns

(1) 对于 1MHz 以上的波特率，在 LPM3 和 LPM4 中必须考虑 DCO 唤醒时间。
(2) 对 UART 接收输入端 (UCxRx) 上持续时间比 UART 接收去毛刺脉冲时间短的脉冲进行了抑制。 为了确保正确地识别脉冲，其持续时间应超过去毛刺脉冲时间的最大规格值。

USCI（SPI 主控模式）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）（请见 Figure 16和Figure 17）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
f_{USCI}	USCI 输入时钟频率	SMCLK，占空比 = 50% ± 10%				$f_{系统}$	MHz
$t_{SU,MI}$	SOMI 输入数据建立时间		3V	75			ns
$t_{HD,MI}$	SOMI 输入数据保持时间		3V	0			ns
$t_{VALID,MO}$	从器件输入，主器件输出 (SIMO) 输出数据有效时间	UCLK 边沿至 SIMO 有效，C_L = 20 pF	3V			20	ns




Figure 16. SPI 主控模式，CKPH=0




Figure 17. SPI 主模式，CKPH = 1

Copyright © 2011–2012, Texas Instruments Incorporated

USCI（SPI 从模式）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）（见 Figure 18 和 Figure 19）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
$t_{STE,LEAD}$	STE 超前时间，STE 低电平至时钟		3V		50		ns
$t_{STE,LAG}$	STE 滞后时间，最后一个时钟脉冲至 STE 高电平		3V	10			ns
$t_{STE,ACC}$	STE 存取时间，STE 低电平至 SOMI 数据输出		3V		50		ns
$t_{STE,DIS}$	STE 禁用时间，STE 高电平至 SOMI 高阻抗		3V		50		ns
$t_{SU,SI}$	SIMO 输入数据建立时间		3V	15			ns
$t_{HD,SI}$	SIMO 输入数据保持时间		3V	10			ns
$t_{VALID,SO}$	SOMI 输出数据有效时间	UCLK 边沿至 SOMI 有效，C_L=20pF	3V		50	75	ns




Figure 18. SPI 受控模式，CKPH=0




Figure 19. SPI 从模式，CKPH = 1

Copyright © 2011–2012, Texas Instruments Incorporated

USCI（I2C 模式）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）（见 Figure 20）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
f_{USCI}	USCI 输入时钟频率	SMCLK，占空比 = 50% ± 10%				$f_{系统}$	MHz
f_{SCL}	SCL 时钟频率		3V	0		400	kHz
$t_{HD,STA}$	保持时间（重复）启动	f_{SCL} ≤ 100 kHz	3V	4.0			μs
		f_{SCL} > 100 kHz		0.6			
$t_{SU,STA}$	一个针对重复启动的建立时间	f_{SCL} ≤ 100 kHz	3V	4.7			μs
		f_{SCL} > 100 kHz		0.6			
$t_{HD,DAT}$	数据保持时间		3V	0			ns
$t_{SU,DAT}$	数据建立时间		3V	250			ns
$t_{SU,STO}$	停止的建立时间		3V	4.0			μs
t_{SP}	由输入滤波器进行抑制的尖峰的脉冲宽度		3V	50	100	600	ns




Figure 20. I2C 模式定时

Comparator_A+

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
$I_{(DD)}$ (1)		CAON=1， CARSEL=0， CAREF=0	3V		45		μA
$I_{(Refladder/RefDiode)}$		CAON=1，CARSEL=0，CAREF= 1，2，或 3，在 CA0 和 CA1 上无负载	3V		45		μA
$V_{(IC)}$	共模输入电压	CAON=1	3V	0		V_{CC}-1	V
$V_{(Ref025)}$	(在 0.25 V_{CC}节点的电压) / V_{CC}	PCA0=1，CARSEL=1，CAREF=1，在 CA0 和 CA1 上无负载	3V		0.24		
$V_{(Ref050)}$	（在 0.5 V_{CC}节点上的电压）/ V_{CC}	PCA0=1，CARSEL=1，CAREF=2，在 CA0 和 CA1 上无负载	3V		0.48		
$V_{(RefVT)}$	见Figure 21和Figure 22	PCA0=1，CARSEL=1，CAREF=3，在 CA0 和 CA1 上无负载，TA=85°C	3V		490		mV
$V_{(偏移)}$	偏移电压 (2)		3V		±10		mV
V_{hys}	输入滞后	CAON = 1	3V		0.7		mV
$t_{(响应)}$	响应时间（低-高与高-低）	T_A=25°C，过驱动电压 10mV，无滤波器：CAF=0	3V		120		ns
		T_A=25°C，过驱动电压 10mV，具有滤波器：CAF=1			1.5		μs

(1) Comparator_A+ 端子的漏电流与 $I_{lkg(Px.y)}$ 规格一致。
(2) 输入偏移电压可在连续测量时通过采用 CAEX 位使 Comparator_A+ 输入倒相来加以消除。 然后将两次连续测量的结果相加。

Copyright © 2011–2012, Texas Instruments Incorporated

典型特性 — Comparator_A+




Figure 21. $V_{(RefVT)}$ 与温度的关系，V_{CC}=3 V




Figure 22. $V_{(RefVT)}$ 与温度的关系，V_{CC}=2.2 V




Figure 23. 短路电阻与 V_{IN}/V_{CC} 的关系

Copyright © 2011–2012, Texas Instruments Incorporated

10 位 ADC，电源及输入范围条件（仅限 MSP430G2x53）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）(1)

参数		测试条件	T_A	V_{CC}	最小值	典型值	最大值	单位
V_{CC}	模拟电源电压	V_{SS}=0V			2.2		3.6	V
V_{Ax}	模拟输入电压(2)	在 ADC10AE 寄存器中选择的所有 Ax 端子、模拟输入		3V	0		V_{CC}	V
I_{ADC10}	ADC10 电源电流(3)	$f_{ADC10CLK}$=5.0MHz，ADC10ON=1，REFON=0，ADC10SHT0=1，ADC10SHT1=0，ADC10DIV=0	25°C	3V		0.6		mA
I_{REF+}	基准电源电流，基准缓冲器被禁用(4)	$f_{ADC10CLK}$=5.0MHz，ADC10ON=0，REF2_5V=0，REFON=1，REFOUT=0	25°C	3V		0.25		mA
		$f_{ADC10CLK}$=5.0MHz，ADC10ON=0，REF2_5V=1，REFON=1，REFOUT=0				0.25		
$I_{REFB,0}$	ADC10SR = 0 时的基准缓冲器电源电流(4)	$f_{ADC10CLK}$=5.0 MHz，ADC10ON=0，REFON=0，REF2_5V=0，REFOUT=1，ADC10SR=1	25°C	3V		1.1		mA
$I_{REFB,1}$	ADC10SR = 1 时的基准缓冲器电源电流(4)	$f_{ADC10CLK}$=5.0 MHz，ADC10ON=0，REFON=1，REF2_5V=0，REFOUT=1，ADC10SR=1	25°C	3V		0.5		mA
C_I	输入电容	每次仅可选择一个端子 Ax	25°C	3V			27	pF
R_I	输入 MUX 导通电阻	0 V ≤ V_{Ax} ≤ V_{CC}	25°C	3V		1000		Ω

(1) 在泄漏电流表中，漏电流用 Px.y/Ax 参数来定义。
(2) 模拟输入电压范围必须位于所选择的基准电压范围 V_{R+} 至 V_{R-}之内，以获得有效的转换结果。
(3) 内部基准电源电流不包含在流耗参数 I_{ADC10}之中。
(4) 内部基准电流通过 V_{CC}端子来提供。 流耗与 ADC10 控制位无关，除非转换是有源的。 REFON 位使得内置基准能够在启动一个 A/D 转换之前实现稳定。

Copyright © 2011–2012, Texas Instruments Incorporated

10 位 ADC，内置电压基准（仅限 MSP430G2x53）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
$V_{CC\ ,\ REF+}$	正内置基准模拟电源电压范围	I_{VREF+}≤1mA，REF2_5V=0		2.2			V
		I_{VREF+}≤1mA，REF2_5V=1		2.9			
V_{REF+}	正内置基准电压	I_{VREF+}≤I_{VREF+}最大值，REF2_5V=0	3V	1.41	1.5	1.59	V
		I_{VREF+}≤I_{VREF+}最大值，REF2_5V=1		2.35	2.5	2.65	
$I_{LD\ ,\ VREF+}$	最大 VREF+ 负载电流		3V			±1	mA
	VREF+ 负载调节	I_{VREF+}=500μA±100μA， 模拟输入电压 V_{Ax}≠0.75V, REF2_5V=0	3V			±2	LSB
		I_{VREF+}=500μA±100μA， 模拟输入电压 V_{Ax}≠1.25V, REF2_5V=1				±2	
	V_{REF+}负载调节响应时间	I_{VREF+}=100μA→900μA， V_{Ax}≠0.5×VREF+， 转换结果的误差 ≤ 1 LSB， ADC10SR=0	3V			400	ns
C_{VREF+}	VREF+ 引脚上的最大电容	I_{VREF+}≤±1mA，REFON=1，REFOUT=1	3V			100	pF
TC_{REF+}	温度系数(1)	（0mA≤I_{VREF+}≤1mA）时，I_{VREF+}保持恒定	3V			±100	ppm/°C
t_{REFON}	内部基准电压至 99.9% VREF 的稳定时间	I_{VREF+}=0.5mA，REF2_5V=0， REFON=0→1	3.6V			30	μs
$t_{REFBURST}$	基准缓冲器至 99.9% VREF 的稳定时间	I_{VREF+}=0.5mA， REF2_5V=1，REFON=1， REFBURST=1，ADC10SR=0	3V			2	μs

(1) 采用逻辑单元法进行计算：(MAX(-40 至 85°C) – MIN(-40 至 85°C)) / MIN(-40 至 85°C) / (85°C – (–40°C))

Copyright © 2011–2012, Texas Instruments Incorporated

10 位 ADC，外部基准(1)（仅限 MSP430G2x53）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
VEREF+	正外部基准输入电压范围 (2)	VEREF+>VEREF-，SREF1=1，SREF0=0		1.4		V_{CC}	V
		VEREF-≤VEREF+≤V_{CC}-0.15V，SREF1=1，SREF0=1(3)		1.4		3	
VEREF-	负外部基准输入电压范围(4)	VEREF+>VEREF-		0		1.2	V
ΔVEREF	差分外部基准输入电压范围，ΔVEREF=VEREF+– VEREF–	VEREF+>VEREF-(5)		1.4		V_{CC}	V
I_{VEREF+}	流入 VEREF+ 的静态输入电流	0V≤VEREF+≤V_{CC}，SREF1=1，SREF0=0	3V		±1		μA
		0V≤VEREF+≤V_{CC}-0.15V≤3V，SREF1=1，SREF0=1(3)	3V		0		
I_{VEREF-}	流入 VEREF- 的静态输入电流	0V≤VEREF-≤V_{CC}	3V		±1		μA

(1) 在转换期间采用外部基准，以对电容阵列进行充电和放电。 在转换期间，输入电容，即 C_I，也是外部基准的动态负载。 基准电源的动态阻抗应遵照有关模拟源阻抗的建议，以使充电稳定至 10 位准确度。
(2) 准确度限定了最小的正外部基准电压。 对于较低的准确度要求，可以采用较低的基准电压电平。
(3) 在此条件下，外部基准在内部进行缓冲。 基准缓冲器处于运行状态，并需要基准缓冲器电源电流 I_{REFB}。 流耗可被限制为 REBURST=1 的采样及转换周期。
(4) 准确度限定了最大的负外部基准电压。 对于较低的准确度要求，可以采用较高的基准电压电平。
(5) 准确度限定了最小的外部差分基准电压。 对于较低的准确度要求，可以采用较低的差分基准电压电平。

10 位 ADC，定时参数（仅限 MSP430G2x53）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件		V_{CC}	最小值	典型值	最大值	单位
$f_{ADC10CLK}$	ADC10 输入时钟频率	对于 ADC10 线性度参数的额定性能	ADC10SR=0	3V	0.45		6.3	MHz
			ADC10SR=1		0.45		1.5	
$f_{ADC10OSC}$	ADC10 内置振荡器频率	ADC10DIVx=0，ADC10SSELx=0，$f_{ADC10CLK}=f_{ADC10OSC}$		3V	3.7		6.3	MHz
$t_{转换}$	转换时间	ADC10 内置振荡器，ADC10SSELx=0，$f_{ADC10CLK}=f_{ADC10OSC}$		3V	2.06		3.51	μs
		$f_{ADC10CLK}$取自 ACLK，MCLK，或 SMCLK：ADC10SSELx≠0			13× ADC10DIV× 1/$f_{ADC10CLK}$			
$t_{ADC10ON}$	ADC 的接通稳定时间	(1)					100	ns

(1) 条件是：在 t_{AC10ON}之后启动一个转换中的误差小于 ±0.5LSB。 基准及输入信号已稳定。

10 位 ADC，线性度参数（仅限 MSP430G2x53）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
E_I	积分线性误差		3V			±1	LSB
E_D	差分线性误差		3V			±1	LSB
E_O	偏移误差	源阻抗 R_S<100Ω	3V			±1	LSB
E_G	增益误差		3V		±1.1	±2	LSB
E_T	全部未调整误差		3V		±2	±5	LSB

Copyright © 2011–2012, Texas Instruments Incorporated

10 位 ADC，温度传感器及内置 V_{MID}（仅限 MSP430G2x53）

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
$I_{传感器}$	温度传感器电源电流 (1)	REFON=0，INCHx=0Ah，T_A=25°C	3V		60		μA
$TC_{传感器}$		ADC10ON=1，INCHx=0Ah (2)	3V		3.55		mV/°C
$t_{传感器（采样）}$	通道 10 被选择时所需的采样时间 (3)	ADC10ON=1, INCHx=0Ah, 转换结果的误差 ≤ 1 LSB	3V	30			μs
I_{VMID}	流入通道 11 中的分压器的电流	ADC10ON=1，INCHx=0Bh	3V			(4)	μA
V_{MID}	通道 11 中的 V_{CC}分压器	ADC10ON=1，INCHx=0Bh，$V_{MID} \neq 0.5 \times V_{CC}$	3V		1.5		V
$t_{VMID（采样）}$	通道 11 时被选择时所需的采样时间 (5)	ADC10ON=1, INCHx=0Bh, 转换结果的误差 ≤ 1 LSB	3V	1220			ns

(1) 假如（ADC10ON=1 且 REFON=1）或（ADC10ON=1 和 INCH=0Ah 且采样信号为高电平），传感器流耗为 I_{SENSOR}。 当 REFON=1 时，I_{SENSOR}包含于 I_{REF+}中。 当 REFON=0 时，I_{SENSOR}在温度传感器输入 (INCH=0Ah) 的转换期间采用。
(2) 可采用下面的公式来计算温度传感器输出电压：
$V_{传感器，典型值}=TC_{传感器}(273+T\ [°C])+ V_{偏移，传感器}[mV]$ 或
$V_{传感器，典型值}= TC_{传感器}T\ [°C]+V_{传感器}(T_A=0°C)\ [mV]$
(3) 传感器的典型等效阻抗为 51kΩ。 所需的采样时间包括传感器接通时间 $t_{SENSOR(on)}$。
(4) 无需额外的电流。 在采样期间使用 V_{MID}。
(5) 接通时间 $t_{VMID(on)}$ 包含于采样时间 $t_{VMID(sample)}$ 之中；无需额外的接通时间。

闪存存储器

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
$V_{CC(PGM/ERASE)}$	编程及擦除电源电压			2.2		3.6	V
f_{FTG}	闪存时序生成器频率			257		476	kHz
I_{PGM}	编程期间来自 V_{CC}的电源电流		2.2V/3.6V		1	5	mA
$I_{擦除}$	擦除期间来自 V_{CC}的电源电流		2.2V/3.6V		1	7	mA
t_{CPT}	累计编程时间 (1)		2.2V/3.6V			10	ms
$t_{CMErase}$	累计批量擦除时间		2.2V/3.6V	20			ms
	编程/擦除耐久性			10^4	10^5		周期
$t_{保持}$	数据保持持续时间	T_J=25°C		100			年
$t_{字}$	字或字节编程时间	(2)			30		t_{FTG}
$t_{块，0}$	第一个字节或字的块编程时间	(2)			25		t_{FTG}
$t_{块，1-63}$	用于每个额外字节或字的块编程时间	(2)			18		t_{FTG}
$t_{块，末端}$	块编程末端序列等待时间	(2)			6		t_{FTG}
$t_{批量擦除}$	批量擦除时间	(2)			10593		t_{FTG}
$t_{段擦除}$	段擦除时间	(2)			4819		t_{FTG}

(1) 当对一个 64 字节闪存块进行写入操作时，不得超过累计编程时间。 该参数适用于所有的编程方法：单独字/字节写入及块写入模式。
(2) 这些数值实线连接至闪存控制器的状态机中 (t_{FTG} = 1/f_{FTG})。

Copyright © 2011–2012, Texas Instruments Incorporated

RAM

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	最小值	最大值	单位
$V_{(RAMh)}$	RAM 保持电源电压 (1)	CPU 暂停	1.6		V

(1) 当 RAM 中的数据保持不变时，该参数确定了最小电源电压 V_{CC}。 在该电源电压条件下不应执行任何程序。

JTAG 及 Spy-Bi-Wire 接口

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
f_{SBW}	Spy-Bi-Wire 输入频率		2.2V	0		20	MHz
$t_{SBW,低电平}$	Spy-Bi-Wire 低电平时钟脉冲持续时间		2.2V	0.025		15	µs
$t_{SBW,En}$	Spy-Bi-Wire 启用时间（TEST 高电平以接受第一个时钟边沿的时间 (1)）		2.2V			1	µs
$t_{SBW,Ret}$	Spy-Bi-Wire 返回至正常运行时间		2.2V	15		100	µs
f_{TCK}	TCK 输入频率 (2)		2.2V	0		5	MHz
$R_{内部}$	TEST 上的内部下拉电阻值		2.2V	25	60	90	kΩ

(1) 访问 Spy-Bi-Wire 接口的工具在把 TEST/SBWCLK 引脚拉至高电平之后必需等待最大 $t_{SBW,En}$ 时间，而后才能应用第一个 SBWCLK 时钟脉冲边沿。
(2) 可限制 f_{TCK} 以满足选定模块的时序要求。

JTAG 熔丝 (1)

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）


参数		测试条件	最小值	最大值	单位
$V_{CC(FB)}$	熔丝烧断情况下的电源电压	T_A=25°C	2.5		V
V_{FB}	TEST 上针对熔丝烧断的电压电平		6	7	V
I_{FB}	熔丝烧断期间流入 TEST 的电源电流			100	mA
t_{FB}	熔丝烧断的时间			1	ms

(1) 一旦熔丝烧断，则不能继续使用 JTAG/测试、Spy-Bi-Wire，而仿真功能可用，且 JTAG 被切换至旁路模式。

Copyright © 2011–2012, Texas Instruments Incorporated

端口原理图

端口 P1 引脚原理图：P1.0 至 P1.2，采用施密特触发器的输入/输出



*** Note: MSP430G2x53 devices only. MSP430G2x13 devices have no ADC10.**


Table 16. 端口 P1 (P1.0 至 P1.2) 引脚功能

引脚名称 (P1.x)	x	功能	控制位和信号(1)				
			P1DIR.x	P1SEL.x	P1SEL2.x	ADC10AE.x INCH.x=1(2)	CAPD.y
P1.0/	0	P1.x (I/O)	I: 0 ; O: 1	0	0	0	0
TA0CLK/		TA0.TACLK	0	1	0	0	0
ACLK/		ACLK	1	1	0	0	0
A0(2)/		A0	X	X	X	1 (y = 0)	0
CA0/		CA0	X	X	X	0	1 (y = 0)
引脚振荡器		电容感测	X	0	1	0	0
P1.1/	1	P1.x (I/O)	I: 0 ; O: 1	0	0	0	0
TA0.0/		TA0.0	1	1	0	0	0
		TA0.CCI0A	0	1	0	0	0
UCA0RXD/		UCA0RXD	来自 USCI	1	1	0	0
UCA0SOMI/		UCA0SOMI	来自 USCI	1	1	0	0
A1(2)/		A1	X	X	X	1 (y = 1)	0
CA1/		CA1	X	X	X	0	1 (y = 1)
引脚振荡器		电容感测	X	0	1	0	0
P1.2/	2	P1.x (I/O)	I: 0 ; O: 1	0	0	0	0
TA0.1/		TA0.1	1	1	0	0	0
		TA0.CCI1A	0	1	0	0	0
UCA0TXD/		UCA0TXD	来自 USCI	1	1	0	0
UCA0SIMO/		UCA0SIMO	来自 USCI	1	1	0	0
A2(2)/		A2	X	X	X	1 (y = 2)	0
CA2/		CA2	X	X	X	0	1 (y = 2)
引脚振荡器		电容感测	X	0	1	0	0

(1) X = 无关
(2) 仅限 MSP430G2x53 器件

Copyright © 2011–2012, Texas Instruments Incorporated

端口 P1 引脚电路原理图：P1.3，采用施密特触发器的输入/输出



*** Note: MSP430G2x53 devices only. MSP430G2x13 devices have no ADC10.**

Copyright © 2011–2012, Texas Instruments Incorporated


Table 17. 端口 P1 (P1.3) 引脚功能

引脚名称 (P1.x)	x	功能	控制位和信号(1)				
			P1DIR.x	P1SEL.x	P1SEL2.x	ADC10AE.x INCH.x=1(2)	CAPD.y
P1.3/	3	P1.x (I/O)	I: 0 ; O: 1	0	0	0	0
ADC10CLK(2)/		ADC10CLK	1	1	0	0	0
CAOUT/		CAOUT	1	1	1	0	0
A3(2)/		A3	X	X	X	1 (y = 3)	0
VREF-(2)/		VREF-	X	X	X	1	0
VEREF-(2)/		VEREF-	X	X	X	1	0
CA3/		CA3	X	X	X	0	1 (y = 3)
引脚振荡器		电容感测	X	0	1	0	0

(1) X = 无关
(2) 仅限 MSP430G2x53 器件

Copyright © 2011–2012, Texas Instruments Incorporated

端口 P1 引脚电路原理图：P1.4，采用施密特触发器的输入/输出



*** Note: MSP430G2x52 devices only. MSP430G2x12 devices have no ADC10.**

Copyright © 2011–2012, Texas Instruments Incorporated


Table 18. 端口 P1 (P1.4) 引脚功能

引脚名称 (P1.x)	x	功能	控制位和信号(1)					
			P1DIR.x	P1SEL.x	P1SEL2.x	ADC10AE.x INCH.x=1(2)	JTAG 模式	CAPD.y
P1.4/	4	P1.x (I/O)	I: 0 ; O: 1	0	0	0	0	0
SMCLK/		SMCLK	1	1	0	0	0	0
UCB0STE/		UCB0STE	来自 USCI	1	1	0	0	0
UCA0CLK/		UCA0CLK	来自 USCI	1	1	0	0	0
VREF+(2)/		VREF+	X	X	X	1	0	0
VEREF+(2)/		VEREF+	X	X	X	1	0	0
A4(2)/		A4	X	X	X	1 (y=4)	0	0
CA4		CA4	X	X	X	0	0	1 (y = 4)
TCK/		TCK	X	X	X	0	1	0
引脚振荡器		电容感测	X	0	1	0	0	0

(1) X = 无关
(2) 仅限 MSP430G2x53 器件

Copyright © 2011–2012, Texas Instruments Incorporated

端口 P1 引脚电路原理图：P1.5 至 P1.7，采用施密特触发器的输入/输出



*** Note: MSP430G2x53 devices only. MSP430G2x13 devices have no ADC10.**

Table 19. 端口 P1 (P1.5 至 P1.7) 引脚功能

引脚名称 (P1.x)	x	功能	控制位和信号(1)					
			P1DIR.x	P1SEL.x	P1SEL2.x	ADC10AE.x INCH.x=1(2)	JTAG 模式	CAPD.y
P1.5/	5	P1.x (I/O)	I: 0 ; O: 1	0	0	0	0	0
TA0.0/		TA0.0	1	1	0	0	0	0
UCB0CLK/		UCB0CLK	来自 USCI	1	1	0	0	0
UCA0STE/		UCA0STE	来自 USCI	1	1	0	0	0
A5(2)/		A5	X	X	X	1 (y=5)	0	0
CA5		CA5	X	X	X	0	0	1 (y = 5)
TMS		TMS	X	X	X	0	1	0
引脚振荡器		电容感测	X	0	1	0	0	0
P1.6/	6	P1.x (I/O)	I: 0 ; O: 1	0	0	0	0	0
TA0.1/		TA0.1	1	1	0	0	0	0
UCB0SOMI/		UCB0SOMI	来自 USCI	1	1	0	0	0
UCB0SCL/		UCB0SCL	来自 USCI	1	1	0	0	0
A6(2)/		A6	X	X	X	1 (y = 6)	0	0
CA6		CA6	X	X	X	0	0	1 (y = 6)
TDI/TCLK/		TDI/TCLK	X	X	X	0	1	0
引脚振荡器		电容感测	X	0	1	0	0	0
P1.7/	7	P1.x (I/O)	I: 0 ; O: 1	0	0	0	0	0
UCB0SIMO/		UCB0SIMO	来自 USCI	1	1	0	0	0
UCB0SDA/		UCB0SDA	来自 USCI	1	1	0	0	0
A7(2)/		A7	X	X	X	1 (y = 7)	0	0
CA7		CA7	X	X	X	0	0	1 (y = 7)
CAOUT		CAOUT	1	1	0	0	0	0
TDO/TDI/		TDO/TDI	X	X	X	0	1	0
引脚振荡器		电容感测	X	0	1	0	0	0

(1) X = 无关
(2) 仅限 MSP430G2x53 器件

Copyright © 2011–2012, Texas Instruments Incorporated

端口 P2 引脚电路原理图：P2.0 至 P2.5，采用施密特触发器的输入/输出




Table 20. 端口 P2 (P2.0 至 P2.5) 引脚功能

引脚名称 (P2.x)	x	功能	控制位和信号 (1)		
			P2DIR.x	P2SEL.x	P2SEL2.x
P2.0/	0	P2.x (I/O)	I: 0 ; O: 1	0	0
TA1.0/		Timer1_A3.CCI0A	0	1	0
		Timer1_A3.TA0	1	1	0
引脚振荡器		电容感测	X	0	1
P2.1/	1	P2.x (I/O)	I: 0 ; O: 1	0	0
TA1.1/		Timer1_A3.CCI1A	0	1	0
		Timer1_A3.TA1	1	1	0
引脚振荡器		电容感测	X	0	1
P2.2/	2	P2.x (I/O)	I: 0 ; O: 1	0	0
TA1.1/		Timer1_A3.CCI1B	0	1	0
		Timer1_A3.TA1	1	1	0
引脚振荡器		电容感测	X	0	1
P2.3/	3	P2.x (I/O)	I: 0 ; O: 1	0	0
TA1.0/		Timer1_A3.CCI0B	0	1	0
		Timer1_A3.TA0	1	1	0
引脚振荡器		电容感测	X	0	1
P2.4/	4	P2.x (I/O)	I: 0 ; O: 1	0	0
TA1.2/		Timer1_A3.CCI2A	0	1	0
		Timer1_A3.TA2	1	1	0
引脚振荡器		电容感测	X	0	1
P2.5/	5	P2.x (I/O)	I: 0 ; O: 1	0	0
TA1.2/		Timer1_A3.CCI2B	0	1	0
		Timer1_A3.TA2	1	1	0
引脚振荡器		电容感测	X	0	1

(1) X = 无关

Copyright © 2011–2012, Texas Instruments Incorporated

端口 P2 引脚电路原理图：P2.6，采用施密特触发器的输入/输出




Table 21. 端口 P2 (P2.6) 引脚功能

引脚名称 (P2.x)	x	功能	控制位和信号 (1)		
			P2DIR.x	P2SEL.6 P2SEL.7	P2SEL2.6 P2SEL2.7
XIN	6	XIN	0	1 1	0 0
P2.6		P2.x (I/O)	I: 0 ; O: 1	0 X	0 0
TA0.1		Timer0_A3.TA1	1	1 0	0 0
引脚振荡器		电容感测	X	0 X	1 X

(1) X = 无关

Copyright © 2011–2012, Texas Instruments Incorporated

端口 P2 引脚电路原理图：P2.7，采用施密特触发器的输入/输出




Table 22. 端口 P2 (P2.7) 引脚功能

引脚名称 (P2.x)	x	功能	控制位和信号 (1)		
			P2DIR.x	P2SEL.6 P2SEL.7	P2SEL2.6 P2SEL2.7
XOUT/	7	XOUT	1	1 1	0 0
P2.7/		P2.x (I/O)	I: 0 ; O: 1	0 X	0 0
引脚振荡器		电容感测	X	0 X	1 X

(1) X = 无关

Copyright © 2011–2012, Texas Instruments Incorporated

端口 P3 引脚电路原理图：P3.0 至 P3.7，带有施密特触发器的输入/输出（只在 28 引脚 PW 封装和 32 引脚 RHB 封装内提供）




Table 23. 端口 P3（P3.0 至 P3.7）引脚功能（只在 28 引脚 PW 封装和 32 引脚 RHB 封装内提供）

引脚名称 (P3.x)	x	功能	控制位和信号 (1)		
			P3DIR.x	P3SEL.x	P3SEL2.x
P3.0/	0	P3.x (I/O)	I: 0；O: 1	0	0
TA0.2/		Timer0_A3.CCI2A	0	1	0
		Timer0_A3.TA2	1	1	0
引脚振荡器		电容感测	X	0	1
P3.1/	1	P3.x (I/O)	I: 0；O: 1	0	0
TA1.0/		Timer1_A3.TA0	1	1	0
引脚振荡器		电容感测	X	0	1
P3.2/	2	P3.x (I/O)	I: 0；O: 1	0	0
TA1.1/		Timer1_A3.TA1	1	1	0
引脚振荡器		电容感测	X	0	1
P3.3/	3	P3.x (I/O)	I: 0；O: 1	0	0
TA1.2/		Timer1_A3.TA2	1	1	0
引脚振荡器		电容感测	X	0	1
P3.4/	4	P3.x (I/O)	I: 0；O: 1	0	0
TA0.0/		Timer0_A3.TA0	1	1	0
引脚振荡器		电容感测	X	0	1
P3.5/	5	P3.x (I/O)	I: 0；O: 1	0	0
TA0.1/		Timer0_A3.TA1	1	1	0
引脚振荡器		电容感测	X	0	1
P3.6/	6	P3.x (I/O)	I: 0；O: 1	0	0
TA0.2/		Timer0_A3.TA2	1	1	0
引脚振荡器		电容感测	X	0	1
P3.7/	7	P3.x (I/O)	I: 0；O: 1	0	0
TA1CLK/		Timer1_A3.TACLK	0	1	0
CAOUT/		比较器输出	1	1	0
引脚振荡器		电容感测	X	0	1

(1) X = 无关

Copyright © 2011–2012, Texas Instruments Incorporated

修订历史记录

修订	说明
SLAS735	最初发布版本
SLAS735A	改变了Table 18中的控制位/信号栏 改变了Table 23中的引脚名称和功能栏
SLAS735B	改变了 绝对最大额定值中的存储温度范围限值 在Table 2中添加了 BSL 功能到 P1.1 和 P1.5。 将 CAOUT 信息添加至Table 17。
SLAS735C	在 最大绝对额定值中，将 T_{stg}，可编程器件改为 -55°C 至 150°C。 将Table 10中 TAG_ADC10_1 的值改为 0x10。
SLAS735D	添加 AVCC（只适用于 RHB 封装，引脚 29）到Table 2端子功能。 更正了Table 2中 P3.7/TA1CLK/CAOUT 说明中的打印错误。 更正了Table 13中输入和输出引脚号码栏中的 PW28 端子分配。 更改了端口原理图中所有的端口电路原理图（在 PxOUT.y 复用器之后添加了缓冲器）。
SLAS735E	Table 5 和 Table 14，更正了 Timer_A 寄存器的名称。
SLAS735F	在10 位 ADC，内置电压基准（仅限 MSP430G2x53）中的 TC_{REF+}上添加了注释。 改正了端口 P1 引脚电路原理图：P1.4，采用施密特触发器的输入/输出上的引脚名称。
SLAS735G	建议的运行条件，从 $f_{系统}$说明中删除了提到 USART 模块的地方。 端口 P3 引脚电路原理图：P3.0 至 P3.7，带有施密特触发器的输入/输出（只在 28 引脚 PW 封装和 32 引脚 RHB 封装内提供），将 PW28 增加到提供的封装类型中。

Copyright © 2011–2012, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSP430G2113IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2113	Samples
MSP430G2153IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2153	Samples
MSP430G2153IPW20	ACTIVE	TSSOP	PW	20	70	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2153	Samples
MSP430G2153IPW20R	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2153	Samples
MSP430G2153IPW28	ACTIVE	TSSOP	PW	28	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2153	Samples
MSP430G2153IPW28R	ACTIVE	TSSOP	PW	28	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2153	Samples
MSP430G2153IRHB32R	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2153	Samples
MSP430G2153IRHB32T	ACTIVE	VQFN	RHB	32	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2153	Samples
MSP430G2213IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2213	Samples
MSP430G2213IPW20	ACTIVE	TSSOP	PW	20	70	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2213	Samples
MSP430G2213IPW20R	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2213	Samples
MSP430G2213IPW28	ACTIVE	TSSOP	PW	28	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2213	Samples
MSP430G2213IRHB32R	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2213	Samples
MSP430G2213IRHB32T	ACTIVE	VQFN	RHB	32	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2213	Samples
MSP430G2253IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2253	Samples
MSP430G2253IPW20	ACTIVE	TSSOP	PW	20	70	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2253	Samples
MSP430G2253IPW20R	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2253	Samples
MSP430G2253IPW28	ACTIVE	TSSOP	PW	28	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2253	Samples
MSP430G2253IPW28R	ACTIVE	TSSOP	PW	28	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2253	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSP430G2253IRHB32R	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2253	Samples
MSP430G2253IRHB32T	ACTIVE	VQFN	RHB	32	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2253	Samples
MSP430G2313IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2313	Samples
MSP430G2313IPW20	ACTIVE	TSSOP	PW	20	70	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2313	Samples
MSP430G2313IPW20R	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2313	Samples
MSP430G2313IPW28	ACTIVE	TSSOP	PW	28	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2313	Samples
MSP430G2313IRHB32R	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2313	Samples
MSP430G2313IRHB32T	ACTIVE	VQFN	RHB	32	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2313	Samples
MSP430G2353IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2353	Samples
MSP430G2353IPW20	ACTIVE	TSSOP	PW	20	70	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2353	Samples
MSP430G2353IPW20R	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2353	Samples
MSP430G2353IPW28	ACTIVE	TSSOP	PW	28	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2353	Samples
MSP430G2353IPW28R	ACTIVE	TSSOP	PW	28	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2353	Samples
MSP430G2353IRHB32R	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2353	Samples
MSP430G2353IRHB32T	ACTIVE	VQFN	RHB	32	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2353	Samples
MSP430G2413IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2413	Samples
MSP430G2413IPW20	ACTIVE	TSSOP	PW	20	70	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2413	Samples
MSP430G2413IPW20R	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2413	Samples
MSP430G2413IPW28	ACTIVE	TSSOP	PW	28	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2413	Samples
MSP430G2413IPW28R	ACTIVE	TSSOP	PW	28	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2413	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSP430G2413IRHB32R	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2413	Samples
MSP430G2413IRHB32T	ACTIVE	VQFN	RHB	32	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2413	Samples
MSP430G2453IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2453	Samples
MSP430G2453IPW20	ACTIVE	TSSOP	PW	20	70	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2453	Samples
MSP430G2453IPW20R	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2453	Samples
MSP430G2453IPW28	ACTIVE	TSSOP	PW	28	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2453	Samples
MSP430G2453IPW28R	ACTIVE	TSSOP	PW	28	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2453	Samples
MSP430G2453IRHB32R	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2453	Samples
MSP430G2453IRHB32T	ACTIVE	VQFN	RHB	32	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2453	Samples
MSP430G2513IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2513	Samples
MSP430G2513IPW20	ACTIVE	TSSOP	PW	20	70	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2513	Samples
MSP430G2513IPW20R	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2513	Samples
MSP430G2513IPW28	ACTIVE	TSSOP	PW	28	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2513	Samples
MSP430G2513IPW28R	ACTIVE	TSSOP	PW	28	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2513	Samples
MSP430G2513IRHB32R	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2513	Samples
MSP430G2513IRHB32T	ACTIVE	VQFN	RHB	32	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2513	Samples
MSP430G2553IN20	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	M430G2553	Samples
MSP430G2553IPW20	ACTIVE	TSSOP	PW	20	70	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2553	Samples
MSP430G2553IPW20R	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2553	Samples
MSP430G2553IPW28	ACTIVE	TSSOP	PW	28	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2553	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSP430G2553IPW28R	ACTIVE	TSSOP	PW	28	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	430G2553	Samples
MSP430G2553IRHB32R	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2553	Samples
MSP430G2553IRHB32T	ACTIVE	VQFN	RHB	32	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	MSP430 G2553	Samples

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF MSP430G2453, MSP430G2553 :


- Automotive : MSP430G2453-Q1, MSP430G2553-Q1

NOTE: Qualified Version Definitions:


- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MSP430G2153IPW20R	TSSOP	PW	20	2000	330.0	16.4	6.95	7.1	1.6	8.0	16.0	Q1
MSP430G2153IPW28R	TSSOP	PW	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
MSP430G2153IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2153IRHB32T	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2213IPW20R	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
MSP430G2213IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2213IRHB32T	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2253IPW20R	TSSOP	PW	20	2000	330.0	16.4	6.95	7.1	1.6	8.0	16.0	Q1
MSP430G2253IPW28R	TSSOP	PW	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
MSP430G2253IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2253IRHB32T	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2313IPW20R	TSSOP	PW	20	2000	330.0	16.4	6.95	7.1	1.6	8.0	16.0	Q1
MSP430G2313IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2313IRHB32T	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2353IPW20R	TSSOP	PW	20	2000	330.0	16.4	6.95	7.1	1.6	8.0	16.0	Q1
MSP430G2353IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MSP430G2353IRHB32T	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2413IPW20R	TSSOP	PW	20	2000	330.0	16.4	6.95	7.1	1.6	8.0	16.0	Q1
MSP430G2413IPW28R	TSSOP	PW	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
MSP430G2413IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2413IRHB32T	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2453IPW20R	TSSOP	PW	20	2000	330.0	16.4	6.95	7.1	1.6	8.0	16.0	Q1
MSP430G2453IPW28R	TSSOP	PW	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
MSP430G2453IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2453IRHB32T	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2513IPW20R	TSSOP	PW	20	2000	330.0	16.4	6.95	7.1	1.6	8.0	16.0	Q1
MSP430G2513IPW28R	TSSOP	PW	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
MSP430G2513IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2513IRHB32T	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2553IPW20R	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
MSP430G2553IPW28R	TSSOP	PW	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
MSP430G2553IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2553IRHB32R	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSP430G2553IRHB32T	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
MSP430G2153IPW20R	TSSOP	PW	20	2000	356.0	356.0	35.0
MSP430G2153IPW28R	TSSOP	PW	28	2000	356.0	356.0	35.0
MSP430G2153IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2153IRHB32T	VQFN	RHB	32	250	210.0	185.0	35.0
MSP430G2213IPW20R	TSSOP	PW	20	2000	356.0	356.0	35.0
MSP430G2213IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2213IRHB32T	VQFN	RHB	32	250	210.0	185.0	35.0
MSP430G2253IPW20R	TSSOP	PW	20	2000	356.0	356.0	35.0
MSP430G2253IPW28R	TSSOP	PW	28	2000	356.0	356.0	35.0
MSP430G2253IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2253IRHB32T	VQFN	RHB	32	250	210.0	185.0	35.0
MSP430G2313IPW20R	TSSOP	PW	20	2000	356.0	356.0	35.0
MSP430G2313IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2313IRHB32T	VQFN	RHB	32	250	210.0	185.0	35.0
MSP430G2353IPW20R	TSSOP	PW	20	2000	356.0	356.0	35.0
MSP430G2353IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2353IRHB32T	VQFN	RHB	32	250	210.0	185.0	35.0
MSP430G2413IPW20R	TSSOP	PW	20	2000	356.0	356.0	35.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
MSP430G2413IPW28R	TSSOP	PW	28	2000	356.0	356.0	35.0
MSP430G2413IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2413IRHB32T	VQFN	RHB	32	250	210.0	185.0	35.0
MSP430G2453IPW20R	TSSOP	PW	20	2000	356.0	356.0	35.0
MSP430G2453IPW28R	TSSOP	PW	28	2000	356.0	356.0	35.0
MSP430G2453IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2453IRHB32T	VQFN	RHB	32	250	210.0	185.0	35.0
MSP430G2513IPW20R	TSSOP	PW	20	2000	356.0	356.0	35.0
MSP430G2513IPW28R	TSSOP	PW	28	2000	356.0	356.0	35.0
MSP430G2513IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2513IRHB32T	VQFN	RHB	32	250	210.0	185.0	35.0
MSP430G2553IPW20R	TSSOP	PW	20	2000	356.0	356.0	35.0
MSP430G2553IPW28R	TSSOP	PW	28	2000	356.0	356.0	35.0
MSP430G2553IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2553IRHB32R	VQFN	RHB	32	3000	367.0	367.0	35.0
MSP430G2553IRHB32T	VQFN	RHB	32	250	210.0	185.0	35.0

TUBE



*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
MSP430G2153IN20	N	PDIP	20	20	506	13.97	11230	4.32
MSP430G2153IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2153IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2153IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2153IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2213IN20	N	PDIP	20	20	506	13.97	11230	4.32
MSP430G2213IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2213IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2213IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2213IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2253IN20	N	PDIP	20	20	506	13.97	11230	4.32
MSP430G2253IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2253IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2253IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2253IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2313IN20	N	PDIP	20	20	506	13.97	11230	4.32
MSP430G2313IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2313IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2313IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2313IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2353IN20	N	PDIP	20	20	506	13.97	11230	4.32
MSP430G2353IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2353IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2353IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2353IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2413IN20	N	PDIP	20	20	506	13.97	11230	4.32
MSP430G2413IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2413IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2413IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
MSP430G2413IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2453IN20	N	PDIP	20	20	506	13.97	11230	4.32
MSP430G2453IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2453IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2453IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2453IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2513IN20	N	PDIP	20	20	506	13.97	11230	4.32
MSP430G2513IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2513IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2513IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2513IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2553IN20	N	PDIP	20	20	506	13.97	11230	4.32
MSP430G2553IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2553IPW20	PW	TSSOP	20	70	530	10.2	3600	3.5
MSP430G2553IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5
MSP430G2553IPW28	PW	TSSOP	28	50	530	10.2	3600	3.5

PACKAGE OUTLINE

PW0020A


TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X




SOLDER MASK DETAILS

4220206/A 02/2017

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PW (R–PDSO–G20) PLASTIC SMALL OUTLINE



NOTES:
A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Publication IPC–7351 is recommended for alternate design.
D. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC–7525 for other stencil recommendations.
E. Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.


GENERIC PACKAGE VIEW

RHB 32

VQFN - 1 mm max height

5 x 5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4224745/A

RHB0032E

PACKAGE OUTLINE


VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE
SCALE:18X




SOLDER MASK DETAILS

4223442/B 08/2019

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4223442/B 08/2019


NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


N (R–PDIP–T**)

PLASTIC DUAL–IN–LINE PACKAGE

16 PINS SHOWN




DIM \ PINS **	14	16	18	20
A MAX	0.775 (19,69)	0.775 (19,69)	0.920 (23,37)	1.060 (26,92)
A MIN	0.745 (18,92)	0.745 (18,92)	0.850 (21,59)	0.940 (23,88)
MS–001 VARIATION (C)	AA	BB	AC	AD



4040049/E 12/2002

NOTES:
A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.
C. Falls within JEDEC MS–001, except 18 and 20 pin minimum body length (Dim A).
D. The 20 pin end lead shoulder width is a vendor option, either half or full width.


PW (R–PDSO–G28) PLASTIC SMALL OUTLINE



4040064–7/G 02/11

NOTES:
A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M–1994.
B. This drawing is subject to change without notice.
C. Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0,15 each side.
D. Body width does not include interlead flash. Interlead flash shall not exceed 0,25 each side.
E. Falls within JEDEC MO–153

PW (R–PDSO–G28) PLASTIC SMALL OUTLINE



NOTES:
A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Publication IPC–7351 is recommended for alternate design.
D. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC–7525 for other stencil recommendations.
E. Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司