

OPAx354 250MHz、轨到轨 I/O CMOS 运算放大器

1 特性

- 单位增益带宽：250MHz
- 高带宽：100MHz GBW
- 高压摆率：150V/ μ s
- 低噪声：6.5nV $\sqrt{\text{Hz}}$
- 轨到轨 I/O
- 高输出电流：> 100mA
- 出色的视频性能：
 - 差分增益：0.02%，差分相位：0.09°
 - 0.1dB 增益平坦度：40MHz
- 低输入偏置电流：3pA
- 静态电流：5mA
- 热关断
- 电源电压范围：2.5V 至 5.5V
- 微型尺寸和 PowerPAD™ 集成电路封装

2 应用

- 视频处理
- 超声波
- 光纤网络、可调激光器
- 光电二极管跨阻放大器
- 有源滤波器
- 高速积分器
- 模数转换器 (ADC) 输入缓冲器
- 数模转换器 (DAC) 输出放大器
- 条形码扫描仪
- 通信

3 说明

OPAx354 系列是高速电压反馈 CMOS 运算放大器，专为视频和其他需要宽带宽的应用而设计。这些器件具有单位增益稳定性，可驱动大输出电流。差分增益为 0.02%，差分相位为 0.09°。每通道静态电流仅为 5mA。

OPAx354 系列运算放大器经过优化，可在低至 2.5V ($\pm 1.25\text{V}$) 和高达 5.5V ($\pm 2.75\text{V}$) 的单电源或双电源下运行。共模输入范围可以扩展至电源电压以上。输出摆幅在电源轨的 100mV 以内，支持宽动态范围。

对于需要完整 100mA 连续输出电流的应用，可提供单通道和双通道 8 引脚 HSOIC (SO PowerPAD) 版本。


单通道版本 (OPA354) 采用微型 5 引脚 SOT-23 及 8 引脚 HSOIC (SO PowerPAD) 封装。双通道版本 (OPA2354) 采用微型 8 引脚 VSSOP 及 8 引脚 HSOIC (SO PowerPAD) 封装。四通道版本 (OPA4354) 采用 14 引脚 TSSOP 和 14 引脚 SOIC 封装。

多通道版本采用完全独立的电路，可尽可能减少串扰并消除相互干扰。所有特性均在扩展的 -40°C 至 $+125^{\circ}\text{C}$ 温度范围内指定。

器件信息

器件型号	通道数	封装 ⁽¹⁾
OPA354	单通道	DDA (HSOIC, 8)
		DBV (SOT-23, 5)
OPA2354	双通道	DGK (VSSOP, 8)
		DDA (HSOIC, 8)
OPA4354	四通道	D (SOIC, 14)
		PW (TSSOP, 14)

(1) 有关更多信息，请参阅节 11。



简化版原理图



内容

1 特性	1	7.3 特性说明	15
2 应用	1	7.4 器件功能模式	19
3 说明	1	8 应用和实施	20
4 器件比较表	2	8.1 应用信息	20
5 引脚配置和功能	3	8.2 典型应用	20
6 规格	5	8.3 电源相关建议	21
6.1 绝对最大额定值.....	5	8.4 布局	22
6.2 ESD 等级.....	5	9 器件和文档支持	25
6.3 建议运行条件.....	5	9.1 文档支持.....	25
6.4 OPA354 热性能信息.....	5	9.2 接收文档更新通知.....	25
6.5 OPA2354 热性能信息.....	6	9.3 支持资源.....	25
6.6 OPA4354 热性能信息.....	6	9.4 商标.....	25
6.7 电气特性.....	7	9.5 静电放电警告.....	25
6.8 典型特性.....	9	9.6 术语表.....	25
7 详细说明	14	10 修订历史记录	25
7.1 概述.....	14	11 机械、封装和可订购信息	26
7.2 功能方框图.....	14		

4 器件比较表

特性	产品
100MHz GBW、RRIO、e-trim™	OPAx620
OPAx354 系列的关断版本	OPAx357
200MHz GBW、轨到轨输出、CMOS、关断	OPAx355
200MHz GBW、轨到轨输出、CMOS	OPAx356
38MHz GBW、轨到轨输入/输出、CMOS	OPAx350/OPAx353
75MHz BW G = 2、轨到轨输出	OPA2631
150MHz BW G = 2、轨到轨输出	OPA2634
100MHz BW、差分输入/输出、3.3V 电源	THS412x

5 引脚配置和功能




图 5-1. OPA354 : DBV 封装, 5 引脚 SOT-23 (顶视图)




图 5-2. OPA354 : DDA 封装, 8 引脚 HSOIC (俯视图)

表 5-1. 引脚功能 : OPA354

引脚			类型	说明
名称	DBV (SOT-23)	DDA (HSOIC)		
- IN	4	2	输入	反相输入
+IN	3	3	输入	同相输入
NC	—	1、5、8	—	无内部连接 (将该引脚悬空)
OUT	1	6	输出	输出
V -	2	4	—	负 (最低) 电源
V+	5	7	—	正 (最高) 电源
散热焊盘	—	焊盘	—	散热焊盘必须连接至 V- 或保持悬空。




图 5-3. OPA2354 : DGK 封装, 8 引脚 VSSOP 和 DDA 封装, 8 引脚 HSOIC (顶视图)

表 5-2. 引脚功能 : OPA2354

引脚		类型	说明
名称	编号		
- IN A	2	输入	反相输入, 通道 A
- IN B	6	输入	反相输入, 通道 B
+IN A	3	输入	同相输入, 通道 A
+IN B	5	输入	同相输入, 通道 B
OUT A	1	输出	输出, 通道 A
OUT B	7	输出	输出, 通道 B
V -	4	—	负 (最低) 电源
V+	8	—	正 (最高) 电源
散热焊盘	焊盘		仅限 DDA 封装。将散热焊盘连接至 V- 或悬空端。




图 5-4. OPA4354 : D 封装，14 引脚 SOIC 和 PW 封装，14 引脚 TSSOP (顶视图)

表 5-3. 引脚功能 : OPA4354

引脚		类型	说明
名称	编号		
- IN A	2	输入	反相输入，通道 A
- IN B	6	输入	反相输入，通道 B
- IN C	9	输入	反相输入，通道 C
- IN D	13	输入	反相输入，通道 D
+IN A	3	输入	同相输入，通道 A
+IN B	5	输入	同相输入，通道 B
+IN C	10	输入	同相输入，通道 C
+IN D	12	输入	同相输入，通道 D
OUT A	1	输出	输出，通道 A
OUT B	7	输出	输出，通道 B
OUT C	8	输出	输出，通道 C
OUT D	14	输出	输出，通道 D
V -	11	—	负 (最低) 电源
V+	4	—	正 (最高) 电源

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V_S	电源电压, $V_S = (V+) - (V-)$		7.5	V
V_I	信号输入端子	$(V-) - 0.5$	$(V+) + 0.5$	V
I_I	信号输入端子	-10	+10	mA
I_{SC}	输出短路 ⁽²⁾	持续		
T_A	工作温度	-55	125	°C
T_J	结温		150	°C
T_{stg}	贮存温度	-65	150	°C

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用,器件可能不会完全正常运行,这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 接地短路,每个封装对应一个放大器。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±250	

- (1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V_S	电源电压, $V_S = (V+) - (V-)$	2.5		5.5	V
T_A	额定温度	-40	25	125	°C

6.4 OPA354 热性能信息

热指标 ⁽¹⁾		OPA354		单位
		DBV (SOT-23)	DDA (HSOP)	
		5 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	216.3	106.3	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	115.0	121.8	°C/W
$R_{\theta JB}$	结至电路板热阻	83.2	79.6	°C/W
ψ_{JT}	结至顶部特征参数	50.3	57.0	°C/W
ψ_{JB}	结至电路板特征参数	82.7	79.6	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	64.0	°C/W

- (1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用报告。

6.5 OPA2354 热性能信息

热指标 ⁽¹⁾		OPA2354		单位
		DDA (HSOP)	DGK (VSSOP)	
		8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	40.6	150	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	46	68.2	°C/W
$R_{\theta JB}$	结至电路板热阻	20.7	87	°C/W
ψ_{JT}	结至顶部特征参数	5.6	9.4	°C/W
ψ_{JB}	结至电路板特征参数	20.6	86.3	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	2.5	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用报告。

6.6 OPA4354 热性能信息

热指标 ⁽¹⁾		OPA4354		单位
		D (SOIC)	PW (TSSOP)	
		14 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	83.8	102.7	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	70.7	35.0	°C/W
$R_{\theta JB}$	结至电路板热阻	59.5	57.0	°C/W
ψ_{JT}	结至顶部特征参数	11.6	6.7	°C/W
ψ_{JB}	结至电路板特征参数	37.7	56.3	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用报告。

6.7 电气特性

在 $T_A = 25^\circ\text{C}$ 、 $R_F = 0\ \Omega$ 、 $R_L = 1\text{k}\Omega$ (连接至 $V_S/2$) 时测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
失调电压						
V _{OS}	输入偏移电压	V _S = 5V , T _A = 25°C	±2		±8	mV
		V _S = 5V , T _A = - 40°C 至 +125°C			±10	mV
dV _{OS} /dT	输入失调电压漂移	V _S = 5V , T _A = - 40°C 至 +125°C	±4			μV/°C
PSRR	电源抑制比	V _S = 2.7V 至 5.5V , V _{CM} = (V _S / 2) - 0.55V	±200		±800	μV/V
		V _S = 2.7V 至 5.5V , V _{CM} = (V _S / 2) - 0.55V , T _A = - 40°C 至 +125°C			±900	
输入偏置电流						
I _B	输入偏置电流 ⁽²⁾		3		±50	pA
I _{OS}	输入失调电流 ⁽²⁾		±1		±50	
噪声						
e _n	输入电压噪声密度	f = 1MHz	6.5			nV/ √Hz
i _n	输入电流噪声密度	对于 OPA2354、OPA4354 , f = 1MHz	50			fA/ √Hz
		对于 OPA354 , f = 1MHz	300			
输入电压范围						
V _{CM}	共模电压		(V ⁻) - 0.1		(V ⁺) + 0.1	V
CMRR	共模抑制比	V _S = 5.5V , - 0.1V < V _{CM} < 3.5V , T _A = 25°C	66	80		dB
		V _S = 5.5V , - 0.1V < V _{CM} < 3.5V , T _A = - 40°C 至 +125°C	64			
		V _S = 5.5V , - 0.1V < V _{CM} < 5.6V , T _A = 25°C	56	68		
		V _S = 5.5V , - 0.1V < V _{CM} < 5.6V , T _A = - 40°C 至 +125°C	55			
输入阻抗						
C _{IN}	差分		10 ¹³ 2			Ω pF
	共模		10 ¹³ 2			
开环增益						
A _{OL}	开环增益	V _S = 5.5V , 0.3V < V _O < 4.7V , T _A = 25°C	94	110		dB
		V _S = 5.5V , 0.4V < V _O < 4.6V , T _A = - 40 to +125°C	90			
频率响应						
f _{-3dB}	增益带宽积	G = +1、V _O = 100mV _{PP} 、R _F = 25 Ω	250			MHz
		G = +2 , V _O = 100mV _{PP}	90			
GBW	增益带宽积	G = +10	100			MHz
f _{0.1dB}	0.1dB 增益平坦度带宽	G = +2、V _O = 100mV _{PP}	40			MHz
SR	压摆率	V _S = 5V , G = +1 , 4V 阶跃	150			V/μs
		V _S = 5V , G = +1 , 2V 阶跃	130			
		V _S = 3V , G = +1 , 2V 阶跃	110			

6.7 电气特性 (续)

在 $T_A = 25^\circ\text{C}$ 、 $R_F = 0\ \Omega$ 、 $R_L = 1\text{k}\Omega$ (连接至 $V_S/2$) 时测得 (除非另有说明)







参数		测试条件	最小值	典型值	最大值	单位
	上升和下降时间	对于 OPA2354、OPA4354 , G = +1 , V _O = 200mV _{PP} , 10% 至 90%	2		ns	
		对于 OPA354 , G = +1 , V _O = 200mV _{PP} , 10% 至 90%	3			
		G = +1 , V _O = 2V _{PP} , 10% 至 90%	11			
t _s	趋稳时间	0.1% , V _S = 5V , G = +1 , 2V 输出阶跃	30		ns	
		0.01% , V _S = 5V , G = +1 , 2V 输出阶跃	60			
	过载恢复时间	V _{IN} × G = V _S	5		ns	
HD2	二阶谐波失真	G = +1 , f = 1MHz , V _O = 2V _{PP} , R _L = 200 Ω , V _{CM} = (V ₋) + 1.5V	-75		dBc	
HD3	三阶谐波失真	G = +1 , f = 1MHz , V _O = 2V _{PP} , R _L = 200 Ω , V _{CM} = (V ₋) + 1.5V	-83		dBc	
	差分增益误差	NTSC , R _L = 150 Ω	0.02%			
	差分相位误差	NTSC , R _L = 150 Ω	0.09		°	
	通道间串扰	OPA2354 , f = 5MHz	-100		dB	
	通道间串扰	OPA4354、f = 5MHz	-84		dB	
输出						
	相对于电源轨的输出电压摆幅	V _S = 5V , A _{OL} > 94dB	0.1	0.3	V	
		V _S = 5V , R _L = 1k Ω , A _{OL} > 90dB , T _A = - 40°C 至 +125°C	0.4			
I _O	输出电流, 单路、双路、四路 ⁽¹⁾ ⁽²⁾	V _S = 5V	100		mA	
		V _S = 3V	50			
	闭环输出阻抗	f < 100kHz	0.05		Ω	
R _O	开环输出电阻	对于 OPA2354、OPA4354	35		Ω	
		适用于 OPA354	39		Ω	
电源						
I _Q	(每个放大器) 的静态电流	对于 OPA2354、OPA4354 , T _A = 25°C , V _S = 5V (已启用) , I _O = 0A	4.9	6	mA	
		T _A = 25°C , V _S = 5V (已启用) 、I _O = 0A , 适用于 OPA354	5	6.3		
		对于 OPA2354、OPA4354 , T _A = - 40°C 至 +125°C	7.5			
		对于 OPA354 , T _A = - 40°C 至 +125°C	7.7			
热关断：结温						
	关断		160		°C	
	从关断状态复位		140		°C	

(1) 请参阅输出电压摆幅与输出电流之间关系的典型特性曲线。

(2) 根据设计指定。







6.8 典型特性

在 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $G = +1$ 、 $R_F = 0\Omega$ 、 $R_L = 1\text{k}\Omega$ (连接至 $V_S/2$) 时测得，除非另有说明。



6.8 典型特性 (续)

在 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $G = +1$ 、 $R_F = 0\Omega$ 、 $R_L = 1\text{k}\Omega$ (连接至 $V_S/2$) 时测得, 除非另有说明。



6.8 典型特性 (续)

在 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $G = +1$ 、 $R_F = 0\Omega$ 、 $R_L = 1\text{k}\Omega$ (连接至 $V_S/2$) 时测得, 除非另有说明。




图 6-13. 各种 C_L 值的频率响应




图 6-14. 建议的 R_S 与容性负载间的关系




图 6-15. 频率响应与容性负载间的关系




图 6-16. 共模抑制比和电源抑制比与频率间的关系




图 6-17. 开环增益和相位




图 6-18. 输入偏置电流与温度间的关系

6.8 典型特性 (续)

在 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $G = +1$ 、 $R_F = 0\Omega$ 、 $R_L = 1\text{k}\Omega$ (连接至 $V_S/2$) 时测得, 除非另有说明。




图 6-19. 输出电压摆幅与输出电流间的关系




图 6-20. 电源电流与温度间的关系




图 6-21. 输出电压摆幅与输出电流间的关系




图 6-22. 闭环输出阻抗与频率间的关系




图 6-23. 最大输出电压与频率间的关系




图 6-24. 输出趋稳时间精度达 0.1%

6.8 典型特性 (续)

在 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $G = +1$ 、 $R_F = 0\Omega$ 、 $R_L = 1\text{k}\Omega$ (连接至 $V_S/2$) 时测得, 除非另有说明。




图 6-25. 开环增益与温度间的关系




图 6-26. 失调电压产生分布




图 6-27. 共模抑制比和电源抑制比与温度间的关系




图 6-28. 通道间串扰


7 详细说明

7.1 概述

OPAx354 是一种为视频、高速及其他应用而设计的 CMOS、轨到轨 I/O、高速、电压反馈。这些器件可以提供单路、双路或四路运算放大器。

这些放大器的增益带宽为 100MHz，转换速率为 150V/μs，但放大器的单位增益稳定，工作电压为 1V/V。

7.2 功能方框图



7.3 特性说明

7.3.1 工作电压

OPAx354 的额定电源电压范围为 2.7V 至 5.5V ($\pm 1.35\text{V}$ 至 $\pm 2.75\text{V}$)。然而，电源电压的范围为 2.5V 至 5.5V ($\pm 1.25\text{V}$ 至 $\pm 2.75\text{V}$)。

小心
大于 7.5V (绝对最大值) 的电源电压可能会对放大器造成永久性损。

有关随电源电压或温度变化的参数，请参阅节 6.8。

7.3.2 轨到轨输入

OPAx354 的指定输入共模电压范围在电源轨基础上向外扩展了 100mV。此扩展范围由一个互补输入级实现：一个 N 通道输入差分对和一个 P 通道差分对并联，请参见 节 7.2。N 沟道对对于靠近正电源轨的输入电压有效，通常比正电源高 $(V+) - 1.2\text{V}$ 至 100mV，而 P 沟道对针对低于负电源轨 100mV 至大约 $(V+) - 1.2\text{V}$ 间的输入打开。有一个小转换区域，通常介于 $(V+) - 1.5\text{V}$ 至 $(V+) - 0.9\text{V}$ 之间，在这个区间内两个对都打开。此 600mV 转换区域随工艺不同而有 $\pm 500\text{mV}$ 波动。因此，此转换区域 (两个输入级都有效) 在低端上的范围介于 $(V+) - 2\text{V}$ 至 $(V+) - 1.5\text{V}$ 之间，在高端上的范围高达 $(V+) - 0.9\text{V}$ 至 $(V+) - 0.4\text{V}$ 之间。

双折叠的共源共栅增加了来自两个输入对的信号，并向 AB 类输出级提供差分信号。

7.3.3 轨到轨输出

采用具有共源晶体管的 AB 类输出级来实现轨到轨输出。对于高阻抗负载 ($200\ \Omega$)，输出电压摆幅通常为与电源轨相差 100mV。在 $10\ \Omega$ 负载下，可实现有用的输出摆幅，并且保持高开环增益。请见典型特性曲线，输出电压摆幅与输出电流间的关系 (图 6-19 和图 6-21)。

7.3.4 输出驱动

OPAx354 输出级提供 $\pm 100\text{mA}$ 持续输出电流，但通过 5V 电源提供大约 2.7V 的输出摆幅，如图 7-1 所示。为了获得最大可靠性，请勿使持续直流电流超过 $\pm 100\text{mA}$ 。请见典型特性曲线，输出电压摆幅与输出电流间的关系 (图 6-19 和图 6-21)。为了提供大于 $\pm 100\text{mA}$ 的连续输出电流，OPAx354 可以并行运行，如图 7-2 所示。




图 7-1. 激光二极管驱动器

OPAx354 提供高达 200mA 的峰值电流，该电流与典型短路电流相对应。因此，提供了片上热关断电路来保护 OPAx354 免受危险的高结温影响。在 160°C 时，保护电路会关断放大器。当结温冷却至低于 140°C 时，将恢复正常运行。




图 7-2. 并行运行

7.3.5 视频

OPAx354 输出级能够驱动标准的反端接 75Ω 视频电缆，如图 7-3 所示。通过反向端接传输线路，输出级不会对驱动器表现出容性负载。正确的反向端接 75Ω 电缆不显示为电容；该电缆为 OPAx354 输出端提供 150Ω 电阻负载。





图 7-3. 单电源视频线路驱动器

OPAx354 用作 RGB 图形信号的放大器，该信号通过对信号进行偏移和交流耦合，在视频黑电平处具有零电压。请参阅图 7-4。




(1) 源视频信号偏移地电平以上 300mV，以适应运算放大器摆幅至接地能力。

图 7-4. RGB 电缆驱动器

7.3.6 驱动模数转换器

OPAx354 系列运算放大器提供 60ns 的建立时间 (精度为 0.01%)，因此非常适合驱动高速和中速采样 ADC 和基准电路。OPAx354 系列提供了一种在提供信号增益的同时缓冲 ADC 输入电容及产生的电荷注入的有效方法。对于需要高直流精度的应用，建议使用 OPA620 系列。

图 7-5 显示了驱动 ADC 的 OPAx354。使用反相配置的 OPAx354，在反馈电阻器上使用电容器来滤除信号中的高频噪声。



注意：ADC 输入 = 0V 至 V_{REF} 。

图 7-5. 采用反相配置的 OPAx354 来驱动 ADS7816

7.3.7 容性负载和稳定性

OPAx354 系列运算放大器可以驱动各种容性负载。但是，在某些情况下，所有运算放大器都会变得不稳定。运算放大器配置、增益及负载值只是确定稳定性时需要考虑的几个因素。采用单位增益配置的运算放大器最易受到容性负载的影响。容性负载与器件输出电阻以及任何额外的负载电阻相互作用，在小信号响应中产生一个极点，从而使相位裕度降级。另请参阅各种 C_L 典型特性曲线的频率响应 (图 6-13)。

OPAx354 拓扑结构增强了驱动电容负载的能力。在单位增益下，这些运算放大器在大容性负载下表现良好。另请参阅建议的 R_S 与容性负载间的关系 (图 6-14) 和频率响应与容性负载间的关系 (图 6-15) 典型特性曲线。

图 7-6 显示了提高单位增益配置中容性负载驱动的一种方法，即插入一个与输出串联的 $10\ \Omega$ 转 $20\ \Omega$ 电阻器。此配置可显著减少大容性负载下的振铃；请参阅频率响应与容性负载间的关系典型特性曲线 (图 6-15)。但是，如果有一个与容性负载并联的电阻负载，则 R_S 会创建一个分压器。这种分压在输出端引入了直流误差，并略微降低了输出摆动。此误差可能微不足道。例如，当 $R_L = 10\text{k}\ \Omega$ 且 $R_S = 20\ \Omega$ 时，输出端的误差约为 0.2%。




图 7-6. 单位增益配置的串联电阻器可以改进容性负载驱动

7.3.8 宽带跨阻放大器

OPAx354 具有宽带宽、低输入偏置电流、低输入电压和电流噪声，因此是低电压单电源应用中优选的宽带光电二极管跨阻放大器。低电压噪声很重要，因为光电二极管电容会导致电路的有效噪声增益在高频时增加。

跨阻设计的关键要素 (如图 7-7 所示) 是预期的二极管电容 [包括 OPAx354 的寄生输入共模和差模输入电容 (2 + 2)pF]、所需的跨阻抗增益 (R_F) 和 OPAx354 (典型值为 100MHz) 的增益带宽积 (GBW)。在确定好这三个变量后, 可通过设置反馈电容器 (C_F) 值来控制频率响应。




图 7-7. 跨阻放大器

为了实现最大平坦、二阶 Butter-worth 频率响应, 必须按方程式 1 所示设置反馈极点:

$$\frac{1}{2\pi R_F C_F} = \sqrt{\frac{GBW}{4\pi R_F C_D}} \quad (1)$$

典型的表面贴装电阻器具有大约 0.2pF 的寄生电容, 必须从计算的反馈电容值中扣除该电容。带宽的计算方法为方程式 2:

$$f_{-3dB} = \sqrt{\frac{GBW}{2\pi R_F C_D}} \text{ Hz} \quad (2)$$

为了获得更高的跨阻带宽, 使用高速 CMOS OPA355 (200MHz GBW) 或 OPA655 (400MHz GBW)。

7.4 器件功能模式

OPA354 器件会在连接电源时通电。这些器件可根据应用情况作为单电源运算放大器或双电源放大器使用。这些器件可与不对称电源配合使用, 只要差分电压 (V_- 至 V_+) 至少为 1.8V 且不大于 5.5V (例如: V_- 设定为 -3.5V, V_+ 设定为 1.5V)。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

OPAx354 器件是一种为视频、高速及其他应用而设计的 CMOS、轨到轨 I/O、高速、电压反馈。OPAx354 可提供单路、双路或者四路运算放大器。这些放大器具有 100MHz 的增益带宽和 150V/μs 的转换速率，单位增益稳定，可作为 1V/V 电压跟随器运行。

8.2 典型应用

OPAx354 器件具有宽增益带宽、低输入偏置电流、低输入电压和电流噪声，因此是出色的宽带光电二极管跨阻放大器。低电压噪声很重要，因为光电二极管电容会导致电路的有效噪声增益在高频时增加。跨阻设计的关键要素（如图 8-1 所示）是预期的二极管电容（包括寄生输入共模和差模输入电容）、所需的跨阻增益和 OPAx354 系列器件 (20MHz) 的增益带宽 (GBW)。在确定好这三个变量后，通过设置反馈电容器值来控制频率响应。反馈电容包括杂散电容（对于典型的表面贴装电阻器，此电容为 0.2pF）。




图 8-1. 双电源跨阻放大器

8.2.1 设计要求

本设计示例使用表 8-1 中所列的参数作为输入参数。

表 8-1. 设计参数

参数	示例值
电源电压, $V_{(V+)}$	2.5V
电源电压, $V_{(V-)}$	-2.5V

$C_{(F)}$ 是可选的，可防止增益峰值。 $C_{(F)}$ 包括 $R_{(F)}$ 的杂散电容。

8.2.2 详细设计过程

为了实现最大平坦度、Butter-worth 频率响应，使用方程式 3 设置反馈极点

$$\frac{1}{2 \times \pi \times R_{(F)} \times C_{(F)}} = \sqrt{\frac{GBW}{4 \times \pi \times R_{(F)} \times C_{(D)}}} \quad (3)$$

使用 [方程式 4](#) 计算带宽。

$$f_{(-3 \text{ dB})} = \sqrt{\frac{GBW}{2 \times \pi \times R_{(F)} \times C_{(D)}}} \quad (4)$$

8.2.2.1 优化互阻抗电路

为了达到最佳性能，必须根据以下准则选择元件：

1. 为了获得最低噪声，请选择 R_F 来生成所需的总增益。使用较低的 R_F 值以及在跨阻放大器之后增加增益，通常会产生较差的噪声性能。 R_F 产生的噪声随 R_F 的平方根值增加而增加，而该信号是呈线性增加的。因此，当所有需要的增益都置于互阻抗级中时，信噪比会提高。
2. 尽可能减小求和点（反相输入）处的光电二极管电容和杂散电容。该电容会导致运算放大器的电压噪声放大（高频下放大效果会更强）。使用低噪声电压源对光电二极管进行反向偏置，这可降低电容。光电二极管越小，电容越低。使用光学元件将光集中在小型光电二极管上。
3. 噪声会随着带宽的增加而增加。可将电路带宽仅限制为所需带宽。应在 R_F 上使用电容器来限制带宽（即使不需要使用电容器来实现稳定性）。
4. 电路板漏电流会降低原本设计良好的放大器的性能。应仔细清洁电路板。使用包络求和结并以相同电压驱动的电板防护迹线有助于控制漏电流。

8.2.3 应用曲线




图 8-2. 交流传递函数

8.3 电源相关建议

OPAx354 系列的额定工作电压为 2.5V 至 5.5V ($\pm 1.25V$ 至 $\pm 2.75V$)；多种规格适用于 -40°C 至 $+125^{\circ}\text{C}$ 的温度范围。[节 6.8](#) 中介绍了可能会随工作电压或温度的变化而显著变化的参数。

将 0.1 μF 旁路电容器置于电源引脚附近，以减少来自高噪声电源或高阻抗电源的耦合误差。另请参阅 [节 8.4.1](#)。

8.4 布局

8.4.1 布局指南

OPAx354 采用良好的高频印刷电路板 (PCB) 布局技术。大量使用接地平面、短和直接信号布线，以及位于 V+ 引脚上的合适旁路电容器，可实现干净、稳定的运行。大面积铜可以提供正常运行时产生的散热方式。

TI 不建议将插座用于任何高速放大器。

10nF 陶瓷旁路电容器是最小建议值；在驱动低电阻负载时，并联添加一个 1μF 或更大的钽电容器是有益的。提供足够的旁路电容对于实现低谐波及互调失真至关重要。

8.4.1.1 功率耗散

功耗取决于电源电压、信号和负载条件。使用直流信号时，功率耗散等于输出电流乘以传导输出晶体管上的电压的乘积，

$V_S - V_O$ 。通过使用提供所需输出电压摆幅的最低可能电源电压大大减小功率耗散。

对于电阻负载，在直流输出电压为电源电压一半时会出现最大功耗。交流信号的耗散比较小。[AB-039 功率放大器应力和功率处理限制](#)介绍了如何计算或测量具有异常信号及负载的功率耗散。详见 www.ti.com。

任何有可能激活过热保护电路的情况表示过多的功率耗散或者不够充分的散热。为了实现可靠运行，结温必须被限制为最高 150°C。为了估算一个完整设计中的安全裕量，请提高环境温度直到在 160°C 触发过热保护。过热保护触发的温度必须大于 35°C (大于应用的最大预期环境条件)。

8.4.1.2 热增强型 PowerPAD 集成电路封装

除了常规的 5 引脚 SOT-23 和 9 引脚 VSSOP 封装外，OPAx354 的单通道和双通道版本还采用 8 引脚 SOIC PowerPAD 集成电路封装。98 引脚 SO，带有散热焊盘是标准尺寸 8 引脚 SOIC 封装，其中封装底部的外露引线框直接焊接到 PCB 上以产生低热阻。这种直接连接方式显著提高了 OPAx354 的功率耗散能力，并省去了以往在热封装中使用的庞大散热器和散热垫。此封装可以使用标准 PCB 组装技术轻松安装。

备注

由于 8 引脚 HSOIC PowerPAD 集成电路封装与标准 8 引脚 SOIC 封装引脚兼容，因此 OPA354 和 OPA2354 可以直接替换现有插座中的运算放大器。始终需要将散热焊盘焊接到 PCB，即使是功耗较低的应用也不例外。此配置在引线框芯片垫和 PCB 之间提供必需的散热和机械连接。

PowerPAD 集成电路封装的设计使引线框芯片焊盘 (或散热焊盘) 暴露在器件底部，如图 8-3 所示。这种外露芯片在芯片及封装外部之间提供了极低的热阻 ($R_{\theta JA}$) 路径。然后，将 PCB 用作散热器，将器件底部的散热焊盘直接焊接到 PCB 上。此外，电镀通孔 (过孔) 为 PCB 背面提供了一条低热阻热流路径。




图 8-3. PowerPAD 集成电路封装的截面图

8.4.1.3 PowerPAD™ 集成电路封装组装流程

将散热焊盘连接至器件的最大负电源电压，在单电源应用中接地，在双电源应用中接 V-。

用顶面蚀刻方式准备 PCB，如图 8-4 所示。具体的土地设计可能因具体组装工艺要求而异。使用引线蚀刻及导热焊盘蚀刻。

在散热焊盘区域放置推荐数量的电镀通孔（或热过孔）。这些孔的直径必须为 13mil (0.013in)。这些孔很小，因此在回流过程中，焊料通过孔的芯吸不会成为问题。对于 8 引脚 HSOIC (SO PowerPAD) 封装，TI 建议至少使用五个孔，如图 8-4 所示。




图 8-4. 8 引脚 PowerPAD PCB 蚀刻和过孔图案

TI 建议但不要求在封装下方及散热焊盘区域之外再放置少量孔。这些孔在铜导热焊盘及接地平面之间提供了额外的热路径。孔可以更大，因为孔不在要焊接的区域内，所以渗锡不是问题。图 8-4 展示了该技术。

对于单电源应用，将所有孔（包括散热焊盘区域内和焊盘区域外的孔）连接到内部接地平面或其他内部铜平面，而对于双电源应用，则连接到 V-。

在布置这些孔时，不要采用如图 8-5 所示的常规网状或辐条过孔连接方式。网络连接具有高热阻连接，这对于减慢焊接作业中的热传递非常有用。此功能使焊接具有接地平面连接的过孔更容易。然而，在这种应用中，为了实现最有效的热传递，需要低热阻。因此，PowerPAD 集成电路封装下的孔必须与内部接地平面连接，并在电镀通孔的整个圆周上完全连接。




图 8-5. 过孔连接

顶部阻焊层必须使焊盘连接和热焊盘区域暴露在外。散热焊盘区域必须让 13mil 孔保持暴露状态。散热焊盘区域外的较大孔可用阻焊层覆盖。

将焊锡膏涂抹在暴露的散热焊盘区域内和所有封装引脚上。

这些准备过程完成后，即可将 PowerPAD 集成电路封装器件放置就位，然后像针对所有标准表面贴装元件那样实施焊料回流操作。该准备和处理可保证元件正常安装。

有关 PowerPAD 集成电路封装的详细信息，包括热建模注意事项和修复过程，另请参阅 www.ti.com 上的 [PowerPAD 热增强型封装](#)。

8.4.2 布局示例




图 8-6. 同相配置的运算放大器电路板布局

9 器件和文档支持

9.1 文档支持

请参阅以下相关文档：

- 德州仪器 (TI), [ADS8326 16 位高速 2.7V 至 5.5V microPower 采样模数转换器](#)
- 德州仪器 (TI), [用直观方式补偿跨阻放大器](#)
- 德州仪器 (TI), [FilterPro™ 用户指南](#)
- 德州仪器 (TI), [高速运算放大器噪声分析](#)
- 德州仪器 (TI), [OPA380 和 OPA2380 高精度、高速跨阻放大器](#)
- 德州仪器 (TI), [OPA355、OPA2355 和 OPA3355 200MHz CMOS 运算放大器，带关断功能](#)
- 德州仪器 (TI), [OPA656 宽带单位增益稳定 FET 输入运算放大器](#)
- 德州仪器 (TI), [功率放大器应力和功率处理限制](#)
- 德州仪器 (TI), [PowerPAD 热增强型封装](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

PowerPAD™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision G (April 2018) to Revision H (August 2026)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 更新了 OPA354 DBV 和 DDA 封装的热性能信息.....	5
• 更新了 OPA354 的电气特性中的输入电流噪声、上升和下降时间、开环输出电阻和静态电流.....	7
• 更新了典型特性中的图.....	9

Changes from Revision F (June 2016) to Revision G (April 2018)	Page
• 更新了典型特性中的图.....	9

Changes from Revision E (March 2002) to Revision F (June 2016)	Page
• 添加了 ESD 等级、特性说明、器件功能模式、应用和实施、电源相关建议、布局、器件和文档支持 以及机械、封装和可订购信息 部分.....	1
• 删除了 封装/订购信息表，请参阅数据表末尾的 POA.....	1
• 将 OPAx354 相关产品表改为 器件比较表	2

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA2354AIDDA	Active	Production	SO PowerPAD (DDA) 8	75 TUBE	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 2354A
OPA2354AIDDA.B	Active	Production	SO PowerPAD (DDA) 8	75 TUBE	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 2354A
OPA2354AIDDAG3	Active	Production	SO PowerPAD (DDA) 8	75 TUBE	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 2354A
OPA2354AIDДАР	Active	Production	SO PowerPAD (DDA) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 2354A
OPA2354AIDДАР.A	Active	Production	SO PowerPAD (DDA) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 2354A
OPA2354AIDДАР.B	Active	Production	SO PowerPAD (DDA) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 2354A
OPA2354AIDDARG3	Active	Production	SO PowerPAD (DDA) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 2354A
OPA2354AIDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU SN NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	OACI
OPA2354AIDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OACI
OPA2354AIDGKR.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OACI
OPA2354AIDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAU SN NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	OACI
OPA2354AIDGKT.B	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OACI
OPA2354AIDGKTG4	Last Time Buy	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	OACI
OPA2354AIDGKTG4.B	Last Time Buy	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	OACI
OPA354AIDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OABI
OPA354AIDBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OABI
OPA354AIDBVR.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OABI
OPA354AIDBVT	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OABI
OPA354AIDBVT.B	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OABI
OPA354AIDBVTG4	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OABI

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA354AIDDA	Active	Production	SO PowerPAD (DDA) 8	75 TUBE	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 354A
OPA354AIDDA.B	Active	Production	SO PowerPAD (DDA) 8	75 TUBE	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 354A
OPA354AIDDAG3	Active	Production	SO PowerPAD (DDA) 8	75 TUBE	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 354A
OPA354AIDДАР	Active	Production	SO PowerPAD (DDA) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 354A
OPA354AIDДАР.A	Active	Production	SO PowerPAD (DDA) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 354A
OPA354AIDДАР.B	Active	Production	SO PowerPAD (DDA) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OPA 354A
OPA4354AID	Active	Production	SOIC (D) 14	50 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA4354A
OPA4354AID.B	Active	Production	SOIC (D) 14	50 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA4354A
OPA4354AIDR	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA4354A
OPA4354AIDR.A	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA4354A
OPA4354AIDR.B	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA4354A
OPA4354AIDRG4	Last Time Buy	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA4354A
OPA4354AIDRG4.B	Last Time Buy	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA4354A
OPA4354AIPWR	Active	Production	TSSOP (PW) 14	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	OPA 4354A
OPA4354AIPWR.A	Active	Production	TSSOP (PW) 14	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	OPA 4354A
OPA4354AIPWR.B	Active	Production	TSSOP (PW) 14	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	OPA 4354A
OPA4354AIPWRG4	Active	Production	TSSOP (PW) 14	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	OPA 4354A
OPA4354AIPWT	Active	Production	TSSOP (PW) 14	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA 4354A
OPA4354AIPWT.B	Active	Production	TSSOP (PW) 14	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA 4354A

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

(2) Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) RoHS values: Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF OPA4354 :

- Automotive : [OPA4354-Q1](#)


NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2354AIDAR	SO PowerPAD	DDA	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2354AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
OPA2354AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2354AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2354AIDGKT	VSSOP	DGK	8	250	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2354AIDGKT	VSSOP	DGK	8	250	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2354AIDGKT	VSSOP	DGK	8	250	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
OPA2354AIDGKTG4	VSSOP	DGK	8	250	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA354AIDBVR	SOT-23	DBV	5	3000	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
OPA354AIDBVT	SOT-23	DBV	5	250	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
OPA354AIDAR	SO PowerPAD	DDA	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA4354AIDR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
OPA4354AIDRG4	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
OPA4354AIPWR	TSSOP	PW	14	2500	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
OPA4354AIPWT	TSSOP	PW	14	250	180.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1


TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2354AIDDAR	SO PowerPAD	DDA	8	2500	353.0	353.0	32.0
OPA2354AIDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
OPA2354AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
OPA2354AIDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
OPA2354AIDGKT	VSSOP	DGK	8	250	366.0	364.0	50.0
OPA2354AIDGKT	VSSOP	DGK	8	250	353.0	353.0	32.0
OPA2354AIDGKT	VSSOP	DGK	8	250	366.0	364.0	50.0
OPA2354AIDGKTG4	VSSOP	DGK	8	250	366.0	364.0	50.0
OPA354AIDBVR	SOT-23	DBV	5	3000	180.0	180.0	18.0
OPA354AIDBVT	SOT-23	DBV	5	250	180.0	180.0	18.0
OPA354AIDDAR	SO PowerPAD	DDA	8	2500	353.0	353.0	32.0
OPA4354AIDR	SOIC	D	14	2500	353.0	353.0	32.0
OPA4354AIDRG4	SOIC	D	14	2500	353.0	353.0	32.0
OPA4354AIPWR	TSSOP	PW	14	2500	353.0	353.0	32.0
OPA4354AIPWT	TSSOP	PW	14	250	213.0	191.0	35.0

TUBE



*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
OPA2354AIDDA	DDA	HSOIC	8	75	506.6	8	3940	4.32
OPA2354AIDDA.B	DDA	HSOIC	8	75	506.6	8	3940	4.32
OPA2354AIDDAG3	DDA	HSOIC	8	75	506.6	8	3940	4.32
OPA354AIDDA	DDA	HSOIC	8	75	506.6	8	3940	4.32
OPA354AIDDA.B	DDA	HSOIC	8	75	506.6	8	3940	4.32
OPA354AIDDAG3	DDA	HSOIC	8	75	506.6	8	3940	4.32
OPA4354AID	D	SOIC	14	50	506.6	8	3940	4.32
OPA4354AID.B	D	SOIC	14	50	506.6	8	3940	4.32

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



VSSOP - 1.1 mm max height

5.05
4.75 TYP

PIN 1 INDEX AREA

1

3.1
2.9
NOTE 3

4

8

6X 0.65

2X 1.95

5

8X 0.38
0.25



0.13 M C A B

0.1 C

SEATING PLANE

NOTE 4

3.1
2.9



PowerPAD is a trademark of Texas Instruments.




- 
- TEXAS
INSTRUMENTS
www.ti.com

EXAMPLE BOARD LAYOUT

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE




SOLDER PASTE EXAMPLE
SCALE: 15X


4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

DDA0008D

PACKAGE OUTLINE

PowerPAD™ SOIC - 1.7 mm max height

PLASTIC SMALL OUTLINE



4218820/A 12/2022

PowerPAD is a trademark of Texas Instruments.

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MS-012, variation BA.

EXAMPLE BOARD LAYOUT


DDA0008D

PowerPAD™ SOIC - 1.7 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS

4218820/A 12/2022

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DDA0008D

PowerPAD™ SOIC - 1.7 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
EXPOSED PAD
100% PRINTED SOLDER COVERAGE BY AREA
SCALE:10X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	2.557 X 2.557
0.125	2.287 X 2.287 (SHOWN)
0.150	2.088 X 2.088
0.175	1.933 X 1.933

4218820/A 12/2022

NOTES: (continued)


10. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
11. Board assembly site may have different recommendations for stencil design.

PW0014A

PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT



PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月