

OPA4830 四通道、低功耗、单电源宽带运算放大器

1 特性

- 高带宽：
 - 230MHz (增益 = +1)
 - 100MHz (增益 = +2)
- 低电源电流：4.4mA/ch ($V_S = 5V$)
- 灵活的电源电压范围：
 - 双电源：±1.5V 至 ±5.5V
 - 单电源：3V 至 11V
- 输入范围包括负单电源接地
- 5V 电源上的输出摆幅为 4.91V
- 高压摆率：560V/ μs
- 低输入电压噪声：9.2nV/ $\sqrt{Hz}$
- 采用 TSSOP-14 封装

2 应用

- 单电源模数转换器 (ADC) 输入缓冲器
- 单电源视频线路驱动器
- CCD 成像通道
- 有源滤波器
- PLL 集成器
- 便携式消费类电子产品

3 说明

OPA4830 是一款四通道、低功耗、单电源、宽带电压反馈放大器，由 3V 或 5V 单电源供电运行。还支持使用 ±5V 或 +10V 电源运行。输入范围扩展至负电源以下和正电源 1.8V 以内。使用辅助共发射极输出可在驱动 150 Ω 时提供任一电源 220mV 以内的输出摆幅。高输出驱动电流 (±80mA) 以及低差分增益和相位误差亦使该器件非常适合单电源消费类视频产品。

高增益带宽积 (110MHz) 和压摆率 (560V/ μs) 促成低失真操作，使 OPA4830 非常适合用作 3V 和 5V CMOS 模数转换器 (ADC) 的输入缓冲器级。与其他低功耗、单电源放大器不同，失真性能会随着信号摆幅减小而提高。9.2nV/ $\sqrt{Hz}$ 的低输入电压噪声支持宽动态范围操作。


OPA4830 采用业界通用的四通道引脚排列 TSSOP-14 封装。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
OPA4830	PW (TSSOP, 14)	5mm × 6.4mm

(1) 有关所有可用封装，请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



直流耦合 3.3V ADC 驱动器



内容

1 特性	1	6.12 典型特性： $V_S = 3V$	21
2 应用	1	6.13 典型特性： $V_S = 3V$ ，差分配置.....	24
3 说明	1	7 参数测量信息	25
4 相关产品	2	8 应用和实施	26
5 引脚配置和功能	3	8.1 应用信息.....	26
6 规格	4	8.2 电源相关建议.....	39
6.1 绝对最大额定值.....	4	8.3 布局.....	40
6.2 ESD 等级.....	4	9 器件和文档支持	42
6.3 建议运行条件.....	4	9.1 器件支持.....	42
6.4 热性能信息.....	4	9.2 接收文档更新通知.....	42
6.5 电气特性 $V_S = \pm 5V$	5	9.3 支持资源.....	42
6.6 电气特性 $V_S = 5V$	7	9.4 商标.....	42
6.7 电气特性 $V_S = 3V$	9	9.5 静电放电警告.....	42
6.8 典型特性： $V_S = \pm 5V$	12	9.6 术语表.....	42
6.9 典型特性： $V_S = \pm 5V$ ，差分配置.....	15	10 修订历史记录	42
6.10 典型特性： $V_S = 5V$	16	11 机械、封装和可订购信息	43
6.11 典型特性： $V_S = 5V$ ，差分配置.....	20		

4 相关产品

说明	单通道	双通道	三通道	四通道
轨到轨	OPA830	OPA2830	—	—
轨到轨固定增益	OPA832	OPA2832	OPA3832	—
通用 (1800V/ μs 压摆率)	OPA690	OPA2690	OPA3690	—
低噪声， 高直流精度	OPA820	OPA2822	—	OPA4820

5 引脚配置和功能

Top View

TSSOP




图 5-1. PW 封装，14 引脚 TSSOP (顶视图)

表 5-1. 引脚功能

引脚		类型	说明
名称	编号		
负输入 A	2	输入	反相输入，通道 A
负输入 B	6	输入	反相输入，通道 B
负输入 C	9	输入	反相输入，通道 C
负输入 D	13	输入	反相输入，通道 D
正输入 A	3	输入	同相输入，通道 A
正输入 B	5	输入	同相输入，通道 B
正输入 C	10	输入	同相输入，通道 C
正输入 D	12	输入	同相输入，通道 D
输出 A	1	输出	输出，通道 A
输出 B	7	输出	输出，通道 B
输出 C	8	输出	输出，通道 C
输出 D	14	输出	输出，通道 D
-V	11	电源	负 (最低) 电源
+V	4	电源	正 (最高) 电源

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_{S-} 至 V_{S+}	电源		± 6.5	V_{DC}
	内部功率耗散	请参阅“热性能信息”表		
V_{ID}	差分输入电压		± 2.5	V
V_I	输入电压	$(V_{S-}) - 0.5V$	$(V_{S+}) + 0.3V$	V
T_J	结温		150	°C
T_{stg}	贮存温度	-65	125	°C

(1) 超出绝对最大额定值运行会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，此器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	± 2000	V
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	± 1000	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_S	总电源电压	3	10	11	V
T_A	工作温度	-40		85	°C

6.4 热性能信息

热指标 ⁽¹⁾		OPA4830	单位
		PW (TSSOP)	
		14 引脚	
$R_{\theta JA}$	结至环境热阻	109.6	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	36.6	°C/W
$R_{\theta JB}$	结至电路板热阻	66.0	°C/W
Ψ_{JT}	结至顶部特征参数	1.6	°C/W
Ψ_{JB}	结至电路板特征参数	65.2	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

6.5 电气特性 $V_S = \pm 5V$

在 $T_A = 25^\circ C^{(1)}$ 、 $G = +2$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 GND)、 $R_{SRC} = 375\Omega$ 时测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
交流性能					
小信号带宽	G = +1, V _O ≤ 0.2V _{PP}	290		MHz	
	G = +2, V _O ≤ 0.2V _{PP}	66	100		
	G = +5, V _O ≤ 0.2V _{PP}	16	30		
	G = +10, V _O ≤ 0.2V _{PP}	8	13		
增益带宽积	G ≥ +10	80	130	MHz	
增益为 +1 时的峰值	V _O ≤ 0.2V _{PP}	4		dB	
压摆率	G = +2, 2V 阶跃, 20% 至 80%	275	560	V/ μ s	
上升时间	0.5V 阶跃, 20% 至 80%	3.4		5.9	ns
下降时间	0.5V 阶跃, 20% 至 80%	3.6		6.0	ns
精度达 0.1% 的稳定时间	G = +2, 1V 阶跃	43		64	ns
谐波失真	二次谐波, V _O = 2V _{PP} , f = 5MHz, R _L = 150 Ω	-55	-62	dBc	
	二次谐波, V _O = 2V _{PP} , f = 5MHz, R _L ≥ 500 Ω	-58	-66		
	三次谐波, V _O = 2V _{PP} , f = 5MHz, R _L = 150 Ω	-50	-59		
	三次谐波, V _O = 2V _{PP} , f = 5MHz, R _L ≥ 500 Ω	-65	-77		
输入电压噪声	f > 1MHz	5.6		10.6	nV/ √ Hz
	f > 1MHz, T _A = - 40°C 至 +85°C			11.6	
输入电流噪声	f > 1MHz	3.7		5.4	pA/ √ Hz
	f > 1MHz, T _A = - 40°C 至 +85°C			6.4	
直流性能					
开环电压增益	V _O = ±1V	66	74	dB	
	V _O = ±1V, T _A = -40°C 至 +85°C	64			
输入失调电压		±1.5		±7.5	mV
	T _A = -40°C 至 +85°C			±9.3	
平均失调电压漂移	T _A = -40°C 至 +85°C			±27	μ V/°C
输入偏置电流	V _{CM} = 2V	5		18	μ A
	V _{CM} = 2V, T _A = -40°C 至 +85°C			19	
输入偏置电流漂移	V _{CM} = 0V, T _A = -40°C 至 +85°C			±46	nA/°C
输入失调电流	V _{CM} = 2V	±0.2		±1.1	μ A
	V _{CM} = 2V, T _A = -40°C 至 +85°C			±1.5	
输入失调电流漂移	V _{CM} = 0V, T _A = -40°C 至 +85°C			±6	nA/°C
输入					
负输入电压	0.4V 阶跃	-5.5		-5.4	V
	0.4V 阶跃, T _A = -40°C 至 +85°C			-5.2	
正输入电压	0.4V 阶跃	3.1	3.2	V	
	0.4V 阶跃, T _A = -40°C 至 +85°C	2.9			
共模抑制比 (CMRR)	以输入为基准	76	80	dB	
	以输入为基准, T _A = -40°C 至 +85°C	71			
输入阻抗	差分模式	10 2.1		kΩ pF	
	共模	400 1.2			

6.5 电气特性 $V_S = \pm 5V$ (续)

在 $T_A = 25^\circ C$ ⁽¹⁾、 $G = +2$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 GND)、 $R_{SRC} = 375\Omega$ 时测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
输出					
输出电压摆幅	$R_L = 1k\Omega$ 至 GND	± 4.86	± 4.88		V
	$R_L = 1k\Omega$ 至 GND, $T_A = -40^\circ C$ 至 $+85^\circ C$	± 4.84			
	$R_L = 150\Omega$ 至 GND	± 4.60	± 4.64		
	$R_L = 150\Omega$ 至 GND, $T_A = -40^\circ C$ 至 $+85^\circ C$	± 4.56			
电流输出, 灌电流和拉电流	$V_O = \pm 2.75V$, $V_{OS} = 20mV$	± 63	± 82		mA
	$V_O = \pm 2.75V$, $V_{OS} = 20mV$, $T_A = -40^\circ C$ 至 $+85^\circ C$	± 53			
短路电流	输出接地短路		120		mA
闭环输出阻抗	$G = +2$, $f \leq 100kHz$		0.03		Ω
电源					
静态电流		15.2	18	21.2	mA
静态电流	$T_A = -40^\circ C$ 至 $+85^\circ C$	12.4		24.4	mA
电源抑制比 (-PSRR)	以输入为基准, 1V 阶跃	61	66		dB
	以输入为基准, $T_A = -40^\circ C$ 至 $+85^\circ C$	59			

(1) 对于 $25^\circ C$ 规格, 结温 = 环境温度。

6.6 电气特性 $V_S = 5V$

在 $T_A = 25^\circ C^{(1)}$ 、 $G = +2$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 GND) 时测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
交流性能					
小信号带宽	$G = +1$, $V_O \leq 0.2V_{PP}$		230		MHz
	$G = +2$, $V_O \leq 0.2V_{PP}$	70	100		
	$G = +5$, $V_O \leq 0.2V_{PP}$	15	21		
	$G = +10$, $V_O \leq 0.2V_{PP}$	7	10		
增益带宽积	$G \geq +10$	75	100		MHz
增益为 +1 时的峰值	$V_O \leq 0.2V_{PP}$		4		dB
压摆率	$G = +2$, 2V 阶跃, 20% 至 80%	270	500		V/ μs
上升时间	0.5V 阶跃, 20% 至 80%		3.4	5.8	ns
下降时间	0.5V 阶跃, 20% 至 80%		3.4	5.8	ns
精度达 0.1% 的稳定时间	$G = +2$, 1V 阶跃		44	65	ns
谐波失真	二次谐波, $V_O = 2V_{PP}$, $f = 5MHz$, $R_L = 150\Omega$	-52	-58		dBc
	二次谐波, $V_O = 2V_{PP}$, $f = 5MHz$, $R_L \geq 500\Omega$	-56	-62		
	三次谐波, $V_O = 2V_{PP}$, $f = 5MHz$, $R_L = 150\Omega$	-50	-58		
	三次谐波, $V_O = 2V_{PP}$, $f = 5MHz$, $R_L \geq 500\Omega$	-65	-84		
输入电压噪声	$f > 1MHz$		5.8	10.3	nV/ $\sqrt{Hz}$
	$f > 1MHz$, $T_A = -40^\circ C$ 至 $+85^\circ C$			11.3	
输入电流噪声	$f > 1MHz$		4	5.4	pA/ $\sqrt{Hz}$
	$f > 1MHz$, $T_A = -40^\circ C$ 至 $+85^\circ C$			6.4	
所有不利的串扰, 以输入为基准	在 5MHz、1VPP 下驱动 3 个通道, 测量第 4 个通道		-62		dB
直流性能					
开环电压增益	$V_O = \pm 1V$	66	72		dB
	$V_O = \pm 1V$, $T_A = -40^\circ C$ 至 $+85^\circ C$	64			
输入失调电压			± 0.5	± 5.5	mV
	$T_A = -40^\circ C$ 至 $+85^\circ C$			± 7.0	
平均失调电压漂移	$T_A = -40^\circ C$ 至 $+85^\circ C$			± 22	$\mu V/^\circ C$
输入偏置电流	$V_{CM} = 2.5V$		+5	+18	μA
	$V_{CM} = 2.5V$, $T_A = -40^\circ C$ 至 $+85^\circ C$			+18	
输入偏置电流漂移	$V_{CM} = 2.5V$, $T_A = -40^\circ C$ 至 $+85^\circ C$			± 46	nA/ $^\circ C$
输入失调电流	$V_{CM} = 2.5V$		± 0.2	± 0.9	μA
	$V_{CM} = 2.5V$, $T_A = -40^\circ C$ 至 $+85^\circ C$			± 1.3	
输入失调电流漂移	$V_{CM} = 2.5V$, $T_A = -40^\circ C$ 至 $+85^\circ C$			± 6	nA/ $^\circ C$
输入					
负输入电压	0.4V 阶跃		-0.5	-0.4	V
	0.4V 阶跃, $T_A = -40^\circ C$ 至 $+85^\circ C$			-0.2	
正输入电压	0.4V 阶跃	3.1	3.2		V
	0.4V 阶跃, $T_A = -40^\circ C$ 至 $+85^\circ C$	2.9			
共模抑制比 (CMRR)	以输入为基准	76	80		dB
	以输入为基准, $T_A = -40^\circ C$ 至 $+85^\circ C$	71			
输入阻抗	差分模式		10 2.1		k Ω pF
	共模		400 1.2		

6.6 电气特性 $V_S = 5V$ (续)

在 $T_A = 25^\circ\text{C}$ ⁽¹⁾、 $G = +2$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 GND) 时测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
输出					
输出电压摆幅低位	$G = +5$, $R_L = 1k\Omega$ (连接至 2.5V)			0.09	V
	$G = +5$, $R_L = 1k\Omega$ (连接至 2.5V), $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			0.13	
	$G = +5$, $R_L = 150\Omega$ (连接至 2.5V)			0.21	
	$G = +5$, $R_L = 150\Omega$ (连接至 2.5V), $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			0.26	
输出电压摆幅高位	$G = +5$, $R_L = 1k\Omega$ (连接至 2.5V)	4.91			V
	$G = +5$, $R_L = 1k\Omega$ (连接至 2.5V), $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	4.87			
	$G = +5$, $R_L = 150\Omega$ (连接至 2.5V)	4.78			
	$G = +5$, $R_L = 150\Omega$ (连接至 2.5V), $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	4.72			
电流输出, 灌电流和拉电流	$V_O = \pm 0.88V$, $V_{OS} = 20mV$	± 58	± 75		mA
	$V_O = \pm 0.88V$, $V_{OS} = 20mV$, $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	± 50			
短路电流	输出短接至任一电源		125		mA
闭环输出阻抗	$G = +2$, $f \leq 100kHz$		0.06		Ω
电源					
静态电流		14.8	17.6	20	mA
	$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	12.4		22.8	
静态电流	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	12.4		25.2	mA
电源抑制比 (PSRR)	以输入为基准, 0.5V 阶跃	61	66		dB
	以输入为基准, $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	59			

(1) 对于 $+25^\circ\text{C}$ 规格, 结温 = 环境温度。

6.7 电气特性 $V_S = 3V$

在 $T_A = 25^\circ C^{(1)}$ 、 $G = +2$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 $V_S/3$) 时测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
交流性能					
小信号带宽	G = +2, V _O ≤ 0.2V _{PP}	70	90		MHz
	G = +5, V _O ≤ 0.2V _{PP}	15	20		
	G = +10, V _O ≤ 0.2V _{PP}	7.5	9		
增益带宽积	G ≥ +10	75	90		MHz
压摆率	G = +2, 1V 阶跃, 20% 至 80%	135	220		V/ μ s
上升时间	0.5V 阶跃, 20% 至 80%		3.4	5.6	ns
下降时间	0.5V 阶跃, 20% 至 80%		3.4	5.6	ns
精度达 0.1% 的稳定时间	G = +2, 1V 阶跃		46	73	ns
谐波失真	二次谐波, V _O = 1V _{PP} , f = 5MHz, R _L = 150 Ω	-56	-60		dBc
	二次谐波, V _O = 1V _{PP} , f = 5MHz, R _L ≥ 500 Ω	-59	-64		
	三次谐波, V _O = 1V _{PP} , f = 5MHz, R _L = 150 Ω	-59	-68		
	三次谐波, V _O = 1V _{PP} , f = 5MHz, R _L ≥ 500 Ω	-65	-72		
输入电压噪声	f > 1MHz		5.8	10.3	nV/ √ Hz
	f > 1MHz, T _A = 0°C 至 70°C			10.8	
输入电流噪声	f > 1MHz		4	5.4	pA/ √ Hz
	f > 1MHz, T _A = 0°C 至 70°C			6.2	
直流性能					
开环电压增益	V _O = ±0.5V	66	72		dB
	V _O = ±0.5V, T _A = 0°C 至 70°C	65			
输入失调电压			±1.5	±7.5	mV
	T _A = 0°C 至 70°C			±8.7	
平均失调电压漂移	T _A = 0°C 至 70°C			±27	μ V/°C
输入偏置电流	V _{CM} = 1.0V		+5	+18	μ A
	V _{CM} = 1.0V, T _A = 0°C 至 70°C			±18	
输入偏置电流漂移	V _{CM} = 1.0V, T _A = 0°C 至 70°C			±44	nA/°C
输入失调电流	V _{CM} = 1.0V		±0.2	±1.1	μ A
	V _{CM} = 1.0V, T _A = 0°C 至 70°C			±1.3	
输入失调电流漂移	V _{CM} = 1.0V, T _A = 0°C 至 70°C			±5	nA/°C
输入					
负输入电压	0.4V 阶跃		-0.45	-0.4	V
	T _A = 0°C 至 +70°C, 0.4V 阶跃			-0.27	
正输入电压	0.4V 阶跃	1.1	1.2		V
	T _A = 0°C 至 +70°C, 0.4V 阶跃	1			
共模抑制比 (CMRR)	以输入为基准	74	80		dB
	以输入为基准, T _A = 0°C 至 70°C	72			dB
输入阻抗	差分模式		10 2.1		kΩ pF
	共模		400 1.2		
输出					
电流输出, 灌电流和拉电流	V _O = ±0.125V, V _{OS} = 20mV	±20	±30		mA
	V _O = ±0.125V, V _{OS} = 20mV, T _A = 0°C 至 70°C	±18			
短路电流	输出短接至任一电源		120		mA

6.7 电气特性 $V_S = 3V$ (续)

在 $T_A = 25^\circ\text{C}$ ⁽¹⁾、 $G = +2$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 $V_S/3$) 时测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
闭环输出阻抗	$G = +2$, $f \leq 100\text{kHz}$		0.06		Ω

6.7 电气特性 $V_S = 3V$ (续)

在 $T_A = 25^\circ\text{C}$ ⁽¹⁾、 $G = +2$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 $V_S/3$) 时测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
电源					
静态电流		14	17.2	19.6	mA
	$T_A = 0^\circ\text{C}$ 至 $+70^\circ\text{C}$	12.4		22	
2.8V 电源下的静态电流		13.2	17.2	19.2	mA
	$T_A = 0^\circ\text{C}$ 至 $+70^\circ\text{C}$	12.4		22	
电源抑制比 (PSRR)	以输入为基准, 0.3V 阶跃	60	64		dB
	以输入为基准, $T_A = 0^\circ\text{C}$ 至 70°C	58			

(1) 对于 $+25^\circ\text{C}$ 规格, 结温 = 环境温度。

6.8 典型特性 : $V_S = \pm 5V$

在 $T_A = 25^\circ C$ 、 $G = +2V/V$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 GND) 时测得 (除非另有说明) ; 请参阅图 8-3




图 6-1. 同相小信号频率响应




图 6-2. 反相小信号频率响应




图 6-3. 同相大信号频率响应




图 6-4. 反相大信号频率响应




图 6-5. 同相脉冲响应




图 6-6. 反相脉冲响应

6.8 典型特性 : $V_S = \pm 5V$ (续)

在 $T_A = 25^\circ C$ 、 $G = +2V/V$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 GND) 时测得 (除非另有说明) ; 请参阅图 8-3




图 6-7. 谐波失真与负载电阻间的关系




图 6-8. 5MHz 谐波失真与电源电压间的关系




图 6-9. 谐波失真与输出电压间的关系




图 6-10. 谐波失真与频率间的关系




图 6-11. 双音三阶互调杂散




图 6-12. 电源电流和输出电流与温度间的关系

6.8 典型特性 : $V_S = \pm 5V$ (续)

在 $T_A = 25^\circ C$ 、 $G = +2V/V$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ (连接至 GND) 时测得 (除非另有说明) ; 请参阅图 8-3




图 6-13. 频率响应与容性负载间的关系




图 6-14. 建议的 R_S 与容性负载间的关系




图 6-15. 输出摆幅与负载电阻间的关系




图 6-16. 输出电压和电流限制

6.9 典型特性： $V_S = \pm 5V$ ，差分配置

在 $T_A = 25^\circ C$ 、 $R_F = 604\Omega$ （请参阅图 7-1）、 $R_L = 500\Omega$ 时测得（除非另有说明）




图 6-17. 差分小信号频率响应




图 6-18. 差分大信号频率响应




图 6-19. 差分失真与负载电阻间的关系




图 6-20. 差分失真与频率间的关系




图 6-21. 差分失真与输出电压间的关系

6.10 典型特性 : $V_S = 5V$

在 $T_A = 25^\circ\text{C}$ 、 $G = +2V/V$ 、 $R_F = 750\ \Omega$ 、 $R_L = 150\ \Omega$ (连接至 $V_S/2$)、输入 $V_{CM} = 2.5V$ 时测得 (除非另有说明)；请参阅图 8-1




图 6-22. 同相小信号频率响应




图 6-23. 反相小信号频率响应




图 6-24. 同相大信号频率响应




图 6-25. 反相大信号频率响应




图 6-26. 同相脉冲响应




图 6-27. 反相脉冲响应

6.10 典型特性： $V_S = 5V$ （续）

在 $T_A = 25^\circ C$ 、 $G = +2V/V$ 、 $R_F = 750\Omega$ 、 $R_L = 150\Omega$ （连接至 $V_S/2$ ）、输入 $V_{CM} = 2.5V$ 时测得（除非另有说明）；请参阅图 8-1




图 6-28. 谐波失真与负载电阻间的关系




图 6-29. 谐波失真与频率间的关系




图 6-30. 谐波失真与输出电压间的关系




图 6-31. 谐波失真与同相增益间的关系




图 6-32. 谐波失真与反相增益间的关系




图 6-33. 双音三阶互调杂散

6.10 典型特性： $V_S = 5V$ （续）

在 $T_A = 25^\circ\text{C}$ 、 $G = +2V/V$ 、 $R_F = 750\ \Omega$ 、 $R_L = 150\ \Omega$ （连接至 $V_S/2$ ）、输入 $V_{CM} = 2.5V$ 时测得（除非另有说明）；请参阅图 8-1




图 6-34. 输入电压和电流噪声密度




图 6-35. 闭环输出阻抗与频率间的关系



图 6-36. 建议的 R_S 与容性负载间的关系

图 6-37. 频率响应与容性负载间的关系




图 6-38. 开环增益和相位




图 6-39. 电压范围与温度间的关系

6.10 典型特性： $V_S = 5V$ （续）

在 $T_A = 25^\circ\text{C}$ 、 $G = +2V/V$ 、 $R_F = 750\ \Omega$ 、 $R_L = 150\ \Omega$ （连接至 $V_S/2$ ）、输入 $V_{CM} = 2.5V$ 时测得（除非另有说明）；请参阅图 8-1




图 6-40. 不同温度下的典型直流漂移




图 6-41. 电源电流和输出电流与温度间的关系




图 6-42. CMRR 和 PSRR 与频率间的关系




图 6-43. 输出电压摆幅与输出电流间的关系

6.11 典型特性： $V_S = 5V$ ，差分配置

在 $T_A = 25^\circ C$ 、 $R_F = 604\Omega$ 、 $R_L = 500\Omega$ 差分时分测得；请参阅图 7-2（除非另有说明）




图 6-44. 差分小信号频率响应




图 6-45. 差分大信号频率响应




图 6-46. 差分失真与负载电阻间的关系




图 6-47. 差分失真与频率间的关系




图 6-48. 差分失真与输出电压间的关系

6.12 典型特性 : $V_S = 3V$

在 $T_A = 25^\circ C$ 、 $G = +2V/V$ 、 $R_F = 150\ \Omega$ (连接至 $V_S/3$) 时测得 (除非另有说明) ; 另请参阅图 8-2




图 6-49. 同相小信号频率响应




图 6-50. 反相小信号频率响应




图 6-51. 同相大信号频率响应




图 6-52. 反相大信号频率响应




图 6-53. 同相脉冲响应




图 6-54. 反相脉冲响应

6.12 典型特性：V_S = 3V（续）

在 T_A = 25°C、G = +2V/V、R_F = 150 Ω（连接至 V_S/3）时测得（除非另有说明）；另请参阅图 8-2




图 6-55. 谐波失真与负载电阻间的关系




图 6-56. 谐波失真与输出电压间的关系




图 6-57. 谐波失真与频率间的关系




图 6-58. 双音三阶互调杂散




图 6-59. 建议的 R_S 与容性负载间的关系




图 6-60. 频率响应与容性负载间的关系

6.12 典型特性 : $V_S = 3V$ (续)

在 $T_A = 25^\circ\text{C}$ 、 $G = +2V/V$ 、 $R_F = 150\ \Omega$ (连接至 $V_S/3$) 时测得 (除非另有说明) ; 另请参阅图 8-2




图 6-61. 输出摆幅与负载电阻间的关系

6.13 典型特性： $V_S = 3V$ ，差分配置

在 $T_A = 25^\circ\text{C}$ 、 $R_F = 604\Omega$ 、 $R_L = 500\Omega$ 差分时分测得；请参阅图 7-3（除非另有说明）




图 6-62. 差分小信号频率响应




图 6-63. 差分大信号频率响应




图 6-64. 差分失真与负载电阻间的关系




图 6-65. 差分失真与频率间的关系




图 6-66. 差分失真与输出电压间的关系

7 参数测量信息




图 7-1. 10V 差分配置测试电路




图 7-2. 5V 差分配置测试电路




图 7-3. 3V 差分配置测试电路

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

8.1.1 宽带电压反馈运算

OPA4830 是单位增益稳定的超高速电压反馈运算放大器，专为单电源运行（+3V 至 +10V）而设计。输入级支持低于接地且在正电源 1.7V 以内的输入电压。互补共发射极输出级提供接地和正电源 25mV 范围内的输出摆幅。OPA4830 经过补偿，可以在各种阻性负载下实现稳定运行。

图 8-1 显示了用于 +5V 电气和典型特性的交流耦合、+2V/V 增益配置。出于测试目的，通过一个接地电阻器将输入阻抗设置为 50 Ω。电气特性 $V_S = 5V$ 中报告的电压摆幅直接取自输入和输出引脚。对于图 8-1 的电路，高频下输出端的总有效负载为 $150\Omega \parallel 1500\Omega$ 。同相输入端的 1.5kΩ 电阻器提供共模偏置电压。并联组合等于反相输入端的直流电阻 (R_F)，可降低由输入偏置电流引起的直流输出失调电压。




图 8-1. 交流耦合、 $G = +2V/V$ 、+5V 单电源规格和测试电路

图 8-2 显示了用于 +3V 电气和典型特性的交流耦合、+2V/V 增益配置。出于测试目的，通过一个接地电阻器将输入阻抗设置为 $50\ \Omega$ 。电气特性 $V_S = 3V$ 中报告的电压摆幅直接取自输入和输出引脚。对于图 8-2 的电路，高频下输出端的总有效负载为 $150\ \Omega \parallel 1500\ \Omega$ 。同相输入端的 $1.13k\ \Omega$ 和 $2.26k\ \Omega$ 电阻器提供共模偏置电压。并联组合等于反相输入端的直流电阻 (R_F)，可降低由输入偏置电流引起的直流输出失调电压。




图 8-2. 交流耦合、 $G = +2V/V$ 、+3V 单电源规格和测试电路

图 8-3 显示了用作 $\pm 5V$ 电气和典型特性基础的直流耦合、 $2V/V$ 增益、双电源电路配置。出于测试目的，输入阻抗通过接地电阻器设置为 $50\ \Omega$ ，而输出阻抗通过串联输出电阻器设置为 $150\ \Omega$ 。规格中报告的电压摆幅直接取自输入和输出引脚。对于图 8-3 的电路，总有效负载为 $150\ \Omega \parallel 1.5k\ \Omega$ 。图 8-3 中包含两个可选元件。此外，还包括一个与同相输入串联的附加电阻器 ($348\ \Omega$)。结合朝向信号生成器的 $25\ \Omega$ 直流源电阻，这提供输入偏置电流消除电阻，该电阻与反相输入端的 $375\ \Omega$ 源电阻相匹配（请参阅 [直流精度和失调电压控制](#) 部分）。除常见的接地电源去耦电容器之外，两个电源引脚之间还包含一个 $0.01\ \mu F$ 电容器。在实际印刷电路板 (PCB) 布局中，该可选电容器通常可将二次谐波失真性能提高 3dB 至 6dB。




图 8-3. 直流耦合、 $G = +2V/V$ 、双极性电源规格和测试电路

8.1.2 直流电平转换

图 8-4 显示直流耦合非反相放大器对输入进行电位上移以符合所需的输出电压范围。鉴于所需的信号增益 (G) 以及当 V_{IN} 位于范围中心时需要上移的 V_{OUT} 量 (ΔV_{OUT})，[方程式 1](#) 和 [方程式 2](#) 给出产生所需性能的电容器阻值。假设 R_4 介于 $200\ \Omega$ 和 $1.5k\ \Omega$ 之间。

$$\begin{aligned}
 NG &= G + V_{OUT}/V_S \\
 R_1 &= R_4/G \\
 R_2 &= R_4/(NG - G) \\
 R_3 &= R_4/(NG - 1)
 \end{aligned} \tag{1}$$

其中：

$$\begin{aligned}
 NG &= 1 + R_4/R_3 \\
 V_{OUT} &= (G)V_{IN} + (NG - G)V_S
 \end{aligned} \tag{2}$$

确保 V_{IN} 和 V_{OUT} 保持在指定的输入和输出电压范围内。




图 8-4. 直流电平转换

前端电路 是此类应用的范例。该器件专门在使用 +3V 电源时接受介于 0V 和 0.5V 之间的 V_{IN} 并产生介于 1V 和 2V 之间的 V_{OUT} 。此输出意味着 $G = 2.00$ ， $\Delta V_{OUT} = 1.50V - G \times 0.25V = 1.00V$ 。将这些值代入 [方程式 1](#) and [方程式 2](#) (与 $R_4 = 750\ \Omega$) 可得出： $NG = 2.33$ ， $R_1 = 375\ \Omega$ ， $R_2 = 2.25k\ \Omega$ ， $R_3 = 563\ \Omega$ 。电阻器更改为 **前端电路** 最接近的标准值。

8.1.3 交流耦合输出视频线路驱动器

低功耗和低成本视频线路驱动器通常将增益为 $2V/V$ 的数模转换器 (DAC) 输出缓冲到双端线路中。这些接口通常需要使用一个直流阻断电容器。对于简单的设计而言，该接口通常使用容值非常大的阻断电容器 ($220\mu F$) 来限制帧之间的倾斜度，即 SAG。图 8-5 展示了一种使用极低电容器容值来创建超低高通极点位置的方法。该电路在输出引脚上提供电压增益 2，并具有 $8Hz$ 的高通极点。给定 150Ω 负载后，一种简单的阻断电容器方法需要 $133\mu F$ 容值。使用简单的图 8-5 SAG 校正电路，两个极低容值电容器获得相同的低通极点。




图 8-5. 具有 SAG 校正功能的视频线路驱动器

在图 8-5 中，使用正电源的分压器将输入稍微向正方向移动。该配置可提供大约 $200mV$ 的输入直流失调电压，当 DAC 输出在视频信号的同步尖端部分处于零电流时，在输出引脚上显示为 $400mV$ 直流失调电压。该失调电压用于将输出保持在线性工作区域内。该电路会以大约 $-20dB$ 的增益将任何电源噪声传递到输出，因此建议在电源引脚上进行适当的电源去耦。图 8-6 显示了图 8-5 的电路的频率响应。该图显示了 $8Hz$ 低频高通极点 and 大约 $100MHz$ 的高端截止频率。




图 8-6. 视频线路驱动器对匹配负载的响应

8.1.4 具有较小峰值的同相放大器

图 8-7 显示了一个可减小低增益下的峰值的同相放大器。电阻器 R_C 补偿 OPA4830，以提高噪声增益 (NG)，从而在不改变直流增益的情况下降低交流响应峰值 ($G = +1V/V$ 时通常为 5dB，无 R_C)。 V_{IN} 必须是低阻抗源 (例如运算放大器)。电阻器阻值较低，可降低噪声。使用 R_T 和 R_F 有助于最大限度地减小寄生阻抗的影响。




图 8-7. 经补偿的同相放大器

噪声增益可按 方程式 3、方程式 4 和 方程式 5 所示的方法计算。

$$G_1 = 1 + \frac{R_F}{R_G} \quad (3)$$

$$G_2 = 1 + \frac{R_T + \frac{R_F}{G_1}}{R_C} \quad (4)$$

$$NG = G_1 \times G_2 \quad (5)$$

可以通过选择 $R_T = R_F = 20.0\ \Omega$ 和 $R_C = 40.2\ \Omega$ 来设计单位增益缓冲器 (不使用 R_G)。该电路提供的噪声增益为 $2V/V$ ，因此响应与 $G = +2V/V$ 时的特性图类似。将 R_C 减小至 $20.0\ \Omega$ 会将噪声增益增加至 $3V/V$ ，这通常会呈现平坦的频率响应，但带宽较小。

通过将噪声增益增加至 3，可以重新设计图 8-1 中的电路，以减小峰值。可以通过在运算放大器输入端添加 $R_C = 2.55k\ \Omega$ 来实现增加。

8.1.5 单电源有源滤波器

OPA4830 由单个 +3V 或 +5V 电源供电运行，非常适合高频有源滤波器设计。同样，关键附加要求是在最高动态范围的电源中点附近建立信号的直流工作点。图 8-8 显示了采用 Sallen-Key 拓扑的 1MHz 低通巴特沃斯滤波器的设计示例。

输入信号和增益设置电阻器均使用 $0.1\ \mu F$ 阻断电容器进行交流耦合 (实际提供带通响应，对于所示的元件值，低频极点设置为 32kHz)。如针对图 8-1 的讨论所述，该配置允许由两个 $1.87k\ \Omega$ 电阻器形成的中点偏置出现在输入和输出引脚上。在这种情况下，中频信号增益被设置为 +4 (12dB)。同相输入端的接地电容器特意被设置得较大，以主导输入寄生项。当增益为 +4 时，采用单电源的 OPA4830 显示了 30MHz 小信号和大信号带宽。电阻器阻值经过细微调整，以解决放大器级中的有限带宽问题。对该电路的测试表明，该电路具有精确的 1MHz、-3dB 点和最大平坦通带 (高于 32kHz 交流耦合角)，并且在放大器 -3dB 带宽为 30MHz 时阻带最高可衰减 36dB。




图 8-8. 单电源高频有源滤波器

8.1.6 差分接口应用

双通道和四通道运算放大器专为差分输入至差分输出应用而设计。通常，这些运算放大器属于 ADC 输入接口或线路驱动器应用。差分 I/O 的两种基本方法是非反相或反相配置。由于输出是差分输出，因此信号极性在一定程度上无意义，因为此处的非反相和反相术语适用于将输入用于 OPA4830。每种方法各有其优缺点。图 8-9 显示了非反相差分 I/O 应用的基本起点。

这种方法会带来与信号增益无关的源端接阻抗。例如，可以在直接连接到非反相输入的信号路径中加入简单的差分滤波器，无需与放大器增益交互。用于图 8-9 电路的差分信号增益如方程式 6 所示。

$$\frac{V_O}{V_I} = A_D = 1 + 2 \times \frac{R_F}{R_G} \quad (6)$$

图 8-9 显示建议值为 750 Ω。但是，可以仅使用 R_G 电阻器来调整增益。




图 8-9. 非反相差分 I/O 放大器

使用图 8-9 的基本电路亦可得到单电源或交流耦合增益的各种组合。两个非反相输入的共模偏置电压以 $1V/V$ 的增益传递到输出，因为每个反相节点上的相同直流电压不会通过 R_G 产生电流，因此该电压在输出端共模增益为 1。

图 8-10 展示了配置为反相放大器的差分 I/O 级。在这种情况下，增益电阻器 (R_G) 成为电源的输入电阻。该配置提供优于非反相配置的噪声性能，但确实限制了将输入阻抗与增益分别设置的灵活性。




图 8-10. 反相差分 I/O 放大器

两个非反相输入提供简单的共模控制输入。如果电源通过阻断电容或变压器进行交流耦合，这种控制就会用处很大。在任一情况下，两个非反相输入上的共模输入电压的输出引脚增益仍然为 1，可以轻松地对单电源运行进行共模控制。输入电阻器可以调整为所需的增益，亦可以改变输入阻抗。该电路的差分增益如方程式 7 所示。

$$\frac{V_O}{V_I} = -\frac{R_F}{R_G} \quad (7)$$

8.1.7 直流耦合单端转差分

前面的差分输出电路旨在接收差分输入并提供差分输出。图 8-11 说明了通过四路运算放大器实现具有直流耦合的单端转差分 and 独立输出共模控制的一种的方法。

图 8-11 中的电路具有多个实用的特性，可将输入信号与最终输出隔离。使用第一个放大器作为简单的非反相级可以独立调整 R_I (以设置源负载)，而在该级中可以使用 R_G 电阻器轻松调整增益。下一级允许设置单独的输出共模电平。所需的输出共模电压 V_{CM} 会减半并施加到第二级的非反相输入端。此级中的信号路径具有 $-1V/V$ 的增益，而 $(1/2 \times V_{CM})$ 电压的增益为 $+2V/V$ 。然后，第二级输出端是原始共模电压加上第一级输出端的反相信号。第二级输出端直接出现在非反相最终级的输出端。反相输出级的反相节点也偏置到共模电压，等于第二级输出端出现的共模电压，不产生电流，并将所需的 V_{CM} 也放置在该级的输出端。




图 8-11. 宽带直流耦合单端转差分

8.1.8 低功耗、差分 I/O 4 阶有源滤波器

OPA4830 可以为有源滤波器提供非常强大的增益模块。四通道设计非常适用于差分有源滤波器。如果滤波器拓扑需要简单的增益功能来实现滤波器，应优先使用非反相配置，将滤波器元件与设计中的增益元件隔离。有关 10MHz 四阶巴特沃斯、低通 Sallen-Key 滤波器的示例请参阅图 8-12。该设计以高 Q 级为主，使低 Q 级的第二级滚降第一级的峰值噪声。电阻器值已稍作调整，以解决放大器群延时的问题。




图 8-12. 低功耗、差分 I/O 4 阶巴特沃斯有源滤波器

尽管此电路是双极电路，由 $\pm 5V$ 电源供电可轻松适应单电源运行。该配置在响应中添加两个实际零点，从而将该电路转换为带通。图 8-12 的滤波器的频率响应如图 8-13 所示。




图 8-13. 差分 4 阶 10MHz 巴特沃斯滤波器

8.1.9 双通道差分 ADC 驱动器

需要低噪声、单电源接口连接到差分输入 +5V ADC 的应用时，图 8-14 的电路可为双高性能 ADC 提供高动态范围、中等增益接口。图 8-14 中的电路在差分反相配置中使用了两个放大器。共模电压设置在电源中标度的非反相输入上。在该示例中，输入信号通过 1:2 变压器进行耦合。此设计可提供信号增益（单端转差分），并降低噪声系数。为了显示变压器输入端的 $50\ \Omega$ 输入阻抗，变压器次级上需要两个 $200\ \Omega$ 电阻器。这两个电阻器也是放大器增益元件。由于图 8-14 电路中的两个反相节点上出现相同的直流电压，因此没有直流电流流经变压器，从而为该共模电压 V_{CM} 的输出提供的直流增益为 1。

图 8-14 的电路专门用于作为 I/Q 采样器的中等分辨率双通道 ADC。如果需要更高的动态范围，可以在每个放大器输出端添加接地的可选 $500\ \Omega$ 电阻器，将二次和三次谐波失真降低 $>15\text{dB}$ 。

如有必要，增加的 5mA 输出级电流可显著提高线性。在平衡差分设计中，测得的二次谐波失真始终低于三次谐波。如果在变压器输入端发出低电平信号之后，信号路径中没有接地，则对这种低功耗设计尤其有用。这两个下拉电阻器确实显示了信号路径接地，并且可以在同一物理点接地，消除由于二次谐波失真降低而产生的不平衡接地回路电流。

8.1.10 视频线路驱动

大多数视频分配系统设计为使用 $75\ \Omega$ 串联电阻器来驱动匹配的 $75\ \Omega$ 电缆。为了向 $75\ \Omega$ 匹配的负载提供净增益 1，放大器通常设置 +2V/V 的电压增益，补偿分压器衰减的 6dB，该分压器由电缆任一端的串联和分流 $75\ \Omega$ 电阻器组成。

如果将 $50\ \Omega$ 电阻器的所有参考值都替换为 $75\ \Omega$ ，图 8-1 的电路就符合该要求。通常，放大器增益会进一步增加到 2.2，从而恢复了典型长电缆运行产生的额外直流损耗。这种变化会将图 8-1 中的增益电阻器 (R_G) 从 $750\ \Omega$ 降低到 $625\ \Omega$ 。在任一种情况下，OPA4830 的增益平坦度和差分增益/相位性能为视频分配应用带来出色的效果。差分增益和相位测量彩色子载波频率（NTSC 系统中的 3.58MHz）的总体微小信号增益和相位的变化与大信号输出电平（指复合视频信号中的亮度信息）的变化。OPA4830 具有 $150\ \Omega$ 典型负载的单根匹配视频电缆，在正极视频（负极同步）信号的标准亮度范围内显示小于 0.07%/0.17° 差分增益/相位误差。对于多个视频信号可以观察到类似性能（请参阅图 8-15）。




图 8-14. 单电源差分 ADC 驱动器 (2 个通道中的 1 个)




图 8-15. 视频分配放大器

8.1.11 4 通道 DAC 跨阻放大器

高频数模转换器 (DAC) 要求低失真输出放大器在实际负载中保持 SFDR 性能。图 8-16 展示了如何实现单端输出驱动。在此电路中，仅使用辅助输出驱动信号的一侧。该图表显示信号输出电流连接到 OPA4830 的虚拟接地求和节点，OPA4830 设置为跨阻级或 I-V 转换器。DAC 未使用的电流输出接地。如果 DAC 要求输出端接至接地以外的兼容电压运行，则可以向 OPA4830 的非反相输入施加适当的电压电平。




图 8-16. 宽带、低失真 DAC 跨阻放大器

该电路的直流增益等于 R_F 。在高频情况下，DAC 输出电容 (C_D) 在 OPA4830 产生的噪声增益为零，这可能导致闭环频率响应中出现峰值。 R_F 上添加了 C_F ，以补偿该噪声增益峰值。为了实现平坦的跨阻频率响应，反馈网络中的极点可设置为：

$$\frac{1}{2\pi R_F C_F} = \sqrt{\frac{\text{GBP}}{4\pi R_F C_D}} \quad (8)$$

由此得出的转角频率 $f_{-3\text{dB}}$ 约为：

$$f_{-3\text{dB}} = \sqrt{\frac{\text{GBP}}{2\pi R_F C_D}} \quad (9)$$

8.1.12 操作建议：优化电阻器阻值

OPA4830 是一款单位增益稳定的电压反馈运算放大器；因此，反馈和增益设置电阻器阻值具有很宽的范围。这些值的主要限制由动态范围（噪声和失真）和寄生电容考虑因素设定。对于同相单位增益跟随器应用，可以通过直接短接来建立反馈连接。

当低于 $200\ \Omega$ 时，反馈网络会产生额外的输出负载，这会使 OPA4830 的谐波失真性能降低。当高于 $1\text{k}\ \Omega$ 时，反馈电阻器上的典型寄生电容（约 0.2pF ）会导致放大器响应中产生意外带限。

建议将 R_F 和 R_G 的并联组合（请参阅图 8-3）设为小于约 $400\ \Omega$ 。组合阻抗 $R_F \parallel R_G$ 与反相输入电容相互作用，在反馈网络中置入一个额外的极点，从而在正向响应中形成一个零点。假设反相节点上的总寄生电容为 2pF ，保持 $R_F \parallel R_G < 400\ \Omega$ ，可以使该极点高于 200MHz 。该约束意味着反馈电阻器 R_F 在高增益下可能会增加到几 $\text{k}\ \Omega$ 。只要 R_F 形成的极点和任何并联的寄生电容都不在增益频率范围内，增加是可以接受的。

在反相配置中，必须注意一个额外的设计注意事项。 R_G 成为输入电阻器，因此成为驱动源的负载阻抗。如果需要阻抗匹配，则可以将 R_G 设置为等于所需的端接值。但是，在低反相增益下，产生的反馈电阻器阻值可能会给放大器输出带来很大的负载。例如，使用 $50\ \Omega$ 输入匹配电阻器（ $= R_G$ ）时，要实现反相增益 2，则需要一个 $100\ \Omega$ 反馈电阻器，这将促使输出负载与外部负载并联。在这种情况下，最好增加 R_F 和 R_G 值，然后通过第三个接地电阻器实现输入匹配阻抗（请参阅图 8-17）。总输入阻抗将成为 R_G 和附加分流电阻器的并联组合。

8.1.13 带宽与增益：同相运行

随着信号增益的增加，电压反馈运算放大器的闭环带宽会逐渐减小。理论上讲，这种关系如电气特性中显示的增益带宽积 (GBP) 所述。GBP 除以同相信号增益（也称为噪声增益，即 NG ）可预测出闭环带宽。实际上，这种计

算方法仅在相位裕度接近 90° 时才成立，类似于高增益配置。在低增益（增加反馈因子）的情况下，大多数放大器会呈现更复杂的响应并具有更小的相位裕度。OPA4830 经过补偿后，在同相增益为 $2V/V$ 的情况下会作出略微达到峰值的响应（请参阅图 8-3）。该补偿可在 110MHz 带宽下获得 $+2V/V$ 的典型增益，远远超过 110MHz GBP 除以 $2V/V$ 所预测出的结果。增加增益会使用相位裕度接近 90° ，并使带宽更接近 (GBP/NG) 的预测值。增益为 $+10V/V$ 时，电气特性中显示的 11MHz 带宽与使用简单公式和 110MHz 典型 GBP 预测的带宽一致。

只需将噪声增益增加到 $3V/V$ ，即可修改增益为 $+2V/V$ 的频率响应以实现出色的平坦度。在不影响 $+2V/V$ 信号增益的情况下，一种方法是在两个输入端之间添加一个 $2.55\text{k}\Omega$ 电阻器（请参阅图 8-7）。可以使用类似的技术来降低单位增益（电压跟随器）应用中的峰值。例如，通过在两个运算放大器输入端使用一个 750Ω 反馈电阻器和一个 750Ω 电阻器，电压输出器响应类似于图 8-2 中的 $+2V/V$ 增益响应。进一步降低运算放大器输入端电阻器阻值会因噪声增益增加而进一步阻碍频率响应。与 $\pm 5V$ 相比，单电源 ($5V$) 运行时 OPA4830 的带宽降幅极小。这种降幅最小的原因是，当电源引脚之间的总电源电压发生变化时，内部偏置控制电路可保持几乎恒定的静态电流。

8.1.14 反相放大器运行

设计人员可以使用 OPA4830 来实现所有熟悉的运算放大器应用电路。有关典型的反相配置，请参阅图 8-17，其中图 8-1 中的 I/O 阻抗和信号增益保留在反相电路配置中。反相运行是更常见的要求之一，可提供多种性能优势。反相运行还使输入能够在 $V_S/2$ 处偏置，而不会出现任何余量问题。可以使用耦合电容器或偏置调节电阻器将输出电压独立移至输出电压范围内。




图 8-17. 交流耦合， $G = -2V/V$ 示例电路

在反相配置中，须注意三项设计注意事项。第一个考虑因素是增益电阻器 (R_G) 成为信号通道输入阻抗的一部分。如果需要输入阻抗匹配（每当信号通过电缆、双绞线、PCB 长布线或其他传输线路导体耦合时，输入阻抗匹配用处很大），可以将 R_G 设置为所需的端接值，并调整 R_F 以提供所需的增益。这是最简单的方法，可优化带宽并提升噪声性能。

但是，在低反相增益下，产生的反馈电阻器阻值可能会给放大器输出带来很大的负载。对于反相增益为 2 的情况，通过将 R_G 设置为 50Ω 以实现输入匹配，无需使用 R_M ，但需要使用 100Ω 反馈电阻器。有趣的是，该配置具有噪声增益的优势，即 50Ω 源阻抗的噪声增益变为 2，这与上文考虑的非反相电路相同。放大器输出现将 100Ω 反馈电阻器与外部负载并联。通常，反馈电阻器被限制在 200Ω 至 $1.5\text{k}\Omega$ 范围内。在这种情况下，最好增加图 8-17 所示的 R_F 和 R_G 值，然后通过第三个接地电阻器 (R_M) 实现输入匹配阻抗。总输入阻抗成为 R_G 和 R_M 的并联组合。

上一段中提到的第二个主要考虑因素是信号源阻抗是噪声增益公式的一部分，因此会影响带宽。对于图 8-17 中的示例， R_M 值与外部 50Ω 源阻抗（在高频下）并联，产生有效驱动阻抗 $50\Omega \parallel 57.6\Omega = 26.8\Omega$ 。该阻抗以与 R_G 串联的方式进行添加，用于计算噪声增益。对于图 8-17，产生的噪声增益为 2.87，而如果能够如上所述消除

R_M ，则噪声增益仅为 2。因此，图 8-17 中增益为 -2 的电路 ($NG = +2.87$) 的带宽低于图 8-1 中增益为 $+2$ 的电路的带宽。

反相放大器设计的第三个重要考虑因素是在同相输入端设置偏置电流消除电阻器 ($R_T = 750\ \Omega$ 的并联组合)。如果将该电阻器设置为等于反相节点的总直流电阻，则由于输入偏置电流产生的输出直流误差会减小至 (输入失调电流) 乘以 R_F 。将直流阻断电容器与 R_G 串联后，反相模式下的直流源阻抗仅为图 8-17 中的 $R_F = 750\ \Omega$ 。为了降低该电阻器和电源馈通引入的额外高频噪声，使用电容器绕过 R_T 。

8.1.15 输出电流和电压

OPA4830 可提供出色的输出电压性能。对于 $+5V$ 电源，在 $+25^\circ C$ 的空载条件下，输出电压通常在任一电源轨的小于 $90mV$ 范围内摆动。

在整个温度范围内，最小额定输出电压和电流规格是在极端寒冷的情况下通过最坏情况仿真设定的。只有在冷启动时，输出电流和电压才会降至规格表中所示的数值。当输出晶体管输出功率时，结温升高， V_{BE} 减小 (可用的输出电压摆幅增大)，而电流增益增大 (可用的输出电流增大)。稳态运行时，由于输出级结温高于最小额定工作环境温度，因此可用的输出电压和电流总是大于过热规格中所示的输出电压和电流。

为了保持最大的输出级线性，不会提供输出短路保护。没有输出短路保护通常不是问题，因为大多数应用都在输出端包含一个串联匹配电阻器，如果该电阻器的输出端出现接地短路，则会限制内部功耗。但是，将输出引脚直接短接到相邻的正极电源引脚 (8 引脚封装) 在大多数情况下会损坏放大器。如果需要额外的短路保护，则可以考虑在电源引线中加入一个小串联电阻器。该电阻器可降低高输出负载下的可用输出电压摆幅。

8.1.16 驱动容性负载

对于运算放大器来说，要求最苛刻但很常见的负载条件之一是容性负载。通常情况下，容性负载是 ADC 的输入 (包括可推荐用于改善 ADC 线性度的附加外部电容)。当电容负载直接置于输出引脚上时，OPA4830 等高速高开环增益放大器的稳定性和闭环响应峰值极易降低。当主要考虑因素为频率响应平坦度、脉冲响应保真度及/或失真度时，最简单有效的方法是在放大器输出端与电容负载之间插入串联隔离电阻器来隔离电容负载与反馈环路。

典型特性显示了建议的 R_S 与电容负载间的关系以及在负载下产生的频率响应。大于 $2pF$ 的寄生容性负载会开始降低 OPA4830 的性能。较长的 PCB 布线、不匹配的电缆以及连接到多个器件都会很容易导致超出该值。务必仔细考虑这种影响，并将建议的串联电阻器放置在尽可能靠近输出引脚的位置 (请参阅电路板布局布线部分)。

设置该 R_S 电阻器的标准是在负载下实现最大带宽和平坦的频率响应。对于 $+2$ 增益，在没有容性负载的情况下，输出引脚上的频率响应已经略微达到峰值，从而需要相对较高的 R_S 值来使负载下的响应变得平坦。增大噪声增益也会降低峰值 (请参阅图 8-7)。

8.1.17 失真性能

OPA4830 针对 $150\ \Omega$ 负载提供了良好的失真性能。相对于其他设计，其为较轻的负载提供出色的性能及/或可由 $+3V$ 单电源供电运行。一般情况下，在基波信号达到非常高的频率或功率等级之前，二次谐波在失真中占主导，而三次谐波分量可以忽略不计。再关注二次谐波，增加负载阻抗可直接改善失真。请注意，总负载包括反馈网络；在非反相配置中 (请参阅图 8-3)，这是 $R_F + R_G$ 之和，而在反相配置中，仅包含与实际负载并联的 R_F 。如差分典型特性所示，以差分方式运行会抑制二次谐波。

8.1.18 噪声性能

高压摆率、单位增益稳定的电压反馈运算放大器要实现压摆率，通常会产生更高的输入噪声电压。但 OPA4830 的输入电压噪声为 $9.2nV/\sqrt{Hz}$ ，远低于同类放大器。输入电压噪声和两个输入电流噪声项 ($2.8pA/\sqrt{Hz}$) 相结合，可在各种工作条件下产生低输出噪声。图 8-18 展示了包含所有噪声项的运算放大器噪声分析模型。在此模型中，所有噪声项均视为 $nV/\sqrt{Hz}$ 或 $pA/\sqrt{Hz}$ 的噪声电压或电流密度项。




图 8-18. 噪声分析模型

总输出点噪声电压可以计算为所有输出噪声电压贡献项之和的平方根。方程式 10 使用图 8-18 所示的噪声项显示了输出噪声电压的一般形式：

$$E_O = \sqrt{(E_{NI}^2 + (I_{BN}R_S)^2 + 4kTR_S)NG^2 + (I_{BI}R_F)^2 + 4kTR_F}NG \quad (10)$$

将该表达式除以噪声增益 [NG = (1 + R_F/R_G)] 可得出非反相输入端的等效输入点噪声电压，结果如方程式 11 中所示：

$$E_N = \sqrt{E_{NI}^2 + (I_{BN}R_S)^2 + 4kTR_S + \left[\frac{I_{BI}R_F}{NG} \right]^2 + \frac{4kTR_F}{NG}} \quad (11)$$

将图 8-1 中所示的电路和元件值代入这两个公式，可计算得出总输出点噪声电压为 19.3nV/√Hz，而总等效输入点噪声电压为 9.65nV/√Hz。该结果包括电阻器增加的噪声。总输入点噪声电压并非远高于单独的运算放大器电压噪声规格 9.2nV/√Hz。

8.1.19 直流精度和偏移控制

宽带电压反馈运算放大器的平衡输入级可在各种应用中实现良好的输出直流精度。OPA4830 电源电流调整功能可以比同类产品实现更严格的控制。尽管高速输入级确实需要相对较高的输入偏置电流（通常是每个输入端子需要 5 μA），但其之间的紧密匹配可用于减小由该电流引起的输出直流误差。匹配两个输入端的直流源电阻可以减少输出直流误差。通过评估图 8-3 的配置（具有匹配直流输入电阻），采用最差情况的 +25°C 输入失调电压和电流规格，得到最差的情况是等同于方程式 12 的输出失调电压：

$$\begin{aligned} & (NG = \text{noninverting signal gain at dc}) \\ & \pm(NG \times V_{OS(MAX)}) + (R_F \times I_{OS(MAX)}) \\ & = \pm(2 \times 8\text{mV}) \times (375\Omega \times 1.1\mu\text{A}) \\ & = \pm 16.41\text{mV} \end{aligned} \quad (12)$$

通常需要精密的输出失调电压消除或直流工作点调整。有很多技术可用于将直流失调电压控制引入到运算放大器电路中。这些技术大多基于通过反馈电阻器添加直流电流。在选择失调电压修整方法时，一个关键考虑因素是对所需信号路径频率响应的的影响。如果信号路径打算是同相的，则最好对反相求和信号应用失调电压控制，以避免与信号源相互作用。如果信号路径打算是反相的，则可以考虑对同相输入应用失调电压控制。通过远大于信号路径电阻器的电阻器阻值，将直流失调电流引入反相输入节点。该配置可以确保调节电路对循环增益的影响极小，因此对频率响应的影响也很小。

8.2 电源相关建议

8.2.1 热分析

所需的最高结温决定了允许的最大内部功耗 (如上文所述)。决不能使最高结温超过 +150°C。

工作结温 (T_J) 由 $T_A + P_D \times \theta_{JA}$ 得出。总内部功率耗散 (P_D) 是静态功耗 (P_{DQ}) 和输出级中用于提供负载功率的额外功耗 (P_{DL}) 的总和。静态功耗就是指定的空载电源电流乘以整个器件的总电源电压。 P_{DL} 取决于所需的输出信号和负载；不过，对于连接到多电源 ($V_S/2$) 的电阻负载，当输出固定在 $V_S/4$ 或 $3V_S/4$ 的电压时， P_{DL} 处于最大值。在此条件下， $P_{DL} = V_S^2 / (16 \times R_L)$ ，其中的 R_L 包括反馈网络负载。

决定内部功耗的是输出级中的功率，而非负载中的功率。

最糟糕的情况就是，使用 图 8-1 电路中的 OPA4830 (TSSOP-14 封装) 在最高额定环境温度 +85°C 下运行并驱动多电源的 150 Ω 负载，以计算 T_J 的最大值。

$$P_D = 5V \times 19mA + 4 \times [5^2 / (4 \times (150 \Omega \parallel 750 \Omega))] = 295mW$$

$$\text{最大 } T_J = +85^\circ\text{C} + (0.295W \times 109.6^\circ\text{C/W}) = 117.4^\circ\text{C}.$$

尽管最大值仍然远低于额定最大结温，但出于系统可靠性方面的考虑，可能需要较低的额定结温。如果负载需要在高输出电压下强制电流进入输出端或从低输出电压下的输出端提供电流，则会发生最高的可能内部耗散。这通过输出晶体管中较大的内部压降提供高电流。

8.3 布局

8.3.1 布局指南

为了使用 OPA4830 等高频放大器实现最佳性能，需要特别注意电路板布局寄生效应和外部元件类型。优化性能的建议包括：

a) 尽可能减小所有信号 I/O 引脚的连接到任何交流接地端的寄生电容。输出和反相输入引脚上的寄生电容可能会导致不稳定。在非反相输入端，输出端的寄生电容和反相输入会与源阻抗发生反应，造成意外带限。为了减少不必要的电容，信号 I/O 引脚周围的窗口应在这些引脚周围的所有接地平面和电源平面中打开。否则，请保持电路板上其他位置的接地平面和电源平面完好无损。

b) 尽可能减小电源引脚到高频 0.1 μF 去耦电容器的距离 ($< 0.25"$)。在器件引脚上，接地平面和电源平面布局不能靠近信号 I/O 引脚。避免电源布线和接地布线过于狭窄，以便尽可能减小引脚和去耦电容器之间的电感。每个电源连接始终与其中一个电容器去耦合。两个电源 (适用于双极性工作模式) 之间的可选电源解耦电容器 (0.1 μF) 可改善二次谐波失真性能。也可以在主电源引脚上使用较大的 (2.2 μF 至 6.8 μF) 去耦电容器 (在较低频率下有效)。可将这些电容器放得远离器件，并可在 PCB 同一区域内的多个器件之间共享这些电容器。

c) 谨慎选择和放置外部元件可保持高频性能。电阻器必须是低电抗类型。表面贴装式电阻器最适合，并可实现更紧密的总体布局。金属膜或碳成分的轴向引线电阻器也可以提供良好的高频性能。同样，尽可能缩短引线和 PCB 布线。切勿在高频应用中使用绕线式电阻器。由于输出引脚和反相输入引脚对寄生电容最为敏感，因此务必将反馈电阻器和串联输出电阻器 (如有) 尽可能放置在靠近输出引脚的位置。其他网络元件 (例如同相输入终端电阻器) 也可以放置在封装附近。在允许双面组件安装的情况下，将反馈电阻器直接放置在电路板另一面封装下面，即输出引脚和反相输入引脚之间。即使很小的寄生电容对外部电阻器进行分流，过高的电阻值也会产生明显的时间常数，从而降低性能。良好的轴向金属膜或表面贴装电阻器有大约 0.2pF 的电容与电阻器并联。对于大于 1.5k Ω 的电阻器阻值，该寄生电容可能在 500MHz 以下添加一个极点和/或零点，从而影响电路运行。根据负载驱动注意事项的要求，尽可能降低电阻值。典型特性中使用的 750 Ω 反馈是一个不错的设计起点。

d) 可以使用较短的直接布线或通过板载传输线路与电路板上其他宽带器件连接。对于短连接，应考虑将布线和下一个器件的输入视为集总容性负载。可以使用相对较宽的布线 (50mil 至 100mil)，最好在其周围打开接地平面和电源平面。估算电容负载并根据典型特性曲线建议的 R_S 与电容负载间的关系设置 R_S (图 6-14、图 6-36 或图 6-59)。低寄生电容负载 ($< 5pF$) 不需要 R_S ，因为 OPA4830 会得到额定补偿，从而使用 2pF 的寄生负载运行。随着信号增益的增加 (增加空载相位裕度)，允许没有 R_S 的更高寄生容性负载。如果需要很长的布线，并且可以接受双端接传输线路固有的 6dB 信号损耗，则可以使用微带线或带状线技术来实施阻抗匹配传输线路 (有关微带线和带状线布局技术，请参阅 ECL 设计手册)。电路板上通常不需要 50 Ω 阻抗的环境；实际上，较高阻抗的环

境可以改善失真与负载关系图中所示的失真问题。在电路板上使用连接到 OPA4830 输出端引线的匹配串联电阻器，以及位于目标器件输入端的终端分流电阻器（这些电阻器具有根据电路板材料和引线尺寸定义的特性电路板引线阻抗）。还应注意，端接阻抗是分流电阻和目标器件输入阻抗的并联组合；可以将该总有效阻抗设置为与引线阻抗相匹配。如果不能接受双端接传输线的 6dB 衰减，则只能在源端对长引线进行串联短接。在这种情况下，应将布线视为电容负载，并设置典型特性曲线建议的 R_S 与电容负载间的关系所示的串联电阻器阻值。（图 6-14、图 6-36 或图 6-59）。该配置不能保持信号完整性以及双端接线路。如果目标器件的输入阻抗较低，则由于连接到端接阻抗的串联输出会形成分压器，因此会出现一定程度的信号衰减。

e) 请勿通过插座连接高速器件。由插座引起的额外引线长度和引脚间电容可能会造成非常麻烦的寄生网络，从而几乎不可能实现平稳的频率响应。通过将 OPA4830 直接焊接到电路板上可获得最佳效果。

8.3.1.1 输入和 ESD 保护

OPA4830 采用超高速的辅助双极性工艺制造而成。这些非常小的几何器件的内部结击穿电压相对较低。这些细目反映在绝对最大额定值表中。如图 8-19 所示，所有器件引脚都由连接到电源的内部 ESD 保护二极管进行保护。




图 8-19. 内部 ESD 保护

这些二极管亦会适当保护大于电源电压的输入过驱电压。这些保护二极管通常可支持 30mA 的连续电流。在可能有较高电流的情况下（即在将 $\pm 15V$ 电源部件驱动到 OPA4830 的系统中），可在两个输入端添加限流串联电阻器。应尽可能降低这些电阻器的阻值，因为高阻值会降低噪声性能和频率响应。

9 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发系统的工具和软件。

9.1 器件支持

9.1.1 设计工具

9.1.1.1 演示装置

可用两块印刷电路板 (PCB) 帮助初步评估使用 OPA4830 时的电路性能。免费提供固定装置作为无载 PCB，并随附一份用户指南。该装置的摘要信息如 [表 9-1](#) 所示。

表 9-1. 演示装置

产品	封装	订购号	文献编号
OPA4830IPW	TSSOP-14	DEM-OPA-TSSOP-4A	SBOU017

可在德州仪器 (TI) 网站 (www.ti.com) 上的 OPA4830 产品文件夹下查看演示装置。

9.1.1.2 宏观模型和应用支持

使用 SPICE 对电路性能进行计算机仿真通常是分析 OPA4830 性能和电路设计的快速方法。对于视频和射频放大器电路而言尤其有效，寄生电容和电感会对电路性能产生重大影响。可以通过 TI 网页 (www.ti.com) 获取 OPA4830 的 SPICE 模型。请注意，该模型是应用于 OPA4830 四通道版本的 OPA830 模型。应用部门也可提供设计帮助。这些模型预测了各种工作条件下的典型微小信号交流、瞬态阶跃、直流性能和噪声。这些模型包括数据表电气规格中的噪声项。这些模型不会尝试区分微小信号交流性能中的封装类型。

9.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (May 2008) to Revision B (December 2024)	Page
• 将 ESD 等级中的 CDM 从 1500V 更改为 1000V.....	4
• 更新了所有电气特性以匹配器件性能.....	5

Changes from Revision * (December 2006) to Revision A (May 2008)	Page
• 将绝对最大额定值表中的存储温度范围从 - 40°C 至 +125°C 更改成了 - 65°C 至 +125°C.....	4

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA4830IPW	Obsolete	Production	TSSOP (PW) 14	-	-	Call TI	Call TI	-40 to 85	OPA4830
OPA4830IPWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	OPA4830
OPA4830IPWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	OPA4830
OPA4830IPWR.B	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	OPA4830

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal



Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA4830IPWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
OPA4830IPWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA4830IPWR	TSSOP	PW	14	2000	353.0	353.0	32.0
OPA4830IPWR	TSSOP	PW	14	2000	353.0	353.0	32.0



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT



PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月