


OPA818 2.7GHz、高压、FET 输入、低噪声运算放大器

1 特性

- 高速：
 - 增益带宽积 (GBWP)：2.7GHz
 - 带宽 ($G = 7V/V$)：765MHz
 - 大信号带宽 ($2V_{PP}$)：400MHz
 - 压摆率：1400V/ μs
- 解补偿增益：7V/V 稳定
- 低噪声：
 - 输入电压噪声：2.2nV/ $\sqrt{Hz}$
 - 输入电流噪声：3fA/ $\sqrt{Hz}$ ($f = 10kHz$)
- 输入偏置电流：4pA (典型值)
- 低输入电容：
 - 共模：1.9pF
 - 差分模式：0.5pF
- 低失真 ($G = 7V/V$, $R_L = 1k\Omega$, $V_O = 2V_{PP}$)：
 - 1MHz 时的 HD2、HD3：-104dBc、-108dBc
 - 50MHz 时的 HD2、HD3：-57dBc、-72dBc
- 宽电源电压范围：6V 至 13V
- 输出摆幅：8V_{PP} ($V_S = 10V$)
- 电源电流：27.7mA
- 关断电源电流：27 μA
- 性能提升至 [OPA657](#)

2 应用

- 宽带互阻抗放大器 (TIA)
- 晶圆扫描设备
- 光学通信模块
- 高速数据采集 (DAQ)
- 有源探头
- 光时域反射法 (OTDR)
- 测试和测量前端



- 医学和化学分析器

3 说明

OPA818 是一款解补偿、电压反馈运算放大器，适用于高速和宽动态范围的应用。OPA818 具有低噪声 JFET 输入级，结合了高增益带宽和 6V 至 13V 的宽电源电压范围。快速的转换率 (1400V/ μs) 可提供高速的、大信号带宽和低失真。该放大器使用 TI 专有的高速硅锗 (SiGe) 工艺制造，与其他高速 FET 输入放大器相比，性能得到显著提高。


OPA818 是一款用途极其广泛的宽带 TIA 光电二极管放大器，适用于光学测试和通信设备以及众多医疗、科学和工业仪器。OPA818 展示了 2.7GHz GBWP、低 2.4pF 总输入电容和 2.2nV/ $\sqrt{Hz}$ 输入噪声。OPA818 在 TIA 配置下，以 20k Ω 的 TIA 增益 (R_F) 和 0.5pF 的光电二极管电容 (C_D)，实现了超过 85MHz 的信号带宽，并具有宽输出摆幅。具有皮安级输入偏置电流的低噪声架构也是测试和测量应用的绝佳选择。尽管 OPA818 通常在增益 $\geq 7V/V$ 时保持稳定，但通过应用噪声增益整形技术，其也适用于增益较低的应用。

OPA818 采用 5 引脚 SOT-23 封装和带有裸露散热垫的 8 引脚 WSON 封装。该器件可在 -40°C 至 +85°C 的工业温度范围内正常运行。

封装信息

器件型号 ⁽¹⁾	封装 ⁽²⁾	封装尺寸 ⁽³⁾
OPA818	DRG (WSON, 8)	3mm × 3mm
	DBV (SOT-23, 5)	2.9mm × 2.8mm

- 请参见节 4。
- 有关更多信息，请参见节 11。
- 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



内容

1 特性	1	7.4 器件功能模式	18
2 应用	1	8 应用和实施	19
3 说明	1	8.1 应用信息.....	19
4 器件比较表	2	8.2 典型应用.....	21
5 引脚配置和功能	3	8.3 电源相关建议.....	23
6 规格	4	8.4 布局.....	23
6.1 绝对最大额定值.....	4	9 器件和文档支持	26
6.2 ESD 等级.....	4	9.1 器件支持.....	26
6.3 建议运行条件.....	4	9.2 文档支持.....	26
6.4 热性能信息.....	4	9.3 接收文档更新通知.....	26
6.5 电气特性.....	5	9.4 支持资源.....	26
6.6 典型特性： $V_S = \pm 5V$	8	9.5 商标.....	26
6.7 典型特性： $V_S = 6V$	14	9.6 静电放电警告.....	26
7 详细说明	15	9.7 术语表.....	26
7.1 概述.....	15	10 修订历史记录	26
7.2 功能方框图.....	15	11 机械、封装和可订购信息	27
7.3 特性说明.....	15		

4 器件比较表

器件	V_S (V)	BW (MHz)	输入	压摆率 (V/ μ s)	电压噪声 (nV/ $\sqrt{\text{Hz}}$)	最小稳定增益 (V/V)
OPA818	± 6.5	2700	FET	1400	2.2	7
OPA657	± 5	1600	FET	700	4.8	7
OPA656	± 5	230	FET	290	7	1
OPA659	± 6	350	FET	2550	8.9	1
LMH6629 ⁽¹⁾	± 2.5	800 或 4000	BJT	530 或 1600	0.69	4 或 10
OPA858	± 2.5	5500	CMOS	2000	2.5	7
THS4631	± 15	210	FET	1000	7	1

(1) 引脚可选补偿。

5 引脚配置和功能




图 5-1. DRG 封装，8 引脚带散热焊盘的 WSON (顶视图)




图 5-2. DBV 封装，5 引脚 SOT-23 (顶视图)

表 5-1. 引脚功能

名称	引脚 编号		类型	说明
	DRG (WSON)	DBV (SOT-23)		
FB	2	—	输出	反馈电阻器连接 (可选)
IN -	3	4	输入	反相输入
IN+	4	3	输入	同相输入
NC	6	—	—	无连接 (没有与裸片的内部连接)
OUT	7	1	输出	放大器的输出
PD	1	—	输入	断电 (低电平 = 启用, 高电平 = 禁用)。内部 1MΩ 上拉电阻允许该引脚悬空。
VS -	5	2	电源	负电源
VS+	8	5	电源	正电源
散热焊盘	散热焊盘	—	—	与裸片基板电气隔离, 但 ESD 二极管向下粘合到散热焊盘。建议连接到散热平面, 通常为接地。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_S	电源电压, (V_{S+}) - (V_{S-})		13.5	V
$V_{IN,Diff}$	差分输入电压		± 5	V
V_{CM}	共模输入电压	$V_{S-} - 0.5$	$V_{S-} + 10$	V
V_O	输出电压	$V_{S-} - 0.5$	$V_{S+} + 0.5$	V
I_I	连续输入电流		± 10	mA
I_O	连续输出电流 ⁽²⁾		25	mA
	反馈引脚中的连续电流 ⁽²⁾		13	mA
T_J	结温		125	°C
T_A	自然通风条件下的工作温度	-40	85	°C
T_{stg}	贮存温度	-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 用于电迁移限制的长期连续电流。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准, 所有引脚 ⁽¹⁾	± 2500	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准, 所有引脚 ⁽²⁾	± 1000	

- (1) JEDEC 文档 JEP155 指出：500V HBM 可通过标准 ESD 控制流程实现安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_S	单电源电压	6	10	13	V
T_A	环境温度	-40	25	85	°C

6.4 热性能信息

热指标 ⁽¹⁾		OPA818		单位
		DBV (SOT-23)	DRG (SON)	
		5 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	172	54.6	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	71.1	56.0	°C/W
$R_{\theta JB}$	结至电路板热阻	42.0	27.2	°C/W
Ψ_{JT}	结至顶部特征参数	11.5	1.8	°C/W
Ψ_{JB}	结至电路板特征参数	41.6	27.2	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	11.1	°C/W

- (1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

6.5 电气特性

在 $T_A \cong 25^\circ\text{C}$, $V_{S+} = +5\text{V}$, $V_{S-} = -5\text{V}$, 闭环增益 (G) = 7V/V , 共模电压 (V_{CM}) = $1/2 V_S$, $R_F = 301\ \Omega$, $R_L = 100\ \Omega$ 至 $1/2 V_S$ 的条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
交流性能						
SSBW	小信号带宽	$V_O = 100\text{mV}_{PP}$		765		MHz
		$G = 10$, $V_O = 100\text{mV}_{PP}$		430		
	频率响应峰值			1.4		dB
LSBW	大信号带宽	$V_O = 2\text{V}_{PP}$		400		MHz
GBWP	增益带宽积	$G = 101\text{V/V}$, $V_O = 100\text{mV}_{PP}$, $R_F = 3.01\text{k}\ \Omega$		2700		MHz
	0.1dB 平坦度带宽	$V_O = 100\text{mV}_{PP}$		100		MHz
SR	压摆率 (20% - 80%)	$V_O = 4\text{V}$ 阶跃, 上升和下降		1400		V/ μs
		$V_O = 4\text{V}$ 阶跃, 上升和下降, $G = 10$		1340		
t_r/t_f	上升和下降时间 (10% - 90%)	$V_O = 100\text{mV}$ 阶跃		0.52		ns
t_s	趋稳时间	$V_O = 2\text{V}$ 阶跃, 至 0.1%		5.7		ns
	过冲和下冲	$V_O = 2\text{V}$ 阶跃		7		%
	过驱动恢复时间	$V_O = (V_{S-} - 1\text{V})$ 至 $(V_{S+} + 1\text{V})$		25		ns
HD2	二次谐波失真	$V_O = 2\text{V}_{PP}$	$f = 1\text{MHz}$	-84		dBc
			$f = 10\text{MHz}$	-64		
			$f = 50\text{MHz}$	-52		
			$f = 10\text{MHz}$, $R_L = 1\text{k}\ \Omega$	-71		
HD3	三次谐波失真	$V_O = 2\text{V}_{PP}$	$f = 1\text{MHz}$	-106		dBc
			$F = 10\text{MHz}$, DRG 封装	-99		
			$F = 10\text{MHz}$, DBV 封装	-95		
			$f = 50\text{MHz}$	-74		
			$f = 10\text{MHz}$, $R_L = 1\text{k}\ \Omega$	-82		
e_n	输入电压噪声	$f \geq 150\text{kHz}$		2.2		nV/ $\sqrt{\text{Hz}}$
		$1/f$ 转角频率		15		kHz
i_n	输入电流噪声	$f = 10\text{kHz}$		3		fA/ $\sqrt{\text{Hz}}$
		$f = 1\text{MHz}$		145		
Z_{CL}	闭环输出阻抗	$f = 10\text{MHz}$		0.2		Ω
直流性能						
A_{OL}	开环电压增益	$f = \text{dc}$, $V_O = \pm 2\text{V}$	85	92		dB
V_{OS}	输入偏移电压			± 0.35	± 1.25	mV
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 1.8	
	输入失调电压漂移 ⁽¹⁾	$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		± 3	± 20	$\mu\text{V}/^\circ\text{C}$
I_B	输入偏置电流 ⁽²⁾			± 4	± 25	pA
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			700	
I_{OS}	输入失调电流 ⁽²⁾			± 1	± 25	pA
CMRR	共模抑制比	$f = \text{dc}$, $V_{CM} = \pm 0.5\text{V}$	73	90		dB
		$f = \text{dc}$, $V_{CM} = \pm 0.5\text{V}$, $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	70			
	内部反馈布线电阻	仅限 DRG 封装, 器件关断, OUT 至 FB 引脚电阻	0.8	1.2	1.7	Ω
输入						
	共模输入阻抗			500 1.9		$\text{G}\ \Omega \parallel \text{pF}$

6.5 电气特性 (续)

在 $T_A \cong 25^\circ\text{C}$, $V_{S+} = +5\text{V}$, $V_{S-} = -5\text{V}$, 闭环增益 $(G) = 7\text{V/V}$, 共模电压 $(V_{CM}) = 1/2 V_S$, $R_F = 301\ \Omega$, $R_L = 100\ \Omega$ 至 $1/2 V_S$ 的条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
	差分输入阻抗		500 0.5			G Ω pF
	最大正输入电压 ⁽³⁾		V _{S+} - 3.6	V _{S+} - 3.2		V
	最小负输入电压 ⁽³⁾			V _{S-} - V _{S-} + 0.25		V
	最大正输入电压下的 ΔV _{OS} ⁽⁴⁾	V _{CM} = V _{S+} - 3.6V	±0.03 ±1			mV
		V _{CM} = V _{S+} - 3.6V , T _A = -40°C 至 +85°C	±1.5			
	最小负输入电压下的 ΔV _{OS} ⁽⁴⁾	V _{CM} = V _{S-} + 0.25V	±0.23 ±1			mV
		V _{CM} = V _{S-} + 0.25V , T _A = -40°C 至 +85°C	±1.5			
输出						
V _{OH}	输出电压摆幅高位		V _{S+} - 1.2 V _{S+} - 1			V
		T _A = -40°C 至 +85°C	V _{S+} - 1.3			
		R _L = 1kΩ	V _{S+} - 1 V _{S+} - 0.9			
		R _L = 1kΩ , T _A = - 40°C 至 +85°C	V _{S+} - 1.2			
V _{OL}	输出电压摆幅低位		V _{S-} + 1.2 V _{S-} + 1.33			V
		T _A = -40°C 至 +85°C	V _{S-} + 1.4			
		R _L = 1kΩ	V _{S-} + 1.1 V _{S-} + 1.2			
		R _L = 1kΩ , T _A = - 40°C 至 +85°C	V _{S-} + 1.3			
I _{O_MAX}	线性输出驱动	V _O = ±2.75V , R _L 至 1/2 V _S = 50Ω , [相对于无负载 V _{OS} 的 ΔV _{OS}] ≤ ±1mV	±55			mA
		V _O = ±2.5V , R _L 至 1/2 V _S = 50Ω , [相对于无负载 V _{OS} 的 ΔV _{OS}] ≤ ±1mV , T _A = - 40°C 至 +85°C	±50			
I _{SC}	输出短路电流		±110			mA
电源						
V _S	单电源工作电压范围		6	10	13	V
I _Q	每通道静态电流	无负载	26.5	27.7	29	mA
		无负载、T _A = -40°C 至 +85°C	23		31.5	
	I _Q 漂移	无负载、T _A = -40°C 至 +85°C		42		μA/°C
PSRR+	正电源抑制比	ΔV _{S+} = ±0.25V	75	95		dB
		ΔV _{S+} = ±0.25V , T _A = - 40°C 至 +85°C	70			
PSRR -	负电源抑制比	ΔV _{S-} = ±0.25V	80	94		dB
		ΔV _{S-} = ±0.25V , T _A = - 40°C 至 +85°C	74			
断电						
V _{TH_EN}	启用电压阈值	当 $\overline{\text{PD}} > V_{\text{TH_EN}}$ 且无负载时上电	V _{S+} - 1			V
V _{TH_DIS}	禁用电压阈值	当 $\overline{\text{PD}} < V_{\text{TH_DIS}}$ 且无负载时断电	V _{S+} - 3			V
	断电 I _Q (V _{S+})	无负载		27	40	μA
	$\overline{\text{PD}}$ 引脚偏置电流 ⁽²⁾	无负载 , $\overline{\text{PD}} = V_{\text{S+}}$	-3	-2		μA
		无负载 , $\overline{\text{PD}} = V_{\text{S-}}$		13	20	
	开通延时时间			125		ns

6.5 电气特性 (续)

在 $T_A \cong 25^\circ\text{C}$, $V_{S+} = +5\text{V}$, $V_{S-} = -5\text{V}$, 闭环增益 $(G) = 7\text{V/V}$, 共模电压 $(V_{CM}) = 1/2 V_S$, $R_F = 301\ \Omega$, $R_L = 100\ \Omega$ 至 $1/2 V_S$ 的条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
	关断延时时间			170		ns

- (1) 输入偏移电压漂移和输入偏置电流漂移均为平均值, 计算它们的方法是采用端点处的数据, 计算差值, 然后除以温度范围。
- (2) 流出引脚的电流被视为正电流。 $I_{OS} = I_{B+} - I_{B-}$ 。
- (3) 由最大正/最小负输入电压规格下的 ΔV_{OS} 定义
- (4) $\Delta V_{OS} = |\text{额定 } V_{CM} \text{ 下的 } V_{OS} - 0V \text{ } V_{CM} \text{ 下的 } V_{OS}|$

6.6 典型特性： $V_S = \pm 5V$

在 $T_A \cong 25^\circ\text{C}$, $V_{S+} = +5V$, $V_{S-} = -5V$, 闭环增益 (G) = $7V/V$, $V_{CM} = 1/2 V_S$, $R_F = 301\ \Omega$, $R_L = 100\ \Omega$ 至 $1/2 V_S$, 微小信号 $V_O = 100\text{mV}_{PP}$, 大信号 $V_O = 2V_{PP}$ 条件下测得 (除非另有说明)




图 6-1. 同相小信号频率响应




图 6-2. 反相小信号频率响应




图 6-3. 同相大信号频率响应




图 6-4. 反相大信号频率响应




图 6-5. 增益平坦度与频率间的关系




图 6-6. 不同温度下的非反相微小信号频率响应

6.6 典型特性： $V_S = \pm 5V$ （续）

在 $T_A \approx 25^\circ C$, $V_{S+} = +5V$, $V_{S-} = -5V$, 闭环增益 (G) = $7V/V$, $V_{CM} = 1/2 V_S$, $R_F = 301 \Omega$, $R_L = 100 \Omega$ 至 $1/2 V_S$, 微小信号 $V_O = 100mV_{PP}$, 大信号 $V_O = 2V_{PP}$ 条件下测得 (除非另有说明)




图 6-7. 不同输出摆幅下的非反相频率响应




图 6-8. 不同输出摆幅下的反相频率响应




图 6-9. 不同电压电源下的非反相微小信号频率响应




图 6-10. 不同电压电源下的非反相大信号频率响应




图 6-11. 不同 R_F 下的非反相微小信号频率响应




图 6-12. 共模和电源抑制比与频率间的关系

6.6 典型特性： $V_S = \pm 5V$ （续）

在 $T_A \cong 25^\circ C$, $V_{S+} = +5V$, $V_{S-} = -5V$, 闭环增益 (G) = $7V/V$, $V_{CM} = 1/2 V_S$, $R_F = 301\ \Omega$, $R_L = 100\ \Omega$ 至 $1/2 V_S$, 微小信号 $V_O = 100mV_{PP}$, 大信号 $V_O = 2V_{PP}$ 条件下测得 (除非另有说明)




图 6-13. 不同 R_L 下的谐波失真与频率间的关系




图 6-14. 不同 R_L 下的谐波失真与频率间的关系





图 6-15. 不同 R_L 下的谐波失真与频率间的关系



每个音调 $V_O = 2V_{PP}$, $\pm 100kHz$ 音调间隔

图 6-16. 互调失真与频率间的关系




图 6-17. 不同增益下的谐波失真与频率间的关系




图 6-18. 不同增益下的谐波失真与频率间的关系

6.6 典型特性：V_S = ±5V（续）

在 T_A ≈ 25°C，V_{S+} = +5V，V_{S-} = -5V，闭环增益 (G) = 7V/V，V_{CM} = 1/2 V_S，R_F = 301 Ω，R_L = 100 Ω 至 1/2 V_S，微小信号 V_O = 100mV_{PP}，大信号 V_O = 2V_{PP} 条件下测得（除非另有说明）




图 6-19. 电压噪声密度与频率间的关系




图 6-20. 电流噪声密度与频率间的关系




图 6-21. 开环增益幅度和相位与频率间的关系




图 6-22. 开环和闭环输出阻抗与频率间的关系




图 6-23. 直流开环增益与输出电压间的关系




图 6-24. 输入偏移电压与输出电流间的关系

6.6 典型特性： $V_S = \pm 5V$ （续）

在 $T_A \approx 25^\circ C$, $V_{S+} = +5V$, $V_{S-} = -5V$, 闭环增益 (G) = $7V/V$, $V_{CM} = 1/2 V_S$, $R_F = 301\ \Omega$, $R_L = 100\ \Omega$ 至 $1/2 V_S$, 微小信号 $V_O = 100mV_{PP}$, 大信号 $V_O = 2V_{PP}$ 条件下测得 (除非另有说明)




图 6-25. 小信号脉冲响应




图 6-26. 大信号脉冲响应




图 6-27. 不同温度下的静态电流与电压电源间的关系




图 6-28. 不同温度下的输出电压与输出电流间的关系




图 6-29. 不同温度下的输入失调电压与共模电压间的关系





图 6-30. 不同温度下的输入偏置电流与共模电压间的关系


6.6 典型特性： $V_S = \pm 5V$ （续）

在 $T_A \cong 25^\circ C$ ， $V_{S+} = +5V$ ， $V_{S-} = -5V$ ，闭环增益 $(G) = 7V/V$ ， $V_{CM} = 1/2 V_S$ ， $R_F = 301\ \Omega$ ， $R_L = 100\ \Omega$ 至 $1/2 V_S$ ，微小信号 $V_O = 100mV_{PP}$ ，大信号 $V_O = 2V_{PP}$ 条件下测得（除非另有说明）




35 个器件，相对于 $25^\circ C$ V_{OS} 的增量

图 6-31. 输入失调电压与温度间的关系




每个 V_S 1,000 个器件

图 6-32. 输入失调电压直方图




12 个器件，相对于 $25^\circ C$ I_B 的增量

图 6-33. 输入偏置电流与温度间的关系



1000 个单元

图 6-34. 输入偏置和偏移电流直方图



12 个器件，相对于 $25^\circ C$ I_{OS} 的增量

图 6-35. 输入失调电流与温度间的关系




图 6-36. 输出过驱恢复

6.7 典型特性 : $V_S = 6V$

在 $T_A \approx 25^\circ\text{C}$, $V_{S+} = +4V$, $V_{S-} = -2V$, 闭环增益 (G) = $7V/V$, $V_{CM} = 1/2 V_S$, $R_F = 301\ \Omega$, $R_L = 100\ \Omega$ 至 $1/2 V_S$, 微小信号 $V_O = 100\text{mV}_{PP}$, 大信号 $V_O = 1V_{PP}$ 条件下测得 (除非另有说明)




图 6-37. 同相小信号频率响应




图 6-38. 反相小信号频率响应




图 6-39. 同相大信号频率响应




图 6-40. 反相大信号频率响应



图 6-41. 不同 R_L 下的谐波失真与频率间的关系

图 6-42. 不同增益下的谐波失真与频率间的关系

7 详细说明

7.1 概述

OPA818 是一款采用 13V 电源、增益带宽积 (GBWP) 为 2.7GHz 的电压反馈运算放大器，其具有一个 2.2nV/√Hz 低噪声 JFET 输入级。OPA818 采用解补偿设计，通常在增益 $\geq 7V/V$ 时保持稳定。在高增益应用中，解补偿架构使其能够以较低的静态电流实现极高的 GBWP 和低失真性能，达成有利的权衡。其高压工作能力结合 1400V/μs 的转换率，使其能够处理需要高频信号的宽输出摆幅的应用（在 $V_S = 12V$ 时摆幅可达 10V_{PP}）。此类应用包括光学前端、测试和测量以及医疗系统。具有皮安级偏置电流的低噪声 JFET 输入，使该器件特别适用于高 TIA 增益应用以及测试测量前端。OPA818 还具有断电模式，可禁用核心放大器以节省功耗。

OPA818 采用 TI 专有的高压、高速、互补双极 SiGe 工艺构建。

7.2 功能方框图

OPA818 是一款具有两个高阻抗输入和一个低阻抗输出的传统电压反馈运算放大器。支持标准放大器配置。图 7-1 和图 7-2 展示了两种基本配置。每个配置的直流工作点由参考电压 (V_{REF}) 进行电平位移，在单电源供电运行时，参考电压通常设置为 1/2 V_S 。 V_{REF} 通常在双电源应用中设置为接地。




图 7-1. 同相放大器




图 7-2. 反相放大器

7.3 特性说明

7.3.1 输入和 ESD 保护

OPA818 采用非常高速的互补双极性工艺制成。这些非常小的几何器件的内部结击穿电压相对较低。节 6.1 中反映了这些细项。图 7-3 展示了所有器件引脚如何通过内部 ESD 保护二极管进行保护。

这些二极管还能针对超出电源电压的输入过驱提供适度的保护。保护二极管通常支持 10mA 的连续电流。在可能有较高电流的情况下（例如，在将 $\pm 12V$ 电源器件驱动到 OPA818 的系统中），需添加与两个输入端串联的限流串联电阻器来限制电流。应尽可能降低这些电阻器的电阻值，因为高电阻值会降低噪声性能和频率响应。 V_{IN+} 和 V_{IN-} 之间没有背对背 ESD 二极管。因此， V_{IN+} 和 V_{IN-} 之间的差分输入电压完全被输入 JFET 差分对的 V_{GS} 吸收；不会超过节 6.1 中的额定电压。





图 7-3. 内部 ESD 保护

7.3.2 反馈引脚

对于高速模拟设计，要从高速放大器（如 OPA818）获得出色性能，尽可能减小寄生电容和电感至关重要。寄生效应在反馈路径和反相输入端尤其会产生不利影响。寄生效应会导致反馈中出现有害的极点和零点，从而导致相位裕度减少或运行不稳定。用于校正此相位裕度减小的技术通常会导致应用带宽减少。为了防止系统工程师做出这些折衷选择，并且为了简化印刷电路板 (PCB) 布局，OPA818 在反相输入引脚 (IN-) 的同一侧有一个反馈 (FB) 引脚。图 7-4 显示了此配置如何支持在 FB 和 IN- 引脚之间实现极短的反馈电阻器 (R_F) 连接，从而尽可能减轻寄生效应，同时尽可能减少 PCB 设计工作量。在内部，FB 引脚通过器件上的金属布线连接到 VOUT。由于此连接采用固定的金属尺寸，FB 引脚的载流能力受限；因此，对于连续运行，请遵循节 6.1。



图 7-4. FB 和 IN - 引脚之间的 R_F 连接

7.3.3 具有宽增益带宽积的解补偿架构

图 7-5 显示了 OPA818 的开环增益和相位响应。在 A_{OL} 幅度图的 20dB/十倍频程恒定斜率区域测量运算放大器的 GBWP。OPA818 的 60dB 开环增益沿该 20dB/十倍频程斜率运行，相应的频率截距为 2.7MHz。将 60dB 转换为线性单位 (1,000V/V)，并与 2.7MHz 频率截距相乘，得出 OPA818 的 GBWP 为 2.7GHz。 A_{OL} 波特图显示， A_{OL} 响应中的第二个极点发生在 A_{OL} 幅度降至低于 0dB (1V/V) 之前。此结果表明在 0dB A_{OL} 时相位变化大于 180°，表明放大器在 1V/V 的增益下无法保持稳定。OPA818 等非单位增益稳定放大器称为解补偿放大器。与静态电流相当的单位增益稳定放大器相比，解补偿架构通常能实现更高的 GBWP、更高的转换率和更低的噪声。解补偿放大器的另一个优势是，在静态电流与单位增益稳定放大器相当时，它能在高增益应用的高频段提供更好的失真性能。

在传统增益电路中，OPA818 在噪声增益为 7V/V (16.9dB) 或更高时是稳定的 (参阅图 7-1 和图 7-2)。在 7V/V 的噪声增益下，OPA818 具有 790MHz SSBW，相位裕度约为 50°。

高 GBWP 以及低电压和电流噪声使 OPA818 成为中至高互阻抗增益应用的宽带的理想放大器选择。50kΩ 或更高的互阻抗增益受益于低电流噪声 JFET 输入。在典型的互阻抗放大器 (TIA) 电路中 (另请参阅图 8-2)，不需要单位增益稳定放大器。在低频时，TIA 的噪声增益为 0dB (1V/V)；而在高频时，噪声增益由总输入电容 (C_{TOT}) 与反馈电容 (C_F) 之比设定。为了尽可能增加 TIA 闭环带宽，反馈电容通常小于总输入电容。该配置导致总输入电容与反馈电容之比大于 1，这是 TIA 在较高频率下的最终噪声增益。博客系列[跨阻放大器须知 - 第 1 部分](#)和[跨阻放大器须知 - 第 2 部分](#)更详细地介绍了 TIA 补偿技术。



7.3.4 低输入电容

在 TIA 应用中，要最大化信噪比 (SNR)，通常有两个主要考虑因素：最大化 TIA 闭环带宽和最小化总输出噪声。TIA 电路的总输入电容 (C_{TOT}) 会与互阻抗增益 (反馈电阻 R_F) 共同作用，在频率 $1/(2\pi R_F C_{TOT})$ 处形成一个噪声增益零点。对于固定的 R_F ， C_{TOT} 越大，该零点频率越低，从而增大低频段的噪声增益。与较低的 C_{TOT} 相比，这种配置会导致等效闭环带宽降低，总输出噪声增大。OPA818 具有低输入电容 (共模与差模总和为 2.4pF)。OPA818 还能在低总输出噪声下提供高闭环带宽，或者支持灵活地为 TIA 应用选择电容相对较高的光电二极管。 C_{TOT} 包括放大器的输入电容、光电二极管电容和反相输入端的 PCB 寄生电容。

7.4 器件功能模式

7.4.1 双电源运行 (+4/-2V 至 ±6.5V)

在典型的双电源运行模式下，电源轨之间的中点为地。在对称电源电压大于或等于 $\pm 4V$ 的情况下，地作为双电源配置的中点对于 OPA818 是有效的工作条件。这种配置便于将 OPA818 与常见的实验室设备（如信号发生器、网络分析仪、示波器和频谱分析仪）连接，因为这些设备的输入和输出通常以地为基准。但是，当使用低于 $\pm 4V$ 的双电源电压时，必须确保不会超出输入共模电压范围。请注意，OPA818 的典型输入共模范围从 V_{S-} 延伸至 V_{S+} 以下 3.2V 的位置。例如，使用 $\pm 3V$ 电源时，根据额定的最大输入共模范围，需确保信号的输入共模电压通常在比 V_{S+} 低 3.2V 至比 V_{S+} 低 3.6V 的范围内。使用 $\pm 3V$ 电源时，输入共模范围不包括地。如果输入信号以地为中点，将导致器件工作异常。为了防止出现此问题，请使用 +4/-2V 电源。

7.4.2 6V 至 13V 单电源供电运行

许多新系统使用单电源来提高效率和降低额外电源的成本。OPA818 针对双电源配置设计。但是，只要输入和输出偏置在器件的线性工作范围内，使用单电源供电同样可保持性能不变。若要将电路从双电源改为单电源，需通过基准电压 V_{REF} 将所有电压电平移位至 $1/2 V_S$ 。当工作电压低于 8V 时，还需特别注意确保输入共模范围未违反要求。将放大器配置为单电源运行的优势之一是，由于负电源轨接地，-PSRR 的影响大幅降低。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

8.1.1 宽带、非反相运行

OPA818 将高 GBWP、低输入电压噪声和经修整的 JFET 输入级的直流精度独特地组合在一起，可为电压反馈放大器提供极高的输入阻抗。2.7GHz 的高 GBWP 用于以高增益提供高信号带宽，或者扩展光电二极管-互阻抗应用中可达到的带宽或增益。要完全发挥 OPA818 的性能，需要特别注意印刷电路板 (PCB) 布局和元件选择；另请参阅本数据表的以下部分。

图 8-1 显示了用作大多数典型特性： $V_S = \pm 5V$ 曲线的基础的 $+7V/V$ 电路非反相增益。大多数曲线使用具有 50Ω 驱动阻抗的信号源和可提供 50Ω 负载阻抗的测量设备进行特性测试。如图 8-1 所示， V_{IN} 端子上的 49.9Ω 分流电阻器与测试发生器的源阻抗相匹配，而 V_O 端子上的 49.9Ω 串联电阻器为测量设备负载提供匹配电阻器。通常，数据表电压摆幅规格在输出引脚（图 8-1 中的 V_O ）处测得；而输出功率规格在匹配的 50Ω 负载处测得。对于图 8-1 所示电路，输出端的 100Ω 总负载与反馈网络的 350Ω 总负载相结合，对 OPA818 呈现出 78Ω 的有效输出负载。




图 8-1. 同相 $G = +7V/V$ 配置和测试电路

与电流反馈产品不同，电压反馈运算放大器会使用各种电阻器值来设置增益。为了保持图 8-1 的非反相电压放大器的受控频率响应，需要确保 $R_F \parallel R_G$ 的并联组合小于 50Ω 。在非反相配置中， $R_F \parallel R_G$ 的并联组合形成一个极点，其中寄生输入电容位于 OPA818 的反相节点（包括布局寄生电容）。为了获得出色性能，需要将该极点设置为大于 OPA818 的闭环带宽的频率。

8.1.2 使用 OPA818 的宽带、互阻抗设计

凭借其高 GBWP、低输入电压与电流噪声以及低输入电容，OPA818 设计针对宽带、低噪声互阻抗应用进行了优化。高电压功能可实现更高的电源电压灵活性以及更宽的输出电压摆幅。图 8-2 显示了典型光电二极管放大器电路的示例电路。通常，在 TIA 应用中会对光电二极管进行反向偏置，这样图 8-2 所示电路中的光电二极管电流会流入运算放大器反馈环路，从而导致输出电压随着光电二极管电流的增加而在 V_{REF} 基础上降低。在此类配置中，根据应用需求， V_{REF} 可以偏置到更接近 V_{S+} 的位置，以实现所需的输出摆幅。使用 V_{REF} 偏置时，请勿违反输入共模范围要求。

决定电路闭环带宽 f_{-3dB} 的关键设计元素如下：

1. 运算放大器 GBWP
2. 跨阻增益 R_F
3. 总输入电容 C_{TOT} ，包括光电二极管电容、放大器的输入电容（共模和差分电容）以及 PCB 寄生电容




图 8-2. 宽带、低噪声、跨阻放大器

方程式 1 展示了为实现巴特沃兹响应，上述三个元件之间的关系。

$$f_{-3dB} = \sqrt{\frac{GBWP}{2\pi R_F C_{TOT}}} \quad (1)$$

反馈电阻 R_F 和总输入电容 C_{TOT} 会在噪声增益中产生零点，如果不进行补偿，会导致不稳定。为了抵消零点的影响，通过添加反馈电容器 C_F ，在噪声增益中插入一个极点。高速放大器跨阻注意事项应用报告讨论了理论和公式，展示了如何针对特定增益和输入电容补偿跨阻放大器。Excel™ 计算器提供了应用报告中的带宽和补偿公式。跨阻放大器须知 - 第 1 部分中提供了指向该计算器的链接。关于如何使用电压 V_{REF1} 和 V_{REF2} 来更大限度扩展 TIA 前端动态范围（参阅高速光学前端）的详细信息，请参阅更大限度扩展模拟 TIA 前端的动态范围应用手册。

8.2 典型应用

8.2.1 高带宽 100k Ω 增益互阻抗设计

高 GBWP 以及低输入电压和电流噪声使 OPA818 成为中至高互阻抗增益应用的宽带互阻抗放大器的理想选择。




图 8-3. 宽带、高灵敏度跨阻放大器

8.2.1.1 设计要求

根据 表 8-1 中所示的设计要求，设计高带宽和高互阻抗增益放大器。

表 8-1. 设计要求

目标带宽 (MHz)	互阻抗增益 (k Ω)	光电二极管电容 (pF)
24	100	5

8.2.1.2 详细设计过程

对于需要由具有相对较高互阻抗增益的大面积检测器提供高带宽的设计，将受益于 OPA818 的低输入电压噪声。这种输入电压噪声会在二极管源极电容的作用下随频率升高而增强，并且在许多情况下会成为输入灵敏度的限制因素。图 8-3 显示了具有 节 8.2.1.1 中所定义参数的互阻抗电路。要使用 [互阻抗放大器须知 - 第 1 部分](#) 中提供的 Excel 计算器来帮助选择元件，需要确定总输入电容 C_{TOT} 。在该计算器中， C_{TOT} 被称为 C_{IN} 。 C_{TOT} 是 C_D 、 C_{DIFF} 和 C_{CM} 之和，为 7.4pF。使用该 C_{TOT} 值、24MHz 的目标闭环带宽 (f_{-3dB}) 以及 100k Ω 的互阻抗增益进行计算，结果表明需要一个 GBWP 约为 2.68GHz、反馈电容 (C_F) 为 0.092pF 的放大器。表 8-2 显示了计算器的结果。这些结果对应的是一个巴特沃兹响应，其 $Q = 0.707$ ，相位裕度约为 65°，相当于过冲 4.3%。

表 8-2. 在 TIA 计算器中输入设计参数的结果

计算器 II		
闭环 TIA 带宽 (f_{-3dB})	24.00	MHz
反馈电阻 (R_F)	100	k Ω
输入电容 (C_{IN})	7.40	pF
运算放大器增益带宽积 (GBWP)	2678.14	MHz
反馈电容 (C_F)	0.092	pF

鉴于 OPA818 具有 2.7GHz GBWP，它是满足设计要求的绝佳选择。计算得出的元件结果在实际中面临一个挑战：如何实现 0.092pF 电容器。如此小的电容器可以通过使用由 C_1 、 C_2 和 C_T 构成的 T 型电容网络来实现（请参阅图 8-3）。T 型网络的等效电容 C_{EQ} 由 [方程式 2](#) 给出：



$$C_{EQ} = \frac{C_1 \times C_2}{C_1 + C_2 + C_T} \quad (2)$$

该 T 型网络通过 C_1 和 C_T 构成从输入到输出的电容衰减器，并通过 C_2 和 C_T 构成从输出到输入的电容衰减器。由于 C_T 的值高于 C_1 或 C_2 ， C_1 只能“看到”输出信号的一小部分。此网络导致通过 C_1 提供给输入端的分流电流大幅减小，减小分流电流的效果等效于小得多的电容器的行为。在固定频率下，较小的电容器具有较高的阻抗，因此电流减小。需保持从输入到输出以及相反方向具有相同的衰减水平。要为 T 型网络找到合适的电容值，可为电容器 C_1 和 C_2 任意选择一个较低但在实际中可实现且相等的值，设定 $C_{EQ} = C_{TOT}$ ，然后使用方程式 3 得出可调电容 C_T 的值。图 8-3 中的电容器 C_1 、 C_2 和 C_T 的值就是通过此过程确定的。

$$C_{EQ} = \frac{C_1 \times C_2 - (C_1 + C_2) \times C_{EQ}}{C_{EQ}} \quad (3)$$

图 8-4 显示了图 8-3 中电路的 TINA-TI™ 仿真软件闭环带宽响应。该电路设计目标为 $f_{-3dB} = 24\text{MHz}$ ，仿真得到的闭环 3dB 频率为 24.6MHz，增益峰值约为 0.1dB。在 TINA-TI 软件中进行仿真时，OPA818 TINA-TI 软件模型可对不在外部添加的输入共模和差分电容器进行建模。图 8-5 展示了 TIA 电路的噪声仿真。左侧 Y 轴显示的是输出参考电压噪声。右侧次级 Y 轴显示的是输入参考电流噪声，它本质上是输出参考电压噪声除以 100k 的互阻抗增益。仿真结果相当准确，因为 OPA818 TINA-TI 软件模型精确建模了放大器的电压和电流噪声性能。平坦带内的输出电压噪声为 $41\text{nV}/\sqrt{\text{Hz}}$ ，这相当于 $0.41\text{pA}/\sqrt{\text{Hz}}$ 的输入参考电流噪声。在放大器噪声增益为 1V/V 的相对低频区域，噪声主要由 $100\text{k}\Omega$ 电阻器的热噪声主导（27°C 时为 $40.7\text{nV}/\sqrt{\text{Hz}}$ ）。在超过由 R_F 和 C_{TOT} 形成的零点之后的中频段，放大器的噪声增益会放大其自身的电压噪声。从该频率开始，放大器噪声开始成为主要的噪声贡献者，之后在频率超过闭环 3dB 带宽时，输出噪声开始滚降。观察积分均方根 (RMS) 噪声会发现，中频噪声可能是一个重要的贡献因素。因此，应使用像 OPA818 这样的 $2.2\text{nV}/\sqrt{\text{Hz}}$ 低噪声放大器，以最大限度降低系统中的总 RMS。

8.2.1.3 应用曲线



8.2.2 2V/V 非反相增益

当使用传统反馈网络时，OPA818 通常在噪声增益大于 7V/V 的配置下保持稳定。通过在反馈路径和输入端之间使用电容器，OPA818 也可配置来在低于 7V/V 的噪声增益下工作。这种配置可在较低频率下维持所需增益，并在较高频率下提升噪声增益，从而使放大器保持稳定。在图 8-6 中的配置 (a) 中，通过使用电容器和电阻器来对噪声增益整形，为 OPA818 配置了 2V/V 的增益，实现了约 51° 的相位裕度，这与图 8-6 中的传统 7V/V 配置 (b) 达到的相位裕度非常接近。

在增益低于最小稳定增益的情况下使用解补偿放大器（如 OPA818）的主要优势在于，设计人员能够以比同类单位增益稳定架构更低的功耗水平，利用其低噪声和低失真性能。图 8-6 中的微小信号频率响应显示，对于图 8-8 中的 2V/V 增益配置 (a)，其在超过 100MHz 的频率下具有平坦的交流性能；与 7V/V 的最小稳定增益配置相比，

更低增益配置下的输出参考总噪声也更低（在 100MHz 处为 64nV/√Hz；另请参阅图 8-8 与配置 (b) 的 166nV/√Hz 的比较）。减小 10pF 的输入电容器可以使系统获得更高的闭环带宽，但代价是峰值增加和相位裕度降低。通过尽可能缩短布线长度并移除布线下方的平面以及连接到反相输入的元件来实现低电容布局，对于更大限度地减小寄生电容至关重要（请参阅布局指南）。反相输入端上小至 1pF 至 2pF 的寄生电容也需要调整噪声整形元件的值，才能获得平坦的频率响应和所需的相位裕度。图 8-6 中的配置未考虑此寄生电容，但在实际应用中需予以考虑。通常 45° 的相位裕度是可以接受的，但为了给元件、PCB 和工艺公差留出容差，不建议低于 40°。有关解补偿架构优势的详细信息，请参阅使用解补偿运算放大器提升性能。




图 8-6. 2V/V 和 7V/V 非反相增益配置




图 8-7. 图 8-6 的 2V/V 和 7V/V 增益配置的微小信号频率响应




图 8-8. 图 8-6 的 2V/V 和 7V/V 增益配置的输出噪声

8.3 电源相关建议

OPA818 适用于在 6V (+4/- 2V) 至 12V (±6V) 的电源电压范围内运行。OPA818 支持单电源和双电源，以及平衡和非平衡双极电源。在低于 8V 的电源电压下运行时，1/2 V_S 可以在放大器的输入共模范围外。在这些电源条件下，共模电压必须适当偏置以实现线性运行。因此，在较低电源电压下运行会限制 JFET 输入级的可用输入电压范围。12V 单电源供电有很多优势。在负电源接地的情况下，由 -PSRR 项造成的直流误差会降到极低。通常，交流性能在 12-V 工作电压下略有改善，而电源电流的增加量则微乎其微。

8.4 布局

8.4.1 布局指南

为了使用 OPA818 等高频放大器实现优化的性能，需要特别注意电路板布局的寄生效应和外部元件类型。可帮助优化性能的建议包括：

1. 尽可能减小所有信号 I/O 引脚的连接到任何交流接地端的寄生电容。输出和反相输入引脚上的寄生电容可能会导致不稳定。在非反相输入端，寄生电容可能与源阻抗相互作用，造成意外的频带限制。接地和电源金属平面

- 充当电容器的一个极板，而信号布线金属充当另一个极板（由 PCB 电介质隔开）。为了减少此类有害电容，建议在所有接地和电源平面上的信号 I/O 引脚周围和下方设置一个平面切口。否则，请让电路板上其他位置的接地平面和电源平面完好无损。将放大器配置为 TIA 时，如果所需的反馈电容器小于 0.15pF，请考虑使用两个串联电阻器，每个电阻器的值均为反馈环路中单个电阻器值的一半，以便尽可能减小电阻器的寄生电容。
- 2. 应尽可能减小从电源引脚到高频去耦电容器之间的距离（小于 0.25 英寸）。**使用额定电压至少比放大器最大电源电压大三倍的高质量 100pF 至 0.1μF，C0G 和 NPO 型去耦电容器。该要求可在放大器的整个增益带宽参数范围内为电源引脚提供一条低阻抗路径。在器件引脚上，不要将接地平面和电源平面布局到靠近信号 I/O 引脚。避免电源布线和接地布线过于狭窄，以便尽可能减小引脚和去耦电容器之间的电感。电源连接应始终与这些电容器解耦。在电源引脚上使用较大的（2.2μF 至 6.8μF）去耦电容器，这类电容在低频时更为有效。将这些大电容器放置在离器件稍远的地方，并在 PCB 同一区域的多个器件之间共享这些电容器。
 - 3. 谨慎选择和放置外部元件有助于保持 OPA818 的高频性能。**使用低电抗电阻器。表面贴装式电阻器最适合，并可实现更紧密的总体布局。金属膜和碳成分的轴向引线电阻器也提供良好的高频性能。同样，尽可能缩短引线和 PCB 布线。切勿在高频应用中使用绕线式电阻器。由于输出引脚和反相输入引脚对寄生电容极为敏感，所以需始终分别将反馈电阻器和串联输出电阻器（如有）尽可能靠近反相输入和输出引脚放置。将其他网络组件（例如同相输入终端电阻器）放置在封装附近。即使很小的寄生电容对外部电阻器进行分流，过高的电阻值也可能产生明显的时间常数，从而降低性能。当 OPA818 配置为传统的电压放大器时，应尽可能降低电阻值，并满足负载驱动注意事项的要求。降低电阻值能有效减小寄生电容的影响，并降低电阻器噪声项。但是，由于反馈网络（非反相配置中的 $R_F + R_G$ 和反相配置中的 R_F ）作为放大器的负载，较低的电阻值会增加动态功耗并加重输出级的有效负载。对于互阻抗应用（请参阅图 8-2），需根据应用需求选用反馈电阻器，同时设置反馈补偿电容时必须综合考虑反相节点上的所有寄生电容。
 - 4. 对于 OPA818 等高压器件，散热至关重要。**为了获得良好的散热效果，连接到散热平面的散热焊盘最好与 OPA818 位于同一层，或者如果散热平面位于另一层，则通过尽可能多的过孔进行连接。在高环境温度下工作时，至少需在 OPA818 同层设置一个散热平面，并通过宽金属面直接连接散热焊盘以确保良好导热。如果有多个散热平面可用，应通过多个过孔将其相互连接以进一步改善导热。
 - 5. 请勿插入 OPA818 等高速器件。**由插座引起的额外引线长度和引脚间电容可能会造成非常麻烦的寄生网络，使实现平稳的频率响应变得几乎不可能。通过将 OPA818 焊接到电路板上，可获得出色效果。

8.4.1.1 散热注意事项

OPA818 在大多数应用中不需要散热或气流。允许的最高结温决定了允许的最大内部功率耗散，如下一段所述。不要超出 105°C 的最高结温。

工作结温 (T_J) 由 $T_A + P_D \times R_{\theta JA}$ 算出。总内部功率耗散 (P_D) 是静态功耗 (P_{DQ}) 和输出级中用于提供负载功率的额外功耗 (P_{DL}) 的总和。静态功耗就是指定的空载电源电流乘以整个器件的总电源电压。 P_{DL} 取决于输出信号和负载。对于接地的阻性负载，当输出固定在任一电源电压的 1/2（对于平衡双极电源）处时， P_{DL} 将具有最大值。在此条件下， $P_{DL} = V_S^2 / (4 \times R_L)$ ，其中的 R_L 包括反馈网络负载。

请注意，这是输出级中的功耗，而不是决定了内部功率耗散的负载中的功耗。

以最坏情况为例，使用在 85°C 最高额定环境温度下运行并驱动 100Ω 接地负载的图 8-1 所示电路中的 OPA818 计算最大 T_J 。

$$P_D = 10V \times 27.7mA + 5^2 / (4 \times (100\Omega \parallel 350.9\Omega)) \approx 357mW$$

$$\text{最大 } T_J = 85^\circ\text{C} + (0.357W \times 54.6^\circ\text{C/W}) = 104.5^\circ\text{C}.$$

在图 8-1 所示电路中，所有实际场景都能够在较低的内部功率和结温下运行。

8.4.2 布局示例




图 8-9. 布局建议

将 OPA818 配置为互阻抗放大器时必须格外小心，以尽可能减小雪崩光电二极管 (APD) 与放大器之间的电感。始终将光电二极管与放大器放置在 PCB 的同一侧。将放大器和 APD 放置在 PCB 的相对侧会增加由过孔电感引起的寄生效应。APD 封装可能非常大，往往需要将 APD 放置在比理想情况下距离放大器更远的位置。两个器件之间增加的距离会导致 APD 和运算放大器反馈网络之间的电感增加（另请参阅方程式 4）。电感增加不利于解补偿放大器的稳定性，因为此放大器会将 APD 电容与噪声增益传递函数隔离。使用方程式 4 计算噪声增益。反馈网络之间增加的 PCB 布线电感会增大方程式 4 中的分母，从而降低噪声增益和相位裕度。在 TO 罐状封装中使用引线式 APD 的情况下，应通过尽可能缩短 TO 罐状封装的引线来进一步减小电感。此外，如果应用允许，可考虑在 PCB 上对光电二极管进行边缘安装，而不是通过孔进行安装。

要改进图 8-10 中的布局，请遵循图 8-11 中的相关指南。要遵循的两个关键规则是：

- 在尽可能靠近放大器反相输入的位置添加隔离电阻器 R_{ISO} 。选择 R_{ISO} 的值，该值介于 $10\ \Omega$ 和 $20\ \Omega$ 之间。电阻器可抑制由布线电感和放大器内部电容引起的潜在谐振。
- 闭合反馈元件 (R_F 和 C_F) 之间的环路，并使 R_{ISO} 尽可能靠近 APD 引脚。这种配置可确保布局更平衡，并减少 APD 和反馈网络之间的电感隔离。

$$\text{Noise Gain} = \left(1 + \frac{Z_F}{Z_{\text{IN}}}\right) \quad (4)$$

其中，

- Z_F 是反馈网络的总阻抗
- Z_{IN} 是输入网络的总阻抗




图 8-10. 非理想 TIA 布局




图 8-11. 改进的 TIA 布局

9 器件和文档支持

9.1 器件支持

9.1.1 开发支持

- 德州仪器 (TI), [宽带宽光学前端参考设计](#)

9.2 文档支持

9.2.1 相关文档

如要查看相关文件, 请参阅以下内容:

- 德州仪器 (TI), [OPA817EVM 用户指南](#)
- 德州仪器 (TI), [高速放大器跨阻注意事项应用报告](#)
- 德州仪器 (TI), [更大限度扩展模拟 TIA 前端的动态范围技术简介](#)
- 德州仪器 (TI), [跨阻放大器须知 - 第 1 部分](#)
- 德州仪器 (TI), [跨阻放大器须知 - 第 2 部分](#)
- 德州仪器 (TI), [培训视频: 如何设计跨阻放大器电路](#)
- 德州仪器 (TI), [培训视频: 高速跨阻放大器设计流程](#)

9.3 接收文档更新通知

要接收文档更新通知, 请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册, 即可每周接收产品信息更改摘要。有关更改的详细信息, 请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料, 可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题, 获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范, 并且不一定反映 TI 的观点; 请参阅 TI 的 [使用条款](#)。

9.5 商标

Excel™ is a trademark of Microsoft Corporation.

TINA-TI™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序, 可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级, 大至整个器件故障。精密的集成电路可能更容易受到损坏, 这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注: 以前版本的页码可能与当前版本的页码不同

Changes from Revision A (March 2020) to Revision B (December 2025)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 添加了 DBV 封装 (SOT-23 , 5) 和相关内容作为量产数据.....	1
• 添加了 DBV 封装的谐波失真.....	5

Changes from Revision * (May 2019) to Revision A (March 2020)

Page

- 将文档状态从 *预告信息* 更改为 *量产数据* **1**
-

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA818DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	-	SN	Level-1-260C-UNLIM	-40 to 125	O818
OPA818DBVT	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	-	SN	Level-1-260C-UNLIM	-40 to 125	O818
OPA818DRGR	Active	Production	SON (DRG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA818
OPA818DRGR.B	Active	Production	SON (DRG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA818
OPA818DRGRG4	Active	Production	SON (DRG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA818
OPA818DRGRG4.B	Active	Production	SON (DRG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA818
OPA818DRGT	Active	Production	SON (DRG) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA818
OPA818DRGT.B	Active	Production	SON (DRG) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA818

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA818DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
OPA818DBVT	SOT-23	DBV	5	250	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
OPA818IDRGR	SON	DRG	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
OPA818IDRGRG4	SON	DRG	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
OPA818IDRGT	SON	DRG	8	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA818DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
OPA818DBVT	SOT-23	DBV	5	250	210.0	185.0	35.0
OPA818IDRGR	SON	DRG	8	3000	360.0	360.0	36.0
OPA818IDRGRG4	SON	DRG	8	3000	367.0	367.0	35.0
OPA818IDRGT	SON	DRG	8	250	210.0	185.0	35.0

DBV0005A**PACKAGE OUTLINE****SOT-23 - 1.45 mm max height**

SMALL OUTLINE TRANSISTOR

**NOTES:**


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


DRG 8

WSON - 0.8 mm max height

3 x 3, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4225794/A




WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



DIMENSION A	
OPTION 01	(0.1)
OPTION 02	(0.2)



4218886/A 01/2020


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


DRG0008B

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218886/A 01/2020

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRG0008B

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
82% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218886/A 01/2020

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月