

SN65HVD888 总线极性借助 IEC-ESD 保护校正 RS-485 收发器

1 特性

- 超出 EIA-485 标准的要求
- 总线极性校正时间在 76ms (t_{FS}) 内
- 数据速率：300bps 至 250kbps
- 支持两种配置：
 - 仅失效防护电阻器
 - 失效防护和差分端接电阻器
- 一条总线上最多 256 个节点 (1/8 单位负载)
- SOIC-8 封装，可实现向后兼容
- 总线引脚保护：
 - $\pm 16\text{kV}$ HBM 保护
 - $\pm 12\text{kV}$ IEC61000-4-2 接触放电
 - +4kV IEC61000-4-4 快速瞬态突发

2 应用

- 电子计量网络
- 工业自动化
- HVAC 系统
- DMX512 网络
- 过程控制
- 电池供电型应用
- 运动控制
- 电信设备

3 说明

SN65HVD888 是一款具有自动总线极性校正和瞬态保护功能的低功耗 RS-485 收发器。热插拔时，该器件会在总线空闲的前 76ms 内检测和校正总线极性。片上瞬态保护功能可保护器件免受 IEC61000 ESD 和 EFT 瞬态的影响。该器件具有稳健可靠的驱动器和接收器，适用于要求严苛的工业应用。总线引脚可在静电放电 (ESD) 事件期间稳健工作，提供高级的人体放电模式 (HBM) 保护、气隙放电和接触放电规格。


该器件将一个差分驱动器和一个差分接收器组合在一起，这两个器件由一个 5V 单电源供电一起运行。驱动器差分输出和接收器差分输入在内部进行连接，形成适用于半双工 (双线总线) 通信的总线端口。该器件具有宽共模电压范围，因此适合长线缆运行上的多点应用。SN65HVD888 采用 SOIC-8 封装，特征温度范围为 -40°C 至 125°C 。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
SN65HVD888	SOIC (8)	4.9mm × 6mm

(1) 有关所有可用封装，请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。




具有极性校正功能 (POLCOR) 的典型网络应用



内容

1 特性	1	7.2 功能方框图.....	11
2 应用	1	7.3 特性说明.....	11
3 说明	1	7.4 器件功能模式.....	13
4 引脚配置和功能	3	8 应用和实施	15
5 规格	4	8.1 应用信息.....	15
5.1 绝对最大额定值.....	4	8.2 典型应用.....	21
5.2 ESD 等级：JEDEC 规格.....	4	8.3 电源相关建议.....	22
5.3 ESD 等级：IEC 规格.....	4	8.4 布局.....	22
5.4 建议运行条件.....	5	9 器件和文档支持	24
5.5 热性能信息.....	5	9.1 器件支持.....	24
5.6 电气特性.....	6	9.2 接收文档更新通知.....	24
5.7 功率耗散特性.....	7	9.3 支持资源.....	24
5.8 开关特性.....	7	9.4 商标.....	24
5.9 典型特性.....	8	9.5 静电放电警告.....	24
6 参数测量信息	9	9.6 术语表.....	24
7 详细说明	11	10 修订历史记录	24
7.1 概述.....	11	11 机械、封装和可订购信息	25

4 引脚配置和功能



**图 4-1. D 封装，8 引脚 SOIC
(顶视图)**

表 4-1. 引脚功能

引脚		I/O	说明
名称	编号		
A	6	总线输入/输出	驱动器输出或接收器输入 (与 B 互补)
B	7	总线输入/输出	驱动器输出或接收器输入 (与 A 互补)
D	4	数字输入	驱动器数据输入
DE	3	数字输入	驱动器使能, 高电平有效
GND	5	基准电位	本地器件接地
R	1	数字输出	接收数据输出
RE	2	数字输入	接收器使能, 低电平有效
V _{CC}	8	电源	4.5V 至 5.5V 电源

5 规格

5.1 绝对最大额定值

(请参阅⁽¹⁾)

		最小值	最大值	单位
V _{CC}	电源电压	-0.5	7	V
	任意逻辑引脚处的输入电压	-0.3	5.7	V
	电压输入, 瞬态脉冲 (A 和 B) 通过 100 Ω	-100	100	V
	A 或 B 输入上的电压范围	-18	18	V
	接收器输出电流	-24	24	mA
	持续总功率耗散	请参阅 (热性能信息) 表		
T _J	结温		170	°C
T _{STG}	贮存温度	-65	150	°C

(1) 应力超出绝对最大额定值下面列出的值时可能会对器件造成永久损坏。这些仅为应力额定值, 并不表明器件在这些条件下或在 [节 5.4](#) 以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

5.2 ESD 等级 : JEDEC 规格

		值	单位
V _(ESD)	静电放电		
	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±8000	V
	充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±1500	
	机器模型 (MM)	±100	

(1) JEDEC 文档 JEP155 指出: 500V HBM 可通过标准 ESD 控制流程实现安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 能够在标准 ESD 控制流程下安全生产。

5.3 ESD 等级 : IEC 规格

		值	单位
V _(ESD)	静电放电		
	IEC 61000-4-2 ESD (接触放电), 总线端子和 GND	±12000	V
	IEC 61000-4-4 EFT (快速瞬态或突发), 总线端子和 GND	±4000	
	IEC 60749-26 ESD (HBM), 总线端子和 GND	±16000	

5.4 建议运行条件

		最小值	标称值	最大值	单位
V_{CC}	电源电压	4.5	5	5.5	V
V_{ID}	差分输入电压	-12		12	V
V_I	任何总线端子上的输入电压 (独立或共模) ⁽¹⁾	-7		12	V
V_{IH}	高电平输入电压 (驱动器、驱动器启用和接收器启用输入)	2		V_{CC}	V
V_{IL}	低电平输入电压 (驱动器、驱动器启用和接收器启用输入)	0		0.8	V
I_O	输出电流	驱动器		60	mA
		接收器		8	
C_L	差分负载电容		50		pF
R_L	差分负载电阻		60		Ω
$1/t_{UI}$	信令速率	0.3		250	kbps
T_J	结温	-40		150	$^{\circ}\text{C}$
T_A ⁽²⁾	自然通风条件下的工作温度 (有关更多信息, 请参阅 § 5.5)	-40		125	$^{\circ}\text{C}$

- (1) 本数据表采用将最小正值 (最大负值) 指定为最小值的代数约定。
(2) 内部 (结温) 温度额定值高达 150 $^{\circ}\text{C}$ 。每个应用都应考虑由于内部功率耗散引起的自热。最大结温受内部热关断 (TSD) 电路的限制, 当结温达到 170 $^{\circ}\text{C}$ 时, 该电路会禁用驱动器输出。

5.5 热性能信息

热指标 ⁽¹⁾		SN65HVD888	单位
		D (SOIC)	
		8 引脚	
$R_{\theta JA}$	结至环境热阻	116.1	$^{\circ}\text{C}/\text{W}$
$R_{\theta JC(\text{top})}$	结至外壳 (顶部) 热阻	60.8	$^{\circ}\text{C}/\text{W}$
$R_{\theta JB}$	结至电路板热阻	57.1	$^{\circ}\text{C}/\text{W}$
ψ_{JT}	结至顶部特征参数	13.9	$^{\circ}\text{C}/\text{W}$
ψ_{JB}	结至电路板特征参数	56.5	$^{\circ}\text{C}/\text{W}$

- (1) 有关新旧热指标的更多信息, 请参阅《半导体和 IC 封装热指标》应用报告 [SPRA953](#)。

5.6 电气特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
$ V_{OD} $ 驱动器差分输出电压幅度	RL = 60 Ω ，每个输出端 375 Ω ，电压范围从 -7V 到 +12V	1.5	2.5		V
	RL = 54 Ω (RS-485)	1.5	2.5		
	RL = 100 Ω (RS-422)	2	3		
$\Delta V_{OD} $ 驱动器差分输出电压幅度的改变	RL = 54 Ω ，CL = 50pF	-0.2	0	0.2	V
$V_{OC(SS)}$ 稳定状态共模输出电压	两个 27 Ω 负载电阻器的中心	1	$V_{CC}/2$	3	V
ΔV_{OC} 差分驱动器共模输出电压的变化	两个 27 Ω 负载电阻器的中心	-0.2	0	0.2	mV
$V_{OC(PP)}$ 峰峰值驱动器共模输出电压	两个 27 Ω 负载电阻器的中心		850		mV
C_{OD} 差分输出电容			8		pF
V_{IT+} 正向接收器差分输入电压阈值			35	100	mV
V_{IT-} 负向接收器差分输入电压阈值		-100	-35		mV
$V_{HYS}^{(1)}$ 接收器差分输入电压阈值迟滞 ($V_{IT+} - V_{IT-}$)		40	60		mV
V_{OH} 接收器高电平输出电压	$I_{OH} = -8mA$	2.4	$V_{CC} - 0.3$		V
V_{OL} 接收器低电平输出电压	$I_{OL} = 8mA$		0.2	0.4	V
I_I 驱动器输入、驱动器使能和接收器使能输入电流		-2		2	μA
I_{OZ} 接收器高阻抗输出电流	VO = 0V 或 VCC， $\overline{RE}$ 为 VCC	-10		10	μA
$ I_{OS} $ 驱动器短路输出电流	$ I_{OS} $ ， V_A 或 V_B 电压范围为 -7V 至 +12V			150	mA
I_I 总线输入电流（驱动器已禁用）	$V_{CC} = 4.5V$ 至 $5.5V$ 或 $V_{CC} = 0V$ ，DE 为 0V	$V_I = 12V$ $V_I = -7V$	75 -100	125 -40	μA
I_{CC} 电源电流（静态） -40°C 至 85°C	驱动器和接收器已启用	DE = V_{CC} ， RE = GND， 无负载	750	900	μA
	驱动器被启用，接收器被禁用	DE = V_{CC} ， RE = V_{CC} ， 无负载		650	
	驱动器被禁用，接收器被启用	DE = GND， RE = GND， 无负载		750	
	驱动器和接收器被禁用	DE = GND， D = GND RE = VCC， 无负载	0.4	5	
I_{CC} 电源电流（静态） -40°C 至 125°C	驱动器和接收器已启用	DE = V_{CC} ， RE = GND， 无负载	750	990	μA
	驱动器被启用，接收器被禁用	DE = V_{CC} ， RE = V_{CC} ， 无负载		715	
	驱动器被禁用，接收器被启用	DE = GND， RE = GND， 无负载		825	
电源电流（动态）	请参阅 图 5-3				

(1) 在任何特定条件下， V_{IT+} 被指定为至少比 V_{IT-} 高 V_{HYS} 。

5.7 功率耗散特性

参数		测试条件	值	单位
PD	功率耗散 驱动器和接收器已启用， $V_{CC} = 5.5V$ ， $T_J = 150^{\circ}C$ 50% 方波占空比信号，信令速率为 250kbps：	未终止	$R_L = 300\ \Omega$ ， $C_L = 50pF$ (驱动器)	164
		RS-422 负载	$R_L = 100\ \Omega$ ， $C_L = 50pF$ (驱动器)	247
		RS-485 负载	$R_L = 54\ \Omega$ ， $C_L = 50pF$ (驱动器)	316

5.8 开关特性

3.3ms > 位时间 > 4 μs (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
驱动器							
t _r , t _f	驱动器差分输出上升和下降时间	RL = 54 Ω , CL = 50pF	请参阅 图 6-3	400	700	1200	ns
t _{PHL} , t _{PLH}	驱动器传播延迟	RL = 54 Ω , CL = 50pF	请参阅 图 6-3	90	700	1000	ns
t _{SK(P)}	驱动器脉冲偏差, t _{PHL} - t _{PLH}	RL = 54 Ω , CL = 50pF	请参阅 图 6-3		25	200	ns
t _{PHZ} , t _{PLZ}	驱动器禁用时间		请参阅图 6-4 和图 6-5		50	500	ns
t _{PHZ} , t _{PLZ}	驱动器启用时间	接收器启用	请参阅图 6-4 和图 6-5		500	1000	ns
		接收器被禁用	请参阅图 6-4 和图 6-5		3	9	μs
接收器							
t _r , t _f	接收器输出上升和下降时间	CL = 15pF	请参阅 图 6-6		18	30	ns
t _{PHL} , t _{PLH}	接收器传播延迟时间	CL = 15pF	请参阅 图 6-6		85	195	ns
t _{SK(P)}	接收器脉冲偏差, t _{PHL} - t _{PLH}	CL = 15pF	请参阅 图 6-6		1	15	ns
t _{PHZ} , t _{PLZ}	接收器禁用时间				50	500	
t _{PZL(1)} 、 t _{PZH(1)} 、t _{PZL(2)} 、 t _{PZH(2)}	接收器启用时间	驱动器已启用	请参阅 图 6-7		20	130	ns
		驱动器被禁用	请参阅 图 6-8		2	8	μs
t _{FS}	总线失效防护时间	驱动器被禁用	请参阅 图 6-9	44	58	76	ms

5.9 典型特性




图 5-1. 驱动器输出电压与驱动器输出电流之间的关系




图 5-2. 驱动器差分输出电压与驱动器输出电流间的关系




图 5-3. 电源电流与信号速率间的关系

6 参数测量信息

驱动器




图 6-1. 具有共模负载的驱动器差分输出电压的测量




图 6-2. 具有 RS-485 负载的驱动器差分 and 共模输出的测量




图 6-3. 驱动差分输出上升和下降时间以及传播延迟的测量




图 6-4. 具有高电平有效输出和下拉负载的驱动器启用和禁用时间的测量




图 6-5. 具有低电平有效输出和上拉负载的驱动器启用和禁用时间的测量

接收器




图 6-6. 接收器输出上升和下降时间以及传播延迟的测量




图 6-7. 驱动器已启用情况下接收器启用和禁用时间的测量




图 6-8. 驱动器被禁用情况下接收器启用时间的测量





图 6-9. 驱动器被禁用情况下接收器极性校正时间的测量

7 详细说明

7.1 概述

SN65HVD888 器件是一款半双工 RS-485 收发器，适用于通过受控阻抗传输介质（例如双绞线电缆）以高达 250kbps 的速率进行数据传输。该器件具备高级内部瞬态保护功能，因此可承受高达 12kV 的 ESD 冲击（符合 IEC 61000-4-2 标准）和高达 4kV 的 EFT 瞬态（符合 IEC 61000-4-4 标准），而不会造成损坏。由于该器件的总线输入电流较低，因此最多可容纳 256 个 SN65HVD82 单元共用一条通用 RS-485 总线。该器件具备自动极性校正功能，可在启动时检测总线接线错误，然后在需要时交换总线的 A 部分和 B 部分。

7.2 功能方框图



Copyright © 2018, Texas Instruments Incorporated

7.3 特性说明

7.3.1 低功耗待机模式

当驱动器和接收器都被禁用（DE = 低电平且 RE = 高电平）时，该器件进入待机模式。如果使能输入仅在短时间（例如小于 100ns）内处于禁用状态，则该器件不会进入待机模式，从而防止 SN65HVD888 在驱动器或接收器使能过程中进入待机模式。只有当使能输入保持在禁用状态的时间达到 300ns 或更长时间时，该器件才会进入低功耗待机模式。在此模式下，大多数内部电路会断电，稳定状态的电源电流通常小于 400nA。当重新启用驱动器或接收器时，内部电路会变为激活状态。在 V_{CC} 上电期间，如果器件设置为驱动器和接收器禁用模式，由于电容充电效应，该器件可能会消耗超过 5μA 的 I_{CC} 禁用电流。这种情况仅在 V_{CC} 上电期间发生。

7.3.2 总线极性校正

SN65HVD888 自动校正由跨线故障引起的总线信号极性错误。要检测总线极性，必须满足以下所有三个条件：

- 失效防护网络（通常位于控制器节点处）必须定义总线的信号极性
- 外设节点必须使能接收器并禁用驱动器（RE = DE = 低电平）
- 总线必须在失效防护时间（t_{FS-max}）内空闲

失效防护时间过后，极性校正完成并同时应用于接收和发送通道。总线极性的状态被锁存在收发器中，并为后续的数据传输而保持。

备注

数据流持续时间超过 t_{FS-min} 的连续 0 或 1 可能会意外触发错误的极性校正，因此必须避免。

图 7-1 显示控制器节点与外设节点之间简单的点对点数据链路。由于具有失效防护偏置网络的控制器节点决定总线上的信号极性，因此不带极性校正功能的 RS-485 收发器（例如 SN65HVD82）即可满足要求。所有其他总线节点（通常用作外设）都需要具有极性校正功能的 SN65HVD888 收发器。




图 7-1. 具有跨线故障的点对点数据链路

在启动数据传输之前，控制器收发器必须空闲一段时间，该时间应超过外设收发器的最大失效防护时间 t_{FS-max} 。此空闲时间通过将方向控制线路 DIR 驱动为低电平来实现。经过一段时间 ($t > t_{FS-max}$) 后，控制器开始传输数据。

由于控制器和外设之间存在指示的跨线故障，因此外设节点接收到极性相反的总线信号。假设外设节点刚刚连接到总线，方向控制引脚在上电期间被下拉，然后由外设 MCU 有效驱动为低电平。极性校正在外设电源建立后立即开始，并在大约 44ms 至 76ms 后结束。




图 7-2. 数据传输之前的极性校正时序

最初，外设接收器假定对输入端已应用正确的总线极性，因此不会执行极性反转。由于总线失效防护电压的极性反转，外设接收器 R_S 的输出变为低电平。经过 t_{FS} 时间后，接收器检测到错误的总线极性，内部 POLCOR 逻辑将反转输入信号， R_S 变为高电平。

此时，具有反转极性的所有传入总线数据都在收发器内进行极性校正。由于极性校正也应用于发送路径，因此外设 MCU 发送的数据通过 POLCOR 逻辑进行反转，然后馈送到驱动器。

总线中的跨线故障再次反转来自外设 MCU 的反转数据，并在控制器端重新建立正确的总线极性。

每次器件上电并检测到错误的总线极性时，都会重复此过程。

7.4 器件功能模式

表 7-1. 驱动器引脚功能

输入	ENABLE	输出		说明
D	DE	A	B	
正常模式				
H	H	H	L	有效驱动总线高电平
L	H	L	H	有效驱动总线低电平
X	L	Z	Z	驱动器被禁用
X	断开	Z	Z	默认情况下，驱动器被禁用
断开	H	H	L	有效驱动总线高电平
极性校正模式 ⁽¹⁾				
H	H	L	H	有效驱动总线低电平
L	H	H	L	有效驱动总线高电平
X	L	Z	Z	驱动器被禁用
X	断开	Z	Z	默认情况下，驱动器被禁用
断开	H	L	H	有效驱动总线低电平

(1) 当 $V_{ID} < V_{IT-}$ 且 $t > t_{FS}$ 且 DE = 低电平时，将进入极性校正模式。当 $\overline{RE}$ 从低电平变为高电平时，此状态将锁存。

表 7-2. 接收器引脚功能

差分输入	ENABLE	输出	说明
$V_{ID} = V_A - V_B$	RE	R	
正常模式			
$V_{IT+} < V_{ID}$	L	H	接收有效总线高电平
$V_{IT-} < V_{ID} < V_{IT+}$	L	?	待定总线状态
$V_{ID} < V_{IT-}$	L	L	接收有效总线低电平
X	H	Z	接收器被禁用
X	断开	Z	接收器被禁用
开路、短路和空闲总线	L	?	待定总线状态
极性校正模式 ⁽¹⁾			
$V_{IT+} < V_{ID}$	L	L	接收有效总线低电平
$V_{IT-} < V_{ID} < V_{IT+}$	L	?	待定总线状态
$V_{ID} < V_{IT-}$	L	H	接收极性校正的总线高电平
X	H	Z	接收器被禁用
X	断开	Z	接收器被禁用

表 7-2. 接收器引脚功能 (续)

差分输入	ENABLE	输出	说明
$V_{ID} = V_A - V_B$	$\overline{RE}$	R	
开路、短路和空闲总线	L	?	待定总线状态

(1) 当 $V_{ID} < V_{IT}$ 且 $t > t_{FS}$ 且 $\overline{DE}$ = 低电平时, 将进入极性校正模式。当 $\overline{RE}$ 从低电平变为高电平时, 此状态将锁存。




图 7-3. 等效输入和输出原理图

8 应用和实施


备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

8.1 应用信息

8.1.1 器件配置

SN65HVD888 是一款半双工 RS-485 收发器，由 $5V \pm 10\%$ 单电源供电运行。驱动器和接收器使能引脚允许配置不同的工作模式。



Copyright © 2018, Texas Instruments Incorporated

图 8-1. 收发器配置

使用独立的使能线路可提供更灵活的控制，因为这些线路允许驱动器和接收器单独打开和关闭。虽然此配置需要两条控制线，但它允许选择性地侦听总线流量，无论驾驶员是否在传输数据。只有此配置才允许 SN65HVD888 进入低功耗待机模式，因为它可以同时禁用驱动器和接收器。

组合使能信号可形成单向控制信号，从而简化与控制器的连接。因此，当方向控制线为高电平时，收发器配置为驱动器，而当方向控制线为低电平时，该器件作为接收器运行。

将接收器使能接地，仅控制驱动器使能输入也只使用一条控制线。在此配置中，节点不仅在总线上接收其他节点发送的数据，还接收总线上自己发送的数据，从而使节点能够验证传输的数据是否正确。

8.1.2 总线设计

RS-485 总线包含多个并联到总线电缆的收发器。为了消除传输线反射，每个电缆末端都使用一个端接电阻器 R_T 进行端接，其值与电缆的特征阻抗 Z_0 相匹配。这种方法称为并行端接，允许在较长的电缆长度上实现相对较高的数据速率。

常用的电缆为非屏蔽双绞线 (UTP)，例如 $Z_0 = 100\ \Omega$ 的低成本 CAT-5 电缆和 $Z_0 = 120\ \Omega$ 的 RS-485 电缆。典型的电缆线规为 AWG 22 和 AWG 24。

最大总线长度通常为 4000ft 或 1200m，表示 AWG 24 电缆的长度，其电缆电阻接近端接电阻值，从而将总线信号衰减至原值的一半 (6dB)。实际的最大可用电缆长度取决于信令速率、电缆特性和环境条件。

表 8-1. 具有失效防护网络和总线端接的 VID

V _{CC}	R _L 差分端接	R _{FS} 上拉	R _{FS} 下拉	V _{ID}
5V	54 Ω	560 Ω	560 Ω	230mV
		1K Ω	1K Ω	131mV
		4.7K Ω	4.7K Ω	29mV
		10K Ω	10K Ω	13mV

必须使用外部失效防护电阻器网络，以确保在空闲总线状态期间实现失效防护运行。当总线未被有效驱动时，差分接收器输入可能悬空，从而使接收器输出呈现为随机输出。适当的失效防护网络会强制接收器输入超过 V_{IT} 阈值，从而强制 SN65HVD888 接收器输出进入失效防护（高电平）状态。表 8-1 展示具有 54 Ω 差分总线端接的各种失效防护网络的差分输入电压 (V_{ID})。

8.1.3 电缆长度与数据速率

数据速率与电缆长度成反比关系，即数据速率越高，电缆长度越短；反之，数据速率越低，电缆长度越长。虽然大多数 RS-485 系统使用介于 10kbps 和 100kbps 之间的数据速率，但即使在 4000ft 或更远距离，电子计量等应用通常也以高达 250kbps 的速率运行。通过允许高达 5% 或 10% 的小信号抖动，可以实现更长的距离。




图 8-2. 电缆长度与数据速率特性间的关系

8.1.4 桩线长度

将节点连接到总线时，收发器输入和电缆干线之间的距离（称为桩线）应尽可能短。之所以选择短距离，是因为桩线代表一段无端接的总线线路，如果距离过长，可能会引入反射。作为通用指南，桩线的电气长度或往返延迟应小于驱动器上升时间的十分之一，由此得出最大的物理桩线长度，如方程式 1 所示。

$$L_{\text{Stub}} \leq 0.1 \times t_r \times v \times c \quad (1)$$

其中

- t_r 是驱动器上升时间的 10/90
- c 是光速 ($3 \times 10^8 \text{m/s}$ 或 $9.8 \times 10^8 \text{ft/s}$)
- v 是电缆的信号速度 ($v = 78\%$) 或走线 ($v = 45\%$) 的信号速度，以 c 的系数表示

根据方程式 1，最短上升时间为 400ns，方程式 2 显示 SN65HVD888 的最大电缆桩线长度。

$$L_{\text{Stub}} \leq 0.1 \times 400 \times 10^{-9} \times 3 \times 10^8 \times 0.78 = 9.4 \text{ m (or 30.6 ft)} \quad (2)$$




图 8-3. 桩线长度

8.1.5.3 至 5V 接口

将 SN65HVD888 连接到 3V 控制器非常简单。由于收发器的 5V 逻辑输入接受 3V 输入信号，因此其可直接连接到控制器 I/O。但是，5V 接收器输出 R 必须通过肖特基二极管和 10k 电阻器进行电平转换，才能连接到控制器输入（请参阅图 8-4）。当 R 为高电平时，二极管会反向偏置，控制器电源电势位于控制器 RxD 输入端。当 R 为低电平时，二极管正向偏置并导通。在这种情况下，只有 0.2V 的二极管正向电压位于控制器 RxD 输入端。




图 8-4. 3-V 至 5-V 接口

8.1.6 噪声抗扰度


标准 RS-485 收发器的输入灵敏度为 $\pm 200\text{mV}$ 。当差分输入电压 V_{ID} 大于 $+200\text{mV}$ 时，接收器输出变为高电平；当 $V_{ID} < -200\text{mV}$ 时，接收器输出低电平。

SN65HVD888 收发器通过提供 35mV 的典型正向输入阈值和 40mV 的最小迟滞，可实现高接收器抗噪性能。因此，在有噪声的输入条件下，可能存在高达 40mV_{PP} 的差分噪声电压，而不会导致接收器输出状态从高电平变为低电平。

8.1.7 瞬态保护

SN65HVD888 收发器系列的总线端子包括针对 $\pm 16\text{kV}$ HBM 和 $\pm 12\text{kV}$ IEC61000-4-2 接触放电的片上 ESD 保护功能。国际电工委员会 (IEC) ESD 测试远比 HBM ESD 测试严格得多。IEC 模型的充电电容 C_S 高出 50%，放电电阻 R_D 低出 78%，所产生的放电电流明显高于 HBM 模型。

如 IEC 61000-4-2 标准中所述，接触放电是首选的瞬态保护测试方法。尽管 IEC 气隙测试的可重复性低于接触测试，但可以根据接触放电测试结果推断出气隙放电保护等级。



Copyright © 2016, Texas Instruments Incorporated

图 8-5. HBM 模型和 IEC-ESD 模型的电流比较 (括号中为 HBM 值)

IEC ESD 保护的片上实现可显著提高设备的稳健性。人体接触连接器和电缆时,会发生常见的放电事件。设计人员可以选择针对持续时间较长的瞬变(通常称为浪涌瞬变)实施保护。图 6-9 建议采用两种电路设计,除了 ESD 和电气快速瞬态(EFT)外,还可提供针对短时和长时浪涌瞬态保护。表 8-2 列出外部保护器件的物料清单。

EFT 通常是由继电器触点回跳或电感负载中断引起的。浪涌瞬态通常由雷击(直接雷击或感应电压和电流的间接雷击)或电力系统切换(包括负载变化和短路切换)引起。这些瞬变通常发生在工业环境中,例如工厂自动化和电网系统。

图 8-6 将 EFT 和浪涌瞬态的脉冲功率与 IEC ESD 瞬态功率进行了比较。在图 8-6 左侧的图表中,左下角微小的蓝色脉冲代表 10kV ESD 瞬态的功率,其数值已远低于显著更高的 EFT 功率峰值,更远不及 500V 浪涌瞬态的功率。这种类型的瞬态功率非常适合工业和过程自动化中的工厂环境。图 8-6 右侧的图表将 6kV 浪涌瞬态(最可能在发电和电网系统的电子计量应用中发生)的巨大功率与上述 500V 浪涌瞬态进行比较。

备注

脉冲功率的单位从 kW 变为 MW, 因此 500V 浪涌瞬态的功率几乎超出量程范围。




图 8-6. ESD、EFT 和浪涌瞬态的功耗比较

在浪涌瞬态情形中,高能量内容表现为脉冲持续时间长和脉冲功率衰减缓慢

转储到收发器内部保护单元的瞬态电能被转化为热能。这种热能会加热保护单元，使其彻底损毁，最终损坏收发器。图 8-7 显示了单个 ESD、EFT 和浪涌瞬态以及合规性测试期间常用的 EFT 脉冲序列的瞬态能量差异很大。




图 8-7. 瞬态能量的比较

表 8-2. 物料清单

器件	功能	订货编号	制造商
收发器	5V、250kbps RS-485 收发器	SN65HVD888	TI
R1、R2	10 Ω 防脉冲厚膜电阻器	CRCW0603010RJNEAHP	Vishay
TVS	双向 400W 瞬态抑制器	CDSOT23-SM712	Bourns
TBU1、TBU2	双向。	TBU-CA-065-200-WH	Bourns
MOV1、MOV2	200mA 瞬态阻断单元 200V，金属氧化物压敏电阻	MOV-10D201K	Bourns

1. 请参阅[第三方产品免责声明](#)。





图 8-8. 针对 ESD、EFT 和浪涌瞬态的瞬态保护

图 8-8 中所示的左侧电路可提供 $\geq 500\text{V}$ 瞬态的浪涌保护，而右侧保护电路可承受 5kV 浪涌瞬态。

8.2 典型应用

许多 RS-485 网络都使用隔离式总线节点，以防止产生意外的接地环路及其对信号完整性的破坏性影响。隔离式总线节点通常包括一个微控制器，该微控制器通过多通道数字隔离器连接到总线收发器（图 8-9）。



A. 请参阅表 8-2。

图 8-9. 具有瞬态保护功能的隔离式总线节点

8.2.1 设计要求

示例应用：具有瞬态保护功能的隔离式总线节点

- 符合 RS-485 标准的总线接口（在满载条件下需要至少 1.5V 的差分信号振幅：基本上是连接的最大节点数和具有双 120Ω 端接的情况）。
- 信号线和电源线均采用电气隔离。
- 能够承受高达 12kV 的 ESD 瞬态（符合 IEC 61000-4-2 标准）和高达 4kV 的 EFT（符合 IEC 61000-4-4 标准）。
- 完全控制总线上的数据流，以防止争用（适用于半双工通信）。

8.2.2 详细设计过程

电源隔离通过使用推挽式变压器驱动器 SN6501 和低成本 LDO TLV70733 来实现。

信号隔离使用四路数字隔离器 ISO7241。请注意，使能输入（EN1 和 EN2）均通过 4.7kΩ 电阻器上拉，以限制瞬态事件期间的输入电流。

虽然瞬态保护与图 8-8 中的类似（左侧电路），但额外的高压电容器会将瞬态能量从悬空的 RS-485 共用端进一步转移到保护性接地端 (PE)。这种分流很有必要，因为总线上的噪声瞬态通常称为接地电位。

R_{VH} 指高压电阻，在某些应用中甚至是压敏电阻。该电阻用于防止在正常运行期间将悬空接地端充电至危险电位。

如果预计快速瞬态可能会将 C_{HV} 充电至高电位,有时会使用压敏电阻代替电阻以快速放电 C_{HV} 。

请注意，PE 岛表示 PCB 上的铜岛，用于在电源单元 (PSU) 入口处提供将该岛连接到 PE 接地端的短粗接地线。

在使用机箱的设备设计中，PE 连接通常由机箱本身提供。通常 PE 导体在一端连接到机箱，而高压组件 C_{HV} 和 R_{HV} 在另一端连接到机箱。

8.2.3 应用曲线




图 8-10. SN65HVD888 D 输入 (顶部)、差分输出 (中间) 和 R 输出 (底部)，250kbps 运行，PRBS 数据模式

8.3 电源相关建议

为确保在所有数据速率和电源电压下可靠运行，应使用 100nF 陶瓷电容对各个电源进行去耦，该电容的位置应尽可能靠近电源引脚。这样有助于减少开关模式电源输出中出现的电源电压波纹，并且有助于补偿 PCB 电源层的电阻和电感。

8.4 布局

8.4.1 布局指南

8.4.1.1 瞬态保护的设计和布局注意事项

因为 ESD 和 EFT 瞬态的频率带宽较宽 (大约 3MHz 至 3GHz)，因此在 PCB 设计过程中必须应用高频布局技术。

为确保 PCB 设计成功，首先考虑从保护电路的设计入手。

1. 将保护电路放置在靠近总线连接器的位置，以防止噪声瞬变穿透电路板。
2. 使用 V_{CC} 和接地层来提供低电感。请注意，高频电流会选择电感最小的路径，而非阻抗最小的路径。
3. 将保护元件设计成信号路径的方向。不得将瞬态电流从信号路径强行转移至保护器件。
4. 尽可能靠近电路板上收发器、UART 和控制器 IC 的 V_{CC} 引脚放置 100nF 至 220nF 的旁路电容器。
5. 当旁路电容器和保护器件连接 V_{CC} 和接地端时，应至少使用两个过孔以最大限度地减小有效过孔电感。

6. 为使能线路使用 1k 至 10k 的上拉或下拉电阻器，从而在瞬态事件期间限制这些线路中的噪声电流。
7. 如果 TVS 钳位电压高于收发器总线端子的规定最大电压，则在 A 和 B 总线线路中插入防脉冲电阻器。这些电阻器可限制进入收发器的剩余钳位电流并防止其锁存。
 - 虽然纯 TVS 保护足以应对高达 1kV 的浪涌瞬态，但更高的瞬态需要金属氧化物压敏电阻 (MOV) 将瞬态降低到几百伏的钳位电压，而瞬态阻断单元 (TBU) 将瞬态电流限制在 200mA 左右。

8.4.2 布局示例




图 8-11. SN65HVD888 布局示例

9 器件和文档支持

9.1 器件支持

9.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

9.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击右上角的 *提醒我* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision C (January 2018) to Revision D (September 2025)	Page
• 将所有实际提到的旧术语更改为控制器和外设。.....	1
• 删除了 图 7-3 R 输出中的 1K 电阻器.....	13

Changes from Revision B (June 2017) to Revision C (January 2018)	Page
• 将“器件信息”表更改为 <i>封装信息</i> 表.....	1
• 将 3.3V _{ISO} 更改为：“5V _{ISO} ”（在 图 8-9 中）.....	21

Changes from Revision A (September 2015) to Revision B (June 2017)	Page
• 将文本从“特征温度范围为 - 40°C 至 85°C”更改为“特征温度范围为 - 40°C 至 125°C” (说明中)	1
• 将 T _A 最大值从 : 85°C 更改为 : 125°C (建议运行条件表中)	5
• 更改了电气特性表中 I _{CC} 显示的值, 温度范围为 - 40°C 至 85°C 和 - 40°C 至 125°C.....	6

Changes from Revision * (July 2013) to Revision A (September 2015)	Page
• 添加了引脚配置和功能部分、ESD 等级表、特性说明部分、器件功能模式、应用和实施部分、电源相关建议部分、布局部分、器件和文档支持部分, 以及机械、封装和可订购信息部分.....	1
• 将 JEDEC 标准 22 测试方法 A114 (HBM) 从 ±4kV 更改为 ±8kV。	4
• 将 JEDEC 标准 22 测试方法 A115 (机器模型) 从 ±100V 更改为 ±200V。	4
• 将“D 和 RE 输入”电路更改为图 7-3 的“DE 输入”电路.....	13

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更, 恕不另行通知, 且不会对此文档进行修订。有关此数据表的浏览器版本, 请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN65HVD888D	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HVD888
SN65HVD888D.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HVD888
SN65HVD888D.B	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HVD888
SN65HVD888DR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HVD888
SN65HVD888DR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HVD888
SN65HVD888DR.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HVD888

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN65HVD888DR	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN65HVD888DR	SOIC	D	8	2500	353.0	353.0	32.0

TUBE



*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
SN65HVD888D	D	SOIC	8	75	507	8	3940	4.32
SN65HVD888D.A	D	SOIC	8	75	507	8	3940	4.32
SN65HVD888D.B	D	SOIC	8	75	507	8	3940	4.32

D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月