

## SNx4HC02 四路双输入正或非门

### 1 特性

- 缓冲输入
- 宽工作电压范围：2V 至 6V
- 宽工作温度范围：  
- 40°C 至 +85°C
- 支持多达 10 个 LSTTL 负载的扇出
- 与 LSTTL 逻辑 IC 相比，可显著降低功耗

### 2 应用

- 警报/篡改检测电路
- S-R 锁存器

### 3 说明


此器件包含四个独立的双输入或非门。每个逻辑门以正逻辑执行布尔函数

$$Y = A + B。$$

#### 器件信息

器件型号	封装 <sup>(1)</sup>	本体尺寸 (标称值)
SN74HC02D	SOIC (14)	8.65mm × 3.90mm
SN74HC02DB	SSOP (14)	6.20mm × 5.30mm
SN74HC02N	PDIP (14)	19.30mm × 6.40mm
SN74HC02NS	SO (14)	10.20mm × 5.30mm
SN74HC02PW	TSSOP (14)	5.00mm × 4.40mm
SN54HC02J	CDIP (14)	19.94mm × 7.62mm
SN54HC02W	CDIP (14)	9.20mm × 6.29mm
SN54HC02FK	LCCC (20)	8.89mm × 8.89mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



器件功能引脚排列



## 内容

<b>1 特性</b> .....	1	8.2 功能方框图	9
<b>2 应用</b> .....	1	8.3 平衡 CMOS 推挽式输出	9
<b>3 说明</b> .....	1	8.4 标准 CMOS 输入	9
<b>4 修订历史记录</b> .....	2	8.5 钳位二极管结构	10
<b>5 引脚配置和功能</b> .....	3	8.6 器件功能模式	10
引脚功能	3	<b>9 应用和实施</b> .....	11
<b>6 规格</b> .....	4	9.1 应用信息	11
6.1 绝对最大额定值	4	9.2 典型应用	11
6.2 ESD 等级	4	<b>10 电源相关建议</b> .....	13
6.3 建议运行条件	4	<b>11 布局</b> .....	13
6.4 热性能信息	5	11.1 布局指南	13
6.5 电气特性 - 商用 (74xx)	5	11.2 布局示例	13
6.6 电气特性 - 军用 (54xx)	5	<b>12 器件和文档支持</b> .....	14
6.7 开关特性 - 商用 (74xx)	6	12.1 文档支持	14
6.8 开关特性 - 军用 (54xx)	6	12.2 接收文档更新通知	14
6.9 工作特性	6	12.3 支持资源	14
6.10 典型特性	6	12.4 商标	14
<b>7 参数测量信息</b> .....	8	12.5 静电放电警告	14
<b>8 详细说明</b> .....	9	12.6 术语表	14
8.1 概述	9	<b>13 机械、封装和可订购信息</b> .....	15

## 4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

### Changes from Revision F (April 2015) to Revision G (December 2020) Page

• 更新至全新的数据表标准	1
• 通篇更新了表格、图和交叉参考的编号格式	1

### Changes from Revision E (August 2003) to Revision F (April 2015) Page

• 添加了 ESD 等级表、特性说明部分、器件功能模式、应用和实施部分、电源相关建议部分、布局部分、器件和文档支持部分以及机械、封装和可订购信息部分	1
• 删除了订购信息	1

## 5 引脚配置和功能




图 5-1. D、DB、N、NS、PW、J 或 W 封装  
14 引脚 SOIC、SSOP、PDIP、SO、TSSOP、CDIP  
或 CFP  
顶视图




图 5-2. FK 封装  
20 引脚 LCCC  
俯视图

## 引脚功能

名称	引脚		I/O	说明
	D、DB、N、NS、PW、J 或 W	FK		
1Y	1	2	输出	通道 1，输出 Y
1A	2	3	输入	通道 1，输入 A
1B	3	4	输入	通道 1，输入 B
2Y	4	6	输出	通道 2，输出 Y
2A	5	8	输入	通道 2，输入 A
2B	6	9	输入	通道 2，输入 B
GND	7	10	—	地
3A	8	12	输入	通道 3，输入 A
3B	9	13	输入	通道 3，输入 B
3Y	10	14	输出	通道 3，输出 Y
4A	11	16	输入	通道 4，输入 A
4B	12	18	输入	通道 4，输入 B
4Y	13	19	输出	通道 4，输出 Y
V <sub>CC</sub>	14	20	—	正电源
NC		1、5、7、11、15、17	—	无内部连接

## 6 规格

### 6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) <sup>(1)</sup>

		最小值	最大值	单位
$V_{CC}$	电源电压	-0.5	7	V
$I_{IK}$	输入钳位电流 <sup>(2)</sup>	$V_I < 0V$ 或 $V_I > V_{CC}$		$\pm 20$ mA
$I_{OK}$	输出钳位电流 <sup>(2)</sup>	$V_O < 0V$ 或 $V_O > V_{CC}$		$\pm 20$ mA
$I_O$	持续输出电流	$V_O = 0$ 至 $V_{CC}$		$\pm 25$ mA
	通过 $V_{CC}$ 或 $GND$ 的持续电流			$\pm 50$ mA
$T_J$	结温 <sup>(3)</sup>			150 °C
$T_{stg}$	贮存温度	-65	150	°C

- (1) 超出绝对最大额定值下列出的应力可能会对器件造成损坏。这些仅为应力额定值，并不意味着器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。
- (3) 受设计保证。

### 6.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 <sup>(1)</sup>	$\pm 1500$
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 <sup>(2)</sup>	$\pm 2000$

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

### 6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
$V_{CC}$	电源电压	2	5	6	V
$V_{IH}$	高电平输入电压	$V_{CC} = 2V$	1.5		V
		$V_{CC} = 4.5V$	3.15		
		$V_{CC} = 6V$	4.2		
$V_{IL}$	低电平输入电压	$V_{CC} = 2V$		0.5	V
		$V_{CC} = 4.5V$		1.35	
		$V_{CC} = 6V$		1.8	
$V_I$	输入电压	0		$V_{CC}$	V
$V_O$	输出电压	0		$V_{CC}$	V
$t_t$	输入转换上升和下降时间	$V_{CC} = 2V$		1000	ns
		$V_{CC} = 4.5V$		500	
		$V_{CC} = 6V$		400	
$T_A$	自然通风条件下的工作温度范围	SN54HC00	-55	125	°C
		SN74HC00	-40	85	

## 6.4 热性能信息

热性能指标 <sup>(1)</sup>		SN74H02					SN54H02			单位
		D (SOIC)	DB (SSOP)	N (PDIP)	NS (SO)	PW (TSSOP)	J (CDIP)	W (CFP)	FK (LCCC)	
		14 引脚	14 引脚	14 引脚	14 引脚	14 引脚	14 引脚	14 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	94	105.4	54.9	88.8	119.6	不适用	不适用	不适用	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	53.2	57.3	42.5	46.5	48.4	53.8	89.6	61.1	°C/W
$R_{\theta JB}$	结至电路板热阻	48.7	52.7	34.7	47.6	61.3	73.1	164.1	59.8	°C/W
$\Psi_{JT}$	结至顶部特征参数	15.6	22.6	27.9	16.8	5.6	不适用	不适用	不适用	°C/W
$\Psi_{JB}$	结至电路板特征参数	48.4	52.2	34.6	47.2	60.7	不适用	不适用	不适用	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	不适用	不适用	不适用	26.7	15.5	11.7	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

## 6.5 电气特性 - 商用 (74xx)

在自然通风条件下的工作温度范围内；典型值在  $T_A = 25^\circ\text{C}$  时测得 (除非另有说明)。

参数	测试条件	$V_{CC}$	自然通风工作温度范围 ( $T_A$ )						单位
			25°C			-40°C 至 85°C			
			最小值	典型值	最大值	最小值	典型值	最大值	
$V_{OH}$	高电平输出电压 $V_I = V_{IH}$ 或 $V_{IL}$	2V	$I_{OH} = -20\mu\text{A}$		1.9	1.998	1.9		V
			$I_{OH} = -4\text{mA}$		4.4	4.499	4.4		
		4.5V	$I_{OH} = -20\mu\text{A}$		5.9	5.999	5.9		
			$I_{OH} = -5.2\text{mA}$		4.5V	3.98	4.3	3.84	
$V_{OL}$	低电平输出电压 $V_I = V_{IH}$ 或 $V_{IL}$	2V	$I_{OL} = 20\mu\text{A}$		0.002		0.1	0.1	V
			$I_{OL} = 20\mu\text{A}$		0.001		0.1		
		4.5V	$I_{OL} = 20\mu\text{A}$		0.001		0.1		
			$I_{OL} = 4\text{mA}$		4.5V		0.17	0.26	
$I_I$	输入漏电流	6V	$V_I = V_{CC}$ 或 0		$\pm 0.1$	$\pm 100$	$\pm 1000$		nA
			$V_I = V_{CC}$ 或 0		6V		2		20
$C_i$	输入电容	2V 至 6V		3		10		10	pF

## 6.6 电气特性 - 军用 (54xx)

在自然通风条件下的工作温度范围内；典型值在  $T_A = 25^\circ\text{C}$  时测得 (除非另有说明)。

参数	测试条件	$V_{CC}$	自然通风工作温度范围 ( $T_A$ )						单位
			25°C			-55°C 至 125°C			
			最小值	典型值	最大值	最小值	典型值	最大值	
$V_{OH}$	高电平输出电压 $V_I = V_{IH}$ 或 $V_{IL}$	2V	$I_{OH} = -20\mu\text{A}$		1.9	1.998	1.9	1.998	V
			$I_{OH} = -6\text{mA}$		4.4	4.499	4.4	4.499	
		4.5V	$I_{OH} = -20\mu\text{A}$		5.9	5.999	5.9	5.999	
			$I_{OH} = -7.8\text{mA}$		4.5V	3.98	4.3	3.7	
$I_I$	输入漏电流	6V	$V_I = V_{CC}$ 或 0		5.48		5.8	5.2	nA
			$V_I = V_{CC}$ 或 0		6V		2		20

在自然通风条件下的工作温度范围内；典型值在  $T_A = 25^\circ\text{C}$  时测得（除非另有说明）。

参数	测试条件	$V_{CC}$	自然通风工作温度范围 ( $T_A$ )						单位	
			25°C			-55°C 至 125°C				
			最小值	典型值	最大值	最小值	典型值	最大值		
$V_{OL}$	低电平输出电压 $V_I = V_{IH}$ 或 $V_{IL}$	$I_{OL} = 20\mu\text{A}$	2V	0.002	0.1	0.002	0.1	V		
			4.5V	0.001	0.1	0.001	0.1			
		$I_{OL} = 6\text{mA}$	6V	0.001	0.1	0.001	0.1			
			4.5V	0.17	0.26	0.4				
		6V	0.15	0.26	0.4					
$I_I$	输入漏电流	$V_I = V_{CC}$ 或 0	6V	$\pm 0.1$	$\pm 100$		$\pm 1000$	nA		
$I_{CC}$	电源电流	$V_I = V_{CC}$ 或 0	$V_I = V_{CC}$ 或 0	6V			2	40	$\mu\text{A}$	
$C_i$	输入电容		2V 至 6V		3	10		3	10	pF

### 6.7 开关特性 - 商用 (74xx)

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	自	至	$V_{CC}$	自然通风工作温度范围 ( $T_A$ )						单位
				25°C			-40°C 至 85°C			
				最小值	典型值	最大值	最小值	典型值	最大值	
$t_{pd}$	传播延迟	A 或 B	Y	2V	45	90			115	ns
				4.5V	9	18			23	
				6V	8	15			20	
$t_t$	转换时间		Y	2V	38	75			95	ns
				4.5V	8	15			19	
				6V	6	13			16	

### 6.8 开关特性 - 军用 (54xx)

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	自	至	$V_{CC}$	自然通风工作温度范围 ( $T_A$ )						单位
				25°C			-55°C 至 125°C			
				最小值	典型值	最大值	最小值	典型值	最大值	
$t_{pd}$	传播延迟	A 或 B	Y	2V	45	90			135	ns
				4.5V	9	18			27	
				6V	8	15			23	
$t_t$	转换时间		Y	2V	38	75			110	ns
				4.5V	8	15			22	
				6V	6	13			19	

### 6.9 工作特性

在自然通风条件下的工作温度范围内；典型值在  $T_A = 25^\circ\text{C}$  时测得（除非另有说明）。

参数	测试条件	$V_{CC}$	最小值	典型值	最大值	单位
$C_{pd}$	每个栅极的功率耗散电容	无负载	2V 至 6V	4.5		pF

### 6.10 典型特性

$T_A = 25^\circ\text{C}$




图 6-1. 高电平状态下的典型输出电压 ( $V_{OH}$ )





图 6-2. 低电平状态下的典型输出电压 ( $V_{OL}$ )

## 7 参数测量信息

任意选择波形之间的相位关系。所有输入脉冲均由具有以下特性的发生器提供： $PRR \leq 1\text{MHz}$ ， $Z_O = 50\Omega$ ， $t_f < 6$ 。


对于时钟输入， $f_{max}$  是在输入占空比为 50% 时测量的。

一次测量一个输出，每次测量一个输入转换。




(1)  $C_L$  包括探头和测试夹具电容。

图 7-1. 推挽输出的负载电路



(1)  $t_{PLH}$  和  $t_{PHL}$  之间的较大者与  $t_{pd}$  相同。

图 7-2. 电压波形传播延迟



(1)  $t_r$  和  $t_f$  之间的较大值与  $t_t$  相同。

图 7-3. 电压波形，输入和输出转换时间

## 8 详细说明

### 8.1 概述

此器件包含四个独立双输入或非门。每个逻辑门以正逻辑执行布尔函数  $Y = \overline{A + B}$ 。

### 8.2 功能方框图




图 8-1. SN74HC02 的逻辑图 (正逻辑)

### 8.3 平衡 CMOS 推挽式输出

该器件包括平衡 CMOS 推挽输出。术语“平衡”表示器件可以灌入和拉出相似的电流。此器件的驱动能力可能在轻负载时产生快速边沿，因此应考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的输出功率，以避免因过电流而损坏器件。必须始终遵守 *绝对最大额定值* 中规定的电气和热限值。

未使用的推挽 CMOS 输出应保持断开状态。

### 8.4 标准 CMOS 输入

此器件包括标准 CMOS 输入。标准 CMOS 输入为高阻抗，通常建模为与输入电容并联的电阻器，如 *电气特性* 中所示。最坏情况下的电阻是使用 *绝对最大额定值* 中给出的最大输入电压和 *电气特性* 中给出的最大输入漏电流，根据欧姆定律 ( $R = V \div I$ ) 计算得出的。

标准 CMOS 输入要求输入信号在有效逻辑状态之间快速转换，如 *建议运行条件* 表中的输入转换时间或速率所定义。不符合此规范将导致功耗过大并可能导致振荡。更多详细信息，请参阅 [CMOS 输入缓慢或悬空的影响](#)。

在运行期间，任何时候都不要让标准 CMOS 输入悬空。未使用的输入必须在  $V_{CC}$  或 GND 端接。如果系统不会一直主动驱动输入，可以添加上拉或下拉电阻器，以在这些时间段提供有效的输入电压。电阻值将取决于多种因素；但建议使用 10k  $\Omega$  电阻器，这通常可以满足所有要求。

### 8.5 钳位二极管结构

该器件的输入端和输出端同时具有正负钳位二极管，如每个输入和输出的钳位二极管的电气布置中所示。

**小心**

电压超出绝对最大额定值表中规定的值可能会损坏器件。如果遵守输入和输出钳制电流额定值，输入和输出电压可超过额定值。




图 8-2. 每个输入和输出的钳位二极管的电气布置

### 8.6 器件功能模式

表 8-1. 功能表

输入		输出
A	B	Y
L	L	H
H	X	L
X	H	L

## 9 应用和实例

### 备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

### 9.1 应用信息

在此应用中，SN74HC02 用于创建低电平有效的 SR 锁存器。可以对第二个低电平有效的 SR 锁存器使用两个额外的逻辑门，将它们分别用于各自的逻辑函数，或者可将输入接地且两个通道均未使用。该器件用于驱动篡改指示灯 LED 并为系统控制器提供一位数据。当防拆开关输出低电平时，输出 Q 变为高电平。此输出保持高电平，直到系统控制器处理该事件并向 R 输入发送低电平信号，使 Q 输出恢复至低电平。

### 9.2 典型应用




图 9-1. 典型应用图

#### 9.2.1 设计要求

##### 9.2.1.1 电源注意事项

确保所需电源电压在 *建议运行条件* 中规定的范围内。电源电压按照 *电气特性* 所述设置器件的电气特性。

正电压电源必须能够拉取符合以下条件的电流：电流大小等于 SN74HC02 的所有输出端拉取的总电流加上最大静态电源电流  $I_{CC}$ （在 *电气特性* 中列出）以及开关所需的任何瞬态电流。逻辑器件只能拉出与正电源提供的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过  $V_{CC}$  的最大总电流。

接地端必须能够灌入符合以下条件的电流：电流大小等于 SN74HC02 的所有输出端灌入的总电流加上最大电源电流  $I_{CC}$ （在 *电气特性* 中列出）以及开关所需的任何瞬态电流。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 GND 的最大总电流。

SN74HC02 可以驱动总电容小于或等于 50pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但建议不要超过 50pF。

SN74HC02 可以驱动由  $R_L \geq V_O/I_O$  描述的总电阻负载，输出电压和电流在 *电气特性* 表中用  $V_{OH}$  和  $V_{OL}$  定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与  $V_{CC}$  引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 中提供的信息进行计算。

可以使用 *标准线性逻辑 (SLL) 封装和器件的热特性* 中提供的信息计算热增量。

### 小心

*绝对最大额定值* 中列出的最高结温  $T_{J(max)}$  是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

### 9.2.1.2 输入注意事项

输入信号必须超过  $V_{IL(max)}$  才能被视为逻辑低电平，超过  $V_{IH(min)}$  才能被视为逻辑高电平。不要超过 *绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至  $V_{CC}$  或地。如果输入完全不使用，则可以直接端接，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。电阻值受控制器的驱动电流、进入 SN74HC02 的漏电流（如 *电气特性* 中所规定）以及所需输入转换率的限制。由于这些因素，通常使用  $10k\Omega$  的电阻值。

SN74HC02 具有 CMOS 输入，因此需要进行快速输入转换才能正常工作，如 *建议运行条件* 表中所定义。缓慢的输入转换会导致振荡、额外的功耗以及器件可靠性下降。

有关此器件输入的其他信息，请参阅 *特性说明* 部分。

### 9.2.1.3 输出注意事项

正电源电压用于产生高电平输出电压。根据 *电气特性* 中  $V_{OH}$  规格所示，从输出端汲取电流将降低输出电压。接地电压用于产生低电平输出电压。根据 *电气特性* 中  $V_{OL}$  规格所示，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到  $V_{CC}$  或地。

有关此器件输出的其他信息，请参阅 *特性说明* 部分。

## 9.2.2 详细设计过程

1. 在  $V_{CC}$  至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近  $V_{CC}$  和 GND 引脚。*布局* 部分中展示了示例布局。
2. 确保输出端的容性负载  $\leq 50pF$ 。这不是硬性限制，但是它将确保更佳的性能。这可以通过从 SN74HC02 向接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于  $(V_{CC}/I_{O(max)})\Omega$ 。这将确保不会违反 *绝对最大额定值* 中的最大输出电流。大多数 CMOS 输入具有以  $M\Omega$  为单位的电阻负载；远大于上面计算的最小值。
4. 逻辑门很少关注散热问题；不过，可以使用应用报告 [CMOS 功耗与 Cpd 计算](#) 中提供的步骤计算功耗和热增量。

### 9.2.3 应用曲线




图 9-2. 应用时序图

## 10 电源相关建议

电源可以是 *建议运行条件* 中最小和最大电源电压额定值之间的任何电压。每个  $V_{CC}$  端子均应具有良好的旁路电容器，以防止功率干扰。建议为该器件使用  $0.1 \mu F$  电容。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1 \mu F$  和  $1 \mu F$  电容器通常并联使用。旁路电容器应安装在尽可能靠近电源端子的位置，以获得更佳效果，如给定的示例布局图所示。

## 11 布局

### 11.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的功能或部分功能；例如，当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到  $GND$  或  $V_{CC}$ ，以对逻辑功能更有意义或更方便者为准。

### 11.2 布局示例




图 11-1. SN74HC02 的示例布局。

## 12 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

### 12.1 文档支持

#### 12.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](http://ti.com) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

#### 12.3 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

#### 12.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

#### 12.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

#### 12.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">5962-8404101VCA</a>	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-8404101VCA A SNV54HC02J
5962-8404101VCA.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-8404101VCA A SNV54HC02J
<a href="#">84041012A</a>	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	84041012A SNJ54HC 02FK
<a href="#">8404101CA</a>	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404101CA SNJ54HC02J
<a href="#">8404101DA</a>	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404101DA SNJ54HC02W
<a href="#">JM38510/65101B2A</a>	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65101B2A
JM38510/65101B2A.A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65101B2A
<a href="#">JM38510/65101BCA</a>	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65101BCA
JM38510/65101BCA.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65101BCA
<a href="#">JM38510/65101BDA</a>	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65101BDA
JM38510/65101BDA.A	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65101BDA
<a href="#">M38510/65101B2A</a>	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65101B2A
<a href="#">M38510/65101BCA</a>	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65101BCA
<a href="#">M38510/65101BDA</a>	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65101BDA
<a href="#">SN54HC02J</a>	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN54HC02J
SN54HC02J.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN54HC02J

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">SN74HC02D</a>	Obsolete	Production	SOIC (D)   14	-	-	Call TI	Call TI	-40 to 85	HC02
<a href="#">SN74HC02DBR</a>	Active	Production	SSOP (DB)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02DBR.A</a>	Active	Production	SSOP (DB)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02DR</a>	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02DR.A</a>	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02DRG4</a>	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02DRG4.A</a>	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02DT</a>	Obsolete	Production	SOIC (D)   14	-	-	Call TI	Call TI	-40 to 85	HC02
<a href="#">SN74HC02N</a>	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74HC02N
<a href="#">SN74HC02N.A</a>	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74HC02N
<a href="#">SN74HC02NE4</a>	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74HC02N
<a href="#">SN74HC02NSR</a>	Active	Production	SOP (NS)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02NSR.A</a>	Active	Production	SOP (NS)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02NSRG4</a>	Active	Production	SOP (NS)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02PW</a>	Obsolete	Production	TSSOP (PW)   14	-	-	Call TI	Call TI	-40 to 85	HC02
<a href="#">SN74HC02PWR</a>	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02PWR.A</a>	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02PWRG4</a>	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02PWRG4.A</a>	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC02
<a href="#">SN74HC02PWT</a>	Obsolete	Production	TSSOP (PW)   14	-	-	Call TI	Call TI	-40 to 85	HC02
<a href="#">SN74HCS02DYR</a>	Active	Production	SOT-23-THIN (DYY)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HCS02
<a href="#">SN74HCS02DYR.A</a>	Active	Production	SOT-23-THIN (DYY)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HCS02
<a href="#">SNJ54HC02FK</a>	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	84041012A SNJ54HC 02FK
<a href="#">SNJ54HC02FK.A</a>	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	84041012A SNJ54HC 02FK
<a href="#">SNJ54HC02J</a>	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404101CA SNJ54HC02J

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SNJ54HC02J.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404101CA SNJ54HC02J
<a href="#">SNJ54HC02W</a>	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404101DA SNJ54HC02W
SNJ54HC02W.A	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404101DA SNJ54HC02W

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF SN54HC02, SN54HC02-SP, SN74HC02 :**

- Catalog : [SN74HC02](#), [SN54HC02](#)
- Automotive : [SN74HC02-Q1](#), [SN74HC02-Q1](#)
- Enhanced Product : [SN74HC02-EP](#), [SN74HC02-EP](#)
- Military : [SN54HC02](#)
- Space : [SN54HC02-SP](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications
- Military - QML certified for Military and Defense Applications
- Space - Radiation tolerant, ceramic packaging and qualified for use in Space-based application

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74HC02DBR	SSOP	DB	14	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74HC02DR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74HC02DRG4	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74HC02NSR	SOP	NS	14	2000	330.0	16.4	8.45	10.55	2.5	12.0	16.2	Q1
SN74HC02PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74HC02PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74HC02PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.3	1.6	8.0	12.0	Q1
SN74HC02PWRG4	TSSOP	PW	14	2000	330.0	12.4	6.9	5.3	1.6	8.0	12.0	Q1
SN74HC02PWRG4	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74HCS02DYYR	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3

**TAPE AND REEL BOX DIMENSIONS**



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74HC02DBR	SSOP	DB	14	2000	353.0	353.0	32.0
SN74HC02DR	SOIC	D	14	2500	340.5	336.1	32.0
SN74HC02DRG4	SOIC	D	14	2500	340.5	336.1	32.0
SN74HC02NSR	SOP	NS	14	2000	353.0	353.0	32.0
SN74HC02PWR	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74HC02PWR	TSSOP	PW	14	2000	356.0	356.0	35.0
SN74HC02PWR	TSSOP	PW	14	2000	367.0	367.0	35.0
SN74HC02PWRG4	TSSOP	PW	14	2000	367.0	367.0	35.0
SN74HC02PWRG4	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74HCS02DYYR	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8

**TUBE**



\*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
84041012A	FK	LCCC	20	55	506.98	12.06	2030	NA
8404101DA	W	CFP	14	25	506.98	26.16	6220	NA
JM38510/65101B2A	FK	LCCC	20	55	506.98	12.06	2030	NA
JM38510/65101B2A.A	FK	LCCC	20	55	506.98	12.06	2030	NA
JM38510/65101BDA	W	CFP	14	25	506.98	26.16	6220	NA
JM38510/65101BDA.A	W	CFP	14	25	506.98	26.16	6220	NA
M38510/65101B2A	FK	LCCC	20	55	506.98	12.06	2030	NA
M38510/65101BDA	W	CFP	14	25	506.98	26.16	6220	NA
SN74HC02N	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC02N	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC02N.A	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC02N.A	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC02NE4	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC02NE4	N	PDIP	14	25	506	13.97	11230	4.32
SNJ54HC02FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54HC02FK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54HC02W	W	CFP	14	25	506.98	26.16	6220	NA
SNJ54HC02W.A	W	CFP	14	25	506.98	26.16	6220	NA




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB




LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 20X



4224643/D 07/2024


NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



# D0014A

# PACKAGE OUTLINE

## SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

### NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

# MECHANICAL DATA

NS (R-PDSO-G\*\*)

PLASTIC SMALL-OUTLINE PACKAGE

14-PINS SHOWN



- NOTES:
- A. All linear dimensions are in millimeters.
  - B. This drawing is subject to change without notice.
  - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

## GENERIC PACKAGE VIEW

**FK 20**

**LCCC - 2.03 mm max height**

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4229370VA\

J 14

**GENERIC PACKAGE VIEW**  
**CDIP - 5.08 mm max height**  
CERAMIC DUAL IN LINE PACKAGE



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4040083-5/G

J0014A



# PACKAGE OUTLINE

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



4214771/A 05/2017

**NOTES:**

1. All controlling linear dimensions are in inches. Dimensions in brackets are in millimeters. Any dimension in brackets or parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification only and on press ceramic glass frit seal only.
5. Falls within MIL-STD-1835 and GDIP1-T14.

# EXAMPLE BOARD LAYOUT

J0014A

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



LAND PATTERN EXAMPLE  
NON-SOLDER MASK DEFINED  
SCALE: 5X



4214771/A 05/2017

N (R-PDIP-T\*\*)

PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN



- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
  - The 20 pin end lead shoulder width is a vendor option, either half or full width.



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X


4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

W (R-GDFP-F14)

CERAMIC DUAL FLATPACK



- NOTES:
- All linear dimensions are in inches (millimeters).
  - This drawing is subject to change without notice.
  - This package can be hermetically sealed with a ceramic lid using glass frit.
  - Index point is provided on cap for terminal identification only.
  - Falls within MIL STD 1835 GDFP1-F14


# DB0014A



# PACKAGE OUTLINE

## SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-150.

# EXAMPLE BOARD LAYOUT


DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220762/A 05/2024

NOTES: (continued)


- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220762/A 05/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月