

SN74LVC1G79 单路正边沿触发式 D 型触发器

1 特性

- 采用德州仪器 (TI) NanoFree™ 封装
- 闩锁性能超过 100mA，符合 JESD 78 II 类规范的要求
- 支持 5V V_{CC} 运行
- 输入电压高达 5.5V
- 支持向下转换到 V_{CC}
- 电压为 3.3V 且负载为 50pF 时的最大 t_{pd} 为 6ns
- 低功耗， I_{CC} 最大值为 10 μ A
- 3.3V 时，输出驱动为 ± 24 mA
- I_{off} 支持局部关断模式和后驱动保护

2 应用

- 测试和测量
- 企业交换
- 电信基础设施
- 个人电子产品
- 白色家电

3 说明

SN74LVC1G79 器件是一款单路正边沿触发式 D 型触发器，需在 1.65V 至 5.5V 的 V_{CC} 条件下运行。

数据 (D) 输入上满足建立时间要求的数据被发送到时钟脉冲正向边沿的 Q 输出。时钟触发出现在一个特定电压电平上，并且不与时钟脉冲的上升时间直接相关。经过保持时间间隔后，可以更改 D 输入端的数据而不影响输出端的电平。

NanoFree™ 封装技术是 IC 封装概念的一项重大突破，它将硅晶片用作封装。


该器件专用于使用 I_{off} 的局部断电应用。当器件断电时， I_{off} 电路将会禁用输出。这会抑制电流回流到器件中，从而防止损坏器件。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
SN74LVC1G79DBV	DBV (SOT-23 , 5)	2.90mm × 2.80mm
SN74LVC1G79DCK	DCK (SC70 , 5)	2.00mm × 2.10mm
SN74LVC1G79DRL	DRL (SOT , 5)	1.60mm × 1.60mm
SN74LVC1G79YZP	YZP (DSBGA , 5)	1.14mm × 0.91mm

(1) 有关更多信息，请参阅[机械、封装和可订购信息](#)。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



Copyright © 2017, Texas Instruments Incorporated

逻辑图 (正逻辑)



内容

1 特性	1	6 参数测量信息	9
2 应用	1	7 详细说明	11
3 说明	1	7.1 概述.....	11
4 引脚配置和功能	3	7.2 功能方框图.....	11
5 规格	4	7.3 特性说明.....	11
5.1 绝对最大额定值.....	4	7.4 器件功能模式.....	12
5.2 ESD 等级.....	4	8 应用和实施	13
5.3 建议运行条件.....	5	8.1 应用信息.....	13
5.4 热性能信息.....	5	8.2 典型应用.....	13
5.5 电气特性.....	6	8.3 电源相关建议.....	14
5.6 时序要求 : $T_A = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$	6	8.4 布局.....	14
5.7 时序要求 : $T_A = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$	6	9 器件和文档支持	15
5.8 开关特性 : $C_L = 15\text{pF}$, $T_A = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$	7	9.1 文档支持.....	15
5.9 开关特性 : $C_L = 30\text{pF}$ 或 50pF , $T_A = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$	7	9.2 接收文档更新通知.....	15
5.10 开关特性 : $C_L = 30\text{pF}$ 或 50pF , $T_A = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$	7	9.3 社区资源.....	15
5.11 工作特性.....	7	9.4 商标.....	15
5.12 典型特性.....	8	10 修订历史记录	15
		11 机械、封装和可订购信息	16

4 引脚配置和功能





图 4-1. DBV 封装 5 引脚 SOT-23 顶视图



请参阅机械制图，了解尺寸。

图 4-2. DCK 封装 5 引脚 SC70 顶视图




图 4-3. DRL 封装 5 引脚 SOT 顶视图




图 4-4. YZP 封装 5 引脚 DSBGA (底视图)

引脚功能

引脚			类型 ⁽¹⁾	说明
名称	DBV、 DCK、DRL	YZP		
CLK	2	B1	I	正边沿触发时钟输入
D	1	A1	I	数据输入
GND	3	C1	—	接地
Q	4	C2	O	非反相输出
V _{CC}	5	A2	—	正电源

(1) I = 输入；O = 输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V _{CC}	电源电压	-0.5	6.5	V
V _I	输入电压 ⁽²⁾	-0.5	6.5	V
V _O	在高阻抗或断电状态对任一输出施加的电压范围 ⁽²⁾	-0.5	6.5	V
V _O	应用到任一处于高电平或低电平状态输出的电压范围 ^{(2) (3)}	-0.5	V _{CC} + 0.5	V
I _{IK}	输入钳位电流	V _I < 0	-50	mA
I _{OK}	输出钳位电流	V _O < 0	-50	mA
I _O	持续输出电流		±50	mA
	通过 V _{CC} 或 GND 的持续电流		±100	mA
T _{stg}	贮存温度	-65	150	°C
T _J	结温		150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 如果遵守输入和输出电流额定值，会超过输入负电压和输出电压额定值。
- (3) V_{CC} 的值在建议运行条件表中提供。

5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电		
	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	± 2000	V
	充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	± 1000	
	机器放电模型 (MM)，符合 A115A 标准	200	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V _{CC} 电源电压	工作	1.65	5.5	V
	仅数据保留	1.5		
V _{IH} 高电平输入电压	V _{CC} = 1.65V 至 1.95V	0.65 × V _{CC}		V
	V _{CC} = 2.3V 至 2.7V	1.7		
	V _{CC} = 3V 至 3.6V	2		
	V _{CC} = 4.5V 至 5.5V	0.7 × V _{CC}		
V _{IL} 低电平输入电压	V _{CC} = 1.65V 至 1.95V		0.35 × V _{CC}	V
	V _{CC} = 2.3V 至 2.7V		0.7	
	V _{CC} = 3V 至 3.6V		0.8	
	V _{CC} = 4.5V 至 5.5V		0.3 × V _{CC}	
V _I 输入电压		0	5.5	V
V _O 输出电压		0	V _{CC}	V
I _{OH} 高电平输出电流	V _{CC} = 1.65V		-4	mA
	V _{CC} = 2.3V		-8	
	V _{CC} = 3V		-16	
	V _{CC} = 4.5V		-24	
I _{OL} 低电平输出电流	V _{CC} = 1.65V		4	mA
	V _{CC} = 2.3V		8	
	V _{CC} = 3V		16	
	V _{CC} = 4.5V		24	
Δt/ Δv 输入转换上升或下降速率	V _{CC} = 1.8V ± 0.15V , 2.5V ± 0.2V		20	ns/V
	V _{CC} = 3.3V ± 0.3V		10	
	V _{CC} = 5V ± 0.5V		5	
T _A 自然通风条件下的工作温度		-40	125	°C

(1) 器件所有未使用的输入引脚必须保持连接至 V_{CC} 或 GND，以确保器件正常工作。请参阅 TI 应用手册 [慢速或浮点 CMOS 输入的影响](#)。

5.4 热性能信息

封装	引脚	热指标 ⁽¹⁾						单位
		R _{θJA}	R _{θJC(top)}	R _{θJB}	Ψ _{JT}	Ψ _{JB}	R _{θJC(bot)}	
DBV (SOT-23)	5	357.1	263.7	264.4	195.6	262.2	-	°C/W
DCK (SOT-SC70)	5	371	297.5	258.6	195.6	256.2	-	°C/W
DRL (SOT-5X3)	5	364.1	280.6	261.5	195.6	259.2	-	°C/W
YZP (DSBGA)	5	144.4	1.3	39.9	0.5	39.7	-	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.5 电气特性

在自然通风条件下的建议运行温度范围内测得（除非另有说明）

参数		测试条件	V _{CC}	T _A = -40°C 至 +85°C			T _A = -40°C 至 +125°C			单位
				最小值	典型值 (1)	最大值	最小值	典型值 (1)	最大值	
V _{OH}		I _{OH} = -100μA	1.65V 至 5.5V	V _{CC} - 0.1			V _{CC} - 0.1			V
		I _{OH} = -4mA	1.65V	1.2			1.2			
		I _{OH} = -8mA	2.3V	1.9			1.9			
		I _{OH} = -16mA	3V	2.4			2.4			
		I _{OH} = -24mA		2.3			2.3			
		I _{OH} = -32mA	4.5V	3.8			3.8			
V _{OL}		I _{OL} = 100μA	1.65V 至 5.5V	0.1			0.1			V
		I _{OL} = 4mA	1.65V	0.45			0.45			
		I _{OL} = 8mA	2.3V	0.3			0.3			
		I _{OL} = 16mA	3V	0.4			0.4			
		I _{OL} = 24mA		0.55			0.55			
		I _{OL} = 32mA	4.5V	0.55			0.55			
I _I	所有输入	V _I =5.5 V 或 GND	0 至 5.5V	±10			±5			μA
I _{off}		V _I 或 V _O = 5.5V	0	±10			±10			μA
I _{CC}		V _I = 5.5V 或 GND , I _O = 0	1.65V 至 5.5V	10			10			μA
Δ I _{CC}		一个输入电压为 V _{CC} - 0.6V , 其他输入电压为 V _{CC} 或 GND	3V 至 5.5V	500			500			μA
C _i		V _I = V _{CC} 或 GND	3.3V	4			4			pF

(1) 所有典型值均在 V_{CC} = 3.3V、T_A = 25°C 下测得。

5.6 时序要求：T_A = -40°C 至 +85°C

在自然通风条件下的工作温度范围内测得（除非另有说明）（请参见图 6-1）

参数		T _A = -40°C 至 +85°C								单位
		V _{CC} = 1.8 ± 0.15V		V _{CC} = 2.5 ± 0.2V		V _{CC} = 3.3V ± 0.3V		V _{CC} = 5V ± 0.5V		
		最小值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	
f _{clock}	时钟频率	160		160		160		160		MHz
t _w	脉冲持续时间，CLK 高电平或低电平	2.5		2.5		2.5		2.5		ns
t _{su}	CLK ↑ 前的建立时间	2.2		1.4		1.3		1.2		ns
	数据输入 高电平	2.6		1.4		1.3		1.2		
t _h	保持时间，CLK ↑ 后的数据	0.3		0.4		1		0.5		ns

5.7 时序要求：T_A = -40°C 至 +125°C

在自然通风条件下的工作温度范围内测得（除非另有说明）（请参见图 6-1）

参数		T _A = -40°C 至 +125°C								单位
		V _{CC} = 1.8 ± 0.15V		V _{CC} = 2.5 ± 0.2V		V _{CC} = 3.3V ± 0.3V		V _{CC} = 5V ± 0.5V		
		最小值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	
f _{clock}	时钟频率	160		160		160		160		MHz

在自然通风条件下的工作温度范围内测得（除非另有说明）（请参见图 6-1）

参数		T _A = -40°C 至 +125°C								单位	
		V _{CC} = 1.8 ± 0.15V		V _{CC} = 2.5 ± 0.2V		V _{CC} = 3.3V ± 0.3V		V _{CC} = 5V ± 0.5V			
		最小值	最大值	最小值	最大值	最小值	最大值	最小值	最大值		
t _w	脉冲持续时间，CLK 高电平或低电平		2.5		2.5		2.5		2.5		ns
t _{su}	CLK ↑ 前的建立时间	数据输入 高电平	2.2		1.4		1.3		1.2		ns
		数据输入 低电平	2.6		1.4		1.3		1.2		
t _h	保持时间，CLK ↑ 后的数据		0.3		0.4		1		0.5		ns

5.8 开关特性 : $C_L = 15\text{pF}$, $T_A = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$

在自然通风条件下的建议工作温度范围内测得, $C_L = 15\text{pF}$ （除非另有说明）（请参见图 6-1）

参数	从 (输入)	至 (输出)	T _A = -40°C 至 +85°C								单位
			V _{CC} = 1.8V ± 0.15V		V _{CC} = 2.5V ± 0.2V		V _{CC} = 3.3V ± 0.3V		V _{CC} = 5V ± 0.5V		
			最小 值	最大 值	最小 值	最大 值	最小 值	最大 值	最小 值	最大 值	
f _{max}			160		160		160		160		MHz
t _{pd}	CLK	Q	2.5	9.1	1.2	6	1	4	0.8	3.8	ns

5.9 开关特性 : $C_L = 30\text{pF}$ 或 50pF , $T_A = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$

在自然通风条件下的建议工作温度范围内测得, $C_L = 30\text{pF}$ 或 50pF （除非另有说明）（请参见图 6-2）

参数	从 (输入)	至 (输出)	T _A = -40°C 至 +85°C								单位
			V _{CC} = 1.8V ± 0.15V		V _{CC} = 2.5V ± 0.2V		V _{CC} = 3.3V ± 0.3V		V _{CC} = 5V ± 0.5V		
			最小 值	最大 值	最小 值	最大 值	最小 值	最大 值	最小 值	最大 值	
f _{max}			160		160		160		160		MHz
t _{pd}	CLK	Q	3.9	9.9	2	7	1.7	5	1	4.5	ns

5.10 开关特性 : $C_L = 30\text{pF}$ 或 50pF , $T_A = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$

在自然通风条件下的建议工作温度范围内测得, $C_L = 30\text{pF}$ 或 50pF （除非另有说明）（请参见图 6-2）

参数	从 (输入)	至 (输出)	T _A = -40°C 至 +125°C								单位
			V _{CC} = 1.8V ± 0.15V		V _{CC} = 2.5V ± 0.2V		V _{CC} = 3.3V ± 0.3V		V _{CC} = 5V ± 0.5V		
			最小 值	最大 值	最小 值	最大 值	最小 值	最大 值	最小 值	最大 值	
f _{max}			160		160		160		160		MHz
t _{pd}	CLK	Q	3.9	12	2	8.5	1.7	6	1	5	ns

5.11 工作特性

$T_A = 25^{\circ}\text{C}$

参数	测试条件	$V_{CC} = 1.8\text{V} \pm 0.15\text{V}$	$V_{CC} = 2.5\text{V} \pm 0.2\text{V}$	$V_{CC} = 3.3\text{V} \pm 0.3\text{V}$	$V_{CC} = 5\text{V} \pm 0.5\text{V}$	单位
		典型值	典型值	典型值	典型值	
C_{pd}	功率耗散电容 $f = 10\text{MHz}$	26	26	27	30	pF

5.12 典型特性

该图显示了数据输入 (D) 上不同电压下的不同 I_{CC} 值。输入端的电压扫描范围为 0V 至 6.5V。




图 5-1. 电源电流 (I_{CC}) 与数据 (D) 输入电压间的关系









图 5-2. 电源电流 (I_{CC}) 与数据 (D) 输入电压间的关系

6 参数测量信息




TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	V_{LOAD}
t_{PHZ}/t_{PZH}	GND

V_{CC}	INPUTS		V_M	V_{LOAD}	C_L	R_L	V_{Δ}
	V_I	t_r/t_f					
$1.8\text{ V} \pm 0.15\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	15 pF	1 M Ω	0.15 V
$2.5\text{ V} \pm 0.2\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	15 pF	1 M Ω	0.15 V
$3.3\text{ V} \pm 0.3\text{ V}$	3 V	$\leq 2.5\text{ ns}$	1.5 V	6 V	15 pF	1 M Ω	0.3 V
$5\text{ V} \pm 0.5\text{ V}$	V_{CC}	$\leq 2.5\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	15 pF	1 M Ω	0.3 V



- NOTES: A. C_L includes probe and jig capacitance.
B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
C. All input pulses are supplied by generators having the following characteristics: PRR $\leq 10\text{ MHz}$, $Z_o = 50\ \Omega$.
D. The outputs are measured one at a time, with one transition per measurement.
E. t_{PLZ} and t_{PHZ} are the same as t_{dis} .
F. t_{PZL} and t_{PZH} are the same as t_{en} .
G. t_{PLH} and t_{PHL} are the same as t_{pd} .
H. All parameters and waveforms are not applicable to all devices.





图 6-1. 负载电路和电压波形



LOAD CIRCUIT

TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	V_{LOAD}
t_{PHZ}/t_{PZH}	GND

V_{CC}	INPUTS		V_M	V_{LOAD}	C_L	R_L	V_{Δ}
	V_I	t_r/t_f					
$1.8\text{ V} \pm 0.15\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	30 pF	1 k Ω	0.15 V
$2.5\text{ V} \pm 0.2\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	30 pF	500 Ω	0.15 V
$3.3\text{ V} \pm 0.3\text{ V}$	3 V	$\leq 2.5\text{ ns}$	1.5 V	6 V	50 pF	500 Ω	0.3 V
$5\text{ V} \pm 0.5\text{ V}$	V_{CC}	$\leq 2.5\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	50 pF	500 Ω	0.3 V



- NOTES: A. C_L includes probe and jig capacitance.
 B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
 C. All input pulses are supplied by generators having the following characteristics: $PRR \leq 10\text{ MHz}$, $Z_o = 50\ \Omega$.
 D. The outputs are measured one at a time, with one transition per measurement.
 E. t_{PLZ} and t_{PHZ} are the same as t_{dis} .
 F. t_{PZL} and t_{PZH} are the same as t_{en} .
 G. t_{PLH} and t_{PHL} are the same as t_{pd} .
 H. All parameters and waveforms are not applicable to all devices.


图 6-2. 负载电路和电压波形

7 详细说明

7.1 概述

SN74LVC1G79 是一款单路正边沿触发式 D 型触发器。当满足设置时间要求时，输入端 (D) 的数据会在时钟脉冲的正向边沿传输到输出端 (Q)。由于时钟触发出现在一个特定的电压电平上，因此不与时钟脉冲的上升时间直接相关。这允许在保持时间间隔之后更改输入端的数据而不影响输出端的电平。

7.2 功能方框图



Copyright © 2017, Texas Instruments Incorporated

逻辑图 (正逻辑)

7.3 特性说明

7.3.1 平衡型高驱动 CMOS 推挽式输出

平衡输出使器件能够灌入和拉取相似的电流。此器件的高驱动能力能够在轻负载时产生快速边沿，因此必须考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动的电流比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的功率输出，以避免因过电流而导致热失控和器件损坏。必须始终遵守 [节 5.1](#) 中规定的电气和热限值。

7.3.2 标准 CMOS 输入

标准 CMOS 输入为高阻抗，通常建模为与输入电容并联的电阻器，如 [节 5.5](#) 中所示。最坏情况下的电阻是根据 [节 5.3](#) 中给出的最大输入电压和 [节 5.5](#) 中给出的最大输入泄漏电流，使用欧姆定律 ($R = V \div I$) 计算得出的。

施加到输入端的信号需要具有快速的边沿速率 (由 [节 5.3](#) 中的 $\Delta t / \Delta v$ 定义)，以避免过多的电流消耗和振荡。如果需要耐受缓慢或有噪声的输入信号，必须使用带有施密特触发输入的器件在标准 CMOS 输入之前调节输入信号。

7.3.3 钳位二极管

此器件的输入和输出具有负钳位二极管。

小心

电压超出 [节 5.1](#) 表中规定的值可能会损坏器件。如果遵守输入和输出钳制电流额定值，有可能超过输入负电压和输出电压额定值。




图 7-1. 每个输入和输出的钳位二极管的电气布置

7.3.4 局部断电 (I_{off})

当电源电压为 0V 时，该器件的输入和输出进入高阻抗状态。进出器件任何输入或输出引脚的最大漏电流由 [节 5.5](#) 中的 I_{off} 指定。

7.3.5 过压容限输入

此器件的输入信号只要保持在低于 [节 5.1](#) 中指定的最大输入电压值，就可以驱动到高于电源电压的电压。

7.4 器件功能模式

[表 7-1](#) 列出了 SN74LVC1G79 器件的功能模式。

表 7-1. 功能表

输入		输出 Y
CLK	D	
↑	H	H
↑	L	L
L	X	Q_0

8 应用和实例

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

SN74LVC1G79 的一个实用应用是用作具有低电压数据保留功能的数据锁存器。该应用可使用微控制器 GPIO 引脚作为时钟来设置输出状态，并使用另一个 GPIO 引脚来提供输入数据。如果 SN74LVC1G79 由 1.8V 电源供电，并且担心电源电压可能突降至 1.5V，器件将保持 Q 输出的状态。图 8-2 展示了此类数据保留的一个示例，其中 V_{CC} 降至 1.5V，且当 V_{CC} 恢复到 1.8V 时，Q 输出保持高电平输出状态。如果 V_{CC} 电压降至 1.5V 以下，则无法保证维持数据保留功能。

8.2 典型应用




图 8-1. SN74LVC1G79 低电压数据保留

8.2.1 设计要求

SN74LVC1G79 器件采用 CMOS 技术并具有平衡输出驱动。注意避免总线争用，因为它可以驱动超过最大限值的电流。

8.2.2 详细设计过程

1. 建议的输入条件：

- 有关上升时间和下降时间规格，请参阅 节 5.3 中的 $\Delta t / \Delta v$ 。
- 有关指定的高电平和低电平，请参阅 节 5.3 中的 V_{IH} 和 V_{IL} 。
- 对于任何 V_{CC} ，建议输入电压不要低于 0V，也不要高于 5.5V。请参阅 节 5.3。

2. 建议的输出条件：

- 负载电流不得超过 $\pm 50\text{mA}$ 。请参阅 节 5.1。
- 建议输出电压不要低于 0V，也不要高于 V_{CC} 电压。请参阅 节 5.3。

8.2.3 应用曲线




图 8-2. V_{CC} 突降至 1.5V 时的数据保留

8.3 电源相关建议

电源电压可以是 [节 5.3](#) 中最小和最大电源电压额定值之间的任何电压。建议在 V_{CC} 端子与 GND 之间连接一个 $0.1\mu F$ 的旁路电容器，以防止电源干扰。要抑制不同的噪声频率，请并联多个旁路电容器。值为 $0.1\mu F$ 和 $1\mu F$ 的电容器通常并联使用。为了获得最佳效果，旁路电容器必须尽可能靠近电源端子安装。

8.4 布局

8.4.1 布局指南

当 PCB 布线以 90° 角拐角时，会发生反射。反射的主要原因是布线宽度发生了变化。在拐角的顶点，布线宽度增加到原来宽度的 1.414 倍。这种增加会影响传输线特性，尤其是导致反射的布线的分布式电容和自感特性。并非所有 PCB 布线都是直线，因此某些布线必须拐角。图 8-3 展示了渐入佳境的圆角技术。只有最后一个示例（理想）保持恒定的布线宽度并能够更大限度地减少反射。

8.4.2 布局示例




图 8-3. 布线示例

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[CMOS 输入缓慢变化或悬空的影响](#)
- 德州仪器 (TI)，[理解和解释标准逻辑数据表](#)
- 德州仪器 (TI)，[计时器件的上电行为](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com.cn 上的器件产品文件夹。点击右上角的 *提醒我* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 社区资源

9.4 商标

NanoFree™ is a trademark of Texas Instruments.

is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from APRIL 1, 2017 to AUGUST 12, 2026 (from Revision U (April 2017) to Revision V (August 2026))

	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 将 DBV 封装的结至环境热阻值从：247.2°C/W 更改为：357.1°C/W.....	5
• 将 DBV 封装的结至外壳（顶部）热阻值从：154.5°C/W 更改为：263.7°C/W.....	5
• 将 DBV 封装的结至电路板特征值从：86.8°C/W 更改为：264.4°C/W.....	5
• 将 DBV 封装的结至顶部特征值从：58°C/W 更改为：195.6°C/W.....	5
• 将 DBV 封装的结至电路板特征值从：86.4°C/W 更改为：262.2°C/W.....	5
• 将 DCK 封装的结至环境热阻值从：277.6°C/W 更改为：371°C/W.....	5
• 将 DCK 封装的结至外壳（顶部）热阻值从：179.5°C/W 更改为：297.5°C/W.....	5
• 将 DCK 封装的结至电路板特征值从：75.9°C/W 更改为：258.6°C/W.....	5
• 将 DCK 封装的结至顶部特征值从：49.7°C/W 更改为：195.6°C/W.....	5
• 将 DCK 封装的结至电路板特征值从：75.1°C/W 更改为：256.2°C/W.....	5
• 将 DRL 封装的结至环境热阻值从：294.3°C/W 更改为：364.1°C/W.....	5
• 将 DRL 封装的结至外壳（顶部）热阻值从：129.9°C/W 更改为：280.6°C/W.....	5
• 将 DRL 封装的结至电路板特征值从：143.4°C/W 更改为：261.5°C/W.....	5
• 将 DRL 封装的结至顶部特征值从：14.3°C/W 更改为：195.6°C/W.....	5
• 将 DRL 封装的结至电路板特征值从：144°C/W 更改为：259.2°C/W.....	5
• 新增了热性能信息表.....	5

Changes from Revision T (December 2013) to Revision U (April 2017)

	Page
• 添加了器件信息表、ESD 等级表、热性能信息表、特性说明部分、器件功能模式、应用和实施部分、电源相关建议部分、布局部分、器件和文档支持部分以及机械、封装和可订购信息部分.....	1
• 更改了热性能信息以符合 JEDEC 标准。.....	5

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LVC1G79DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	(C795, C79F, C79J, C79R)
SN74LVC1G79DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(C795, C79F, C79J, C79R)
SN74LVC1G79DBVR.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(C795, C79F, C79J, C79R)
SN74LVC1G79DBVT	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	(C795, C79F, C79J, C79R)
SN74LVC1G79DBVT.B	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(C795, C79F, C79J, C79R)
SN74LVC1G79DBVTG4	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C79F
SN74LVC1G79DBVTG4.B	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C79F
SN74LVC1G79DCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	(CR5, CRF, CRJ, CR R)
SN74LVC1G79DCKR.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(CR5, CRF, CRJ, CR R)
SN74LVC1G79DCKR.B	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(CR5, CRF, CRJ, CR R)
SN74LVC1G79DCKRG4	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CR5
SN74LVC1G79DCKRG4.B	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CR5
SN74LVC1G79DCKT	Active	Production	SC70 (DCK) 5	250 SMALL T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	(CR5, CRF, CRJ, CR R)
SN74LVC1G79DCKT.B	Active	Production	SC70 (DCK) 5	250 SMALL T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(CR5, CRF, CRJ, CR R)
SN74LVC1G79DCKTG4	Active	Production	SC70 (DCK) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CR5
SN74LVC1G79DCKTG4.B	Active	Production	SC70 (DCK) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CR5
SN74LVC1G79DRLR	Active	Production	SOT-5X3 (DRL) 5	4000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	(CR7, CRR)
SN74LVC1G79DRLR.A	Active	Production	SOT-5X3 (DRL) 5	4000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	(CR7, CRR)
SN74LVC1G79DRLR.B	Active	Production	SOT-5X3 (DRL) 5	4000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	(CR7, CRR)
SN74LVC1G79YZPR	Active	Production	DSBGA (YZP) 5	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	(CR7, CRN)
SN74LVC1G79YZPR.B	Active	Production	DSBGA (YZP) 5	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	(CR7, CRN)

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LVC1G79 :

- Automotive : [SN74LVC1G79-Q1](#)
- Enhanced Product : [SN74LVC1G79-EP](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
SN74LVC1G79DBVT	SOT-23	DBV	5	250	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
SN74LVC1G79DBVT	SOT-23	DBV	5	250	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
SN74LVC1G79DBVT	SOT-23	DBV	5	250	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
SN74LVC1G79DBVT	SOT-23	DBV	5	250	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
SN74LVC1G79DBVT	SOT-23	DBV	5	250	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
SN74LVC1G79DBVTG4	SOT-23	DBV	5	250	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
SN74LVC1G79DCKR	SC70	DCK	5	3000	178.0	8.4	2.25	2.45	1.2	4.0	8.0	Q3
SN74LVC1G79DCKR	SC70	DCK	5	3000	180.0	8.4	2.3	2.55	1.2	4.0	8.0	Q3
SN74LVC1G79DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
SN74LVC1G79DCKR	SC70	DCK	5	3000	180.0	8.4	2.47	2.3	1.25	4.0	8.0	Q3
SN74LVC1G79DCKR	SC70	DCK	5	3000	178.0	9.2	2.4	2.4	1.22	4.0	8.0	Q3

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVC1G79DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
SN74LVC1G79DCKRG4	SC70	DCK	5	3000	178.0	9.2	2.4	2.4	1.22	4.0	8.0	Q3
SN74LVC1G79DCKT	SC70	DCK	5	250	180.0	8.4	2.3	2.55	1.2	4.0	8.0	Q3
SN74LVC1G79DCKT	SC70	DCK	5	250	178.0	9.2	2.4	2.4	1.22	4.0	8.0	Q3
SN74LVC1G79DCKT	SC70	DCK	5	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
SN74LVC1G79DCKT	SC70	DCK	5	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
SN74LVC1G79DCKT	SC70	DCK	5	250	180.0	8.4	2.47	2.3	1.25	4.0	8.0	Q3
SN74LVC1G79DCKTG4	SC70	DCK	5	250	178.0	9.2	2.4	2.4	1.22	4.0	8.0	Q3
SN74LVC1G79DRLR	SOT-5X3	DRL	5	4000	180.0	8.4	1.98	1.78	0.69	4.0	8.0	Q3
SN74LVC1G79YZPR	DSBGA	YZP	5	3000	178.0	9.2	1.02	1.52	0.63	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	202.0	201.0	28.0
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	180.0	180.0	18.0
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	180.0	180.0	18.0
SN74LVC1G79DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
SN74LVC1G79DBVT	SOT-23	DBV	5	250	210.0	185.0	35.0
SN74LVC1G79DBVT	SOT-23	DBV	5	250	180.0	180.0	18.0
SN74LVC1G79DBVT	SOT-23	DBV	5	250	202.0	201.0	28.0
SN74LVC1G79DBVT	SOT-23	DBV	5	250	210.0	185.0	35.0
SN74LVC1G79DBVT	SOT-23	DBV	5	250	180.0	180.0	18.0
SN74LVC1G79DBVTG4	SOT-23	DBV	5	250	180.0	180.0	18.0
SN74LVC1G79DCKR	SC70	DCK	5	3000	208.0	191.0	35.0
SN74LVC1G79DCKR	SC70	DCK	5	3000	210.0	185.0	35.0
SN74LVC1G79DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
SN74LVC1G79DCKR	SC70	DCK	5	3000	202.0	201.0	28.0
SN74LVC1G79DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
SN74LVC1G79DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
SN74LVC1G79DCKRG4	SC70	DCK	5	3000	180.0	180.0	18.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVC1G79DCKT	SC70	DCK	5	250	210.0	185.0	35.0
SN74LVC1G79DCKT	SC70	DCK	5	250	180.0	180.0	18.0
SN74LVC1G79DCKT	SC70	DCK	5	250	180.0	180.0	18.0
SN74LVC1G79DCKT	SC70	DCK	5	250	180.0	180.0	18.0
SN74LVC1G79DCKT	SC70	DCK	5	250	202.0	201.0	28.0
SN74LVC1G79DCKTG4	SC70	DCK	5	250	180.0	180.0	18.0
SN74LVC1G79DRLR	SOT-5X3	DRL	5	4000	202.0	201.0	28.0
SN74LVC1G79YZPR	DSBGA	YZP	5	3000	220.0	220.0	35.0


DRL0005A



PACKAGE OUTLINE

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



4220753/E 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD-1

EXAMPLE BOARD LAYOUT


DRL0005A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:30X



SOLDERMASK DETAILS

4220753/E 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DRL0005A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:30X

4220753/E 11/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.



YZP0005



PACKAGE OUTLINE

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



D: Max = 1.418 mm, Min = 1.358 mm
E: Max = 0.918 mm, Min = 0.858 mm

4219492/A 05/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


YZP0005

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE
SCALE:40X



SOLDER MASK DETAILS
NOT TO SCALE

4219492/A 05/2017

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YZP0005

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY




SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:40X

4219492/A 05/2017

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.



4214834/G 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X




SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)

7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/G 11/2024

NOTES: (continued)


9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月