

TMUX6136 $\pm 16.5\text{V}$ 、低电容、低漏电流、精密 双路 SPDT 开关

1 特性

- 宽电源电压范围： $\pm 5\text{V}$ 至 $\pm 16.5\text{V}$ (双电源) 或 10V 至 16.5V (单电源)
- 所有引脚的闩锁性能都达到 100mA ，符合 JESD78 II 类 A 级要求
- 低导通电容： 5.5pF
- 低输入泄漏电流： 5pA
- 低电荷注入： -0.4pC
- 轨到轨运行
- 低导通电阻： $120\ \Omega$
- 快速转换时间： 66ns
- 先断后合开关操作
- SELx 引脚可连接至带集成下拉电阻器的 V_{DD}
- 逻辑电平： 2V 至 V_{DD}
- 低电源电流： $17\ \mu\text{A}$
- 人体放电模型 (HBM) ESD 保护：所有引脚上均为 $\pm 2\text{kV}$
- 业界通用 TSSOP 封装

2 应用

- 工厂自动化和工业过程控制
- 可编程逻辑控制器 (PLC)
- 模拟输入模块
- ATE 测试设备
- 数字万用表
- 电池监控系统

3 说明

TMUX6136 是一款具有两个独立可选 SPDT 开关的互补金属氧化物半导体 (CMOS) 模拟开关。这些器件在双电源 ($\pm 5\text{V}$ 至 $\pm 16.5\text{V}$)、单电源 (10V 至 16.5V) 或非对称电源供电时均能正常运行。数字选择引脚 (SELx) 具有兼容晶体管-晶体管逻辑 (TTL) 的阈值，从而确保 TTL/CMOS 逻辑兼容性。


TMUX6136 根据 SELx 引脚的状态将两个输入 (Sx) 中的一个切换为公共输出 (D)。每个开关在 ON 位置的两个方向上导电性能同样出色，并支持高达电源的输入信号范围。在 OFF 状态下，高达电源电压的信号电平将被阻断。所有开关均呈现出先断后合 (BBM) 开关操作。

TMUX6136 是德州仪器 (TI) 精密开关和多路复用器系列中的一款产品。该器件具有非常低的漏电流和电荷注入，因此可用于高精度测量应用。当开关处于 OFF 位置时，该器件还可通过阻断到达电源的信号电平来提供出色的隔离能力。 $17\ \mu\text{A}$ 的低电源电流使其可用于多种便携式应用。

封装信息

器件型号	封装 ⁽¹⁾	本体尺寸 (标称值)
TMUX6136	PW (TSSOP, 16)	5.00mm × 4.40mm

(1) 如需了解所有可用封装，请参阅数据表末尾的封装选项附录。



Copyright © 2018, Texas Instruments Incorporated

简化版原理图



内容

1 特性	1	6.4 器件功能模式.....	19
2 应用	1	7 应用和实施	20
3 说明	1	7.1 应用信息.....	20
4 引脚配置和功能	3	7.2 典型应用.....	20
5 规格	4	8 电源相关建议	22
5.1 绝对最大额定值.....	4	9 布局	23
5.2 ESD 等级.....	4	9.1 布局指南.....	23
5.3 热性能信息.....	4	9.2 布局示例.....	23
5.4 建议运行条件.....	5	10 器件和文档支持	24
5.5 电气特性 (双电源 : $\pm 15V$)	5	10.1 文档支持.....	24
5.6 开关特性 (双电源 : $\pm 15V$)	6	10.2 接收文档更新通知.....	24
5.7 电气特性 (单电源 : 12V)	7	10.3 支持资源.....	24
5.8 开关特性 (单电源 : 12V)	8	10.4 商标.....	24
5.9 典型特性.....	9	10.5 静电放电警告.....	24
6 详细说明	12	10.6 术语表.....	24
6.1 概述.....	12	11 修订历史记录	24
6.2 功能方框图.....	18	12 机械、封装和可订购信息	24
6.3 特性说明.....	18		

4 引脚配置和功能




图 4-1. PW 封装，16 引脚 TSSOP（顶视图）

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
SEL1	1	I	选择线 0
S1A	2	I/O	源极引脚 1A。可以是输入或输出。
D1	3	I/O	漏极引脚 D1。可以是输入或输出。
S1B	4	I/O	源极引脚 1B。可以是输入或输出。
V _{SS}	5	P	负电源。该引脚是负电源电势最高的引脚。在单电源应用中，该引脚可以接地。为了实现可靠运行，应在 V _{SS} 和 GND 之间连接一个 0.1μF 至 10μF 的去耦电容器。
GND	6		接地 (0V) 基准
N.C.	7、8、 14、15、 16	无连接	无内部连接
SEL2	9	I	选择线 1
S2A	10	I/O	源极引脚 2A。可以是输入或输出。
D2	11	I/O	漏极引脚 D2。可以是输入或输出。
S2B	12	I/O	源极引脚 2B。可以是输入或输出。
V _{DD}	13	P	正电源。该引脚是正电源电势最高的引脚。为了实现可靠运行，应在 V _{DD} 和 GND 之间连接一个 0.1μF 至 10μF 的去耦电容器。

(1) I = 输入；O = 输出；P = 电源

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V _{DD} 至 V _{SS}	电源电压		36	V
V _{DD} 至 GND		-0.3	18	V
V _{SS} 接地		-18	0.3	V
V _{DIG}	数字输入引脚 (SEL1、SEL2) 电压	GND - 0.3	V _{DD} +0.3	V
I _{DIG}	数字输入引脚 (SEL1、SEL2) 电流	-30	30	mA
V _{ANA_IN}	模拟输入引脚 (Sx) 电压	V _{SS} - 0.3	V _{DD} +0.3	V
I _{ANA_IN}	模拟输入引脚 (Sx) 电流	-30	30	mA
V _{ANA_OUT}	模拟输出引脚 (D) 电压	V _{SS} - 0.3	V _{DD} +0.3	V
I _{ANA_OUT}	模拟输出引脚 (D) 电流	-30	30	mA
T _A	环境温度	-55	140	°C
T _J	结温		150	°C
T _{stg}	贮存温度	-65	150	°C

(1) 应力超出绝对最大额定值下面列出的值时可能会对器件造成永久损坏。这些列出的值仅为应力等级，并不表示器件在这些条件下以及在建议工作条件以外的任何其他条件下能够正常运行。长时间处于最大绝对额定情况下会影响器件的可靠性。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准, 所有引脚 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101, 所有引脚 ⁽²⁾	±500	

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 热性能信息

热指标 ⁽¹⁾		TMUX6136	单位
		PW (TSSOP)	
		16 引脚	
R _{θJA}	结至环境热阻	111.0	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	41.7	°C/W
R _{θJB}	结至电路板热阻	57.2	°C/W
Ψ _{JT}	结至顶部特征参数	4.1	°C/W
Ψ _{JB}	结至电路板特征参数	56.6	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅[半导体和 IC 封装热指标应用手册](#)。

5.4 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V_{DD} 至 V_{SS} (1)	电源电压差	10		33	V
V_{DD} 至 GND	正电源电压 (单电源, $V_{SS} = 0V$)	10		16.5	V
V_{DD} 至 GND	正电源电压 (双电源)	5		16.5	V
V_{SS} 接地	负电源电压 (双电源)	-16.5		-5	V
V_S (1)	源极引脚电压	V_{SS}		V_{DD}	V
V_D	漏极引脚电压	V_{SS}		V_{DD}	V
V_{DIG}	数字输入引脚 (SEL1、SEL2) 电压	0		V_{DD}	V
I_{CH}	通道电流 ($T_A = 25^\circ C$)	-25		25	mA
T_A	环境温度	-40		125	$^\circ C$

(1) 只要满足 $10V \leq (V_{DD} - V_{SS}) \leq 33V$ 条件, V_{DD} 和 V_{SS} 就可以是任意值。

5.5 电气特性 (双电源 : $\pm 15V$)

$T_A = 25^\circ C$, $V_{DD} = 15V$, 且 $V_{SS} = -15V$ (除非另有说明)

参数		测试条件	测试条件	最小值	典型值	最大值	单位
模拟开关							
V_A	模拟信号范围		$T_A = -40^\circ C$ 至 $+125^\circ C$	V_{SS}		V_{DD}	V
R_{ON}	导通电阻	$V_S = 0V, I_S = 1mA$			120	135	Ω
					140	160	Ω
		$V_S = \pm 10V, I_S = 1mA$	$T_A = -40^\circ C$ 至 $+85^\circ C$		210	Ω	
			$T_A = -40^\circ C$ 至 $+125^\circ C$		245	Ω	
ΔR_{ON}	通道间的导通电阻不匹配	$V_S = \pm 10V, I_S = 1mA$		2.5	6	Ω	
			$T_A = -40^\circ C$ 至 $+85^\circ C$		9	Ω	
			$T_A = -40^\circ C$ 至 $+125^\circ C$		11	Ω	
R_{ON_FLAT}	导通电阻平坦度	$V_S = -10V, 0V, +10V, I_S = 1mA$		23	33	Ω	
			$T_A = -40^\circ C$ 至 $+85^\circ C$		35	Ω	
			$T_A = -40^\circ C$ 至 $+125^\circ C$		37	Ω	
R_{ON_DRIFT}	导通电阻漂移	$V_S = 0V$		0.42			$\%/^\circ C$
$I_{S(OFF)}$	源极关断漏电流(1)	开关状态为关断, $V_S = +10V/-10V, V_D = -10V/10V$		-0.05	0.005	0.05	nA
		开关状态为关断, $V_S = +10V/-10V, V_D = -10V/10V$	$T_A = -40^\circ C$ 至 $+85^\circ C$	-0.17		0.1	nA
		开关状态为关断, $V_S = +10V/-10V, V_D = -10V/10V$	$T_A = -40^\circ C$ 至 $+125^\circ C$	-1		0.25	nA
$I_{D(ON)}$	漏极导通漏电流	开关状态为导通, $V_S = +10V/-10V, V_D = -10V/+10V$		-0.06	0.008	0.06	nA
			$T_A = -40^\circ C$ 至 $+85^\circ C$	-0.25		0.15	nA
			$T_A = -40^\circ C$ 至 $+125^\circ C$	-1.6		0.4	nA
数字输入 (SELx 引脚)							
V_{IH}	逻辑电压高电平			2			V

5.5 电气特性 (双电源 : ±15V) (续)

$T_A = 25^\circ\text{C}$, $V_{DD} = 15\text{V}$, 且 $V_{SS} = -15\text{V}$ (除非另有说明)

参数		测试条件	测试条件	最小值	典型值	最大值	单位
V_{IL}	逻辑电压低电平					0.8	V
$R_{PD(SELx)}$	SELx 引脚上的下拉电阻				6		M Ω
电源							
I_{DD}	V_{DD} 电源电流	$V_A = 0\text{V}$ 或 3.3V , $V_S = 0\text{V}$			17	21	μA
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			22	μA
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			23	μA
I_{SS}	V_{SS} 电源电流	$V_A = 0\text{V}$ 或 3.3V , $V_S = 0\text{V}$			8	10	μA
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			11	μA
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			12	μA

(1) 当 V_S 为正值时, V_D 则为负值, 反之亦然。

5.6 开关特性 (双电源 : ±15V)

$T_A = 25^\circ\text{C}$, $V_{DD} = 15\text{V}$, 且 $V_{SS} = -15\text{V}$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
t_{TRAN}	转换时间	$V_S = 10\text{V}$, $R_L = 300\Omega$, $C_L = 35\text{pF}$		66	78	ns
		$V_S = 10\text{V}$, $R_L = 300\Omega$, $C_L = 35\text{pF}$, $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			107	ns
		$V_S = 10\text{V}$, $R_L = 300\Omega$, $C_L = 35\text{pF}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			117	ns
t_{BBM}	先断后合延时时间	$V_S = 10\text{V}$, $R_L = 300\Omega$, $C_L = 35\text{pF}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	20	40		ns
Q_J	电荷注入	$V_S = 0\text{V}$, $R_S = 0\Omega$, $C_L = 1\text{nF}$		-0.4		pC
O_{ISO}	关断隔离	$R_L = 50\Omega$, $C_L = 5\text{pF}$, $f = 1\text{MHz}$		-85		dB
X_{TALK}	通道间串扰	$R_L = 50\Omega$, $C_L = 5\text{pF}$, $f = 1\text{MHz}$ (通道间 : S1x 和 S2x)		-105		dB
		$R_L = 50\Omega$, $C_L = 5\text{pF}$, $f = 1\text{MHz}$ (通道内 : SxA 和 SxB)		-92		dB
I_L	插入损耗	$R_L = 50\Omega$, $C_L = 5\text{pF}$, $f = 1\text{MHz}$		-7		dB
ACPSRR	交流电源抑制比	$R_L = 10\text{k}\Omega$, $C_L = 5\text{pF}$, $V_{\text{PP}} = 0.62\text{V}$ (在 V_{DD} 上), $f = 1\text{MHz}$		-59		dB
		$R_L = 10\text{k}\Omega$, $C_L = 5\text{pF}$, $V_{\text{PP}} = 0.62\text{V}$ (在 V_{SS} 上), $f = 1\text{MHz}$		-59		dB
BW	-3dB 带宽	$R_L = 50\Omega$, $C_L = 5\text{pF}$		670		MHz
THD	总谐波失真 + 噪声	$R_L = 10\text{k}\Omega$, $C_L = 5\text{pF}$, $f = 20\text{Hz}$ 至 20kHz		0.08		%
C_{IN}	数字输入电容	$V_{\text{IN}} = 0\text{V}$ 或 V_{DD}		1.5		pF
$C_{\text{S(OFF)}}$	源极关断电容	$V_S = 0\text{V}$, $f = 1\text{MHz}$		2.4	3.3	pF
$C_{\text{S(ON)}}$, $C_{\text{D(ON)}}$	源极和漏极导电电容	$V_S = 0\text{V}$, $f = 1\text{MHz}$		5.5	7.5	pF

5.7 电气特性 (单电源 : 12V)

$T_A = 25^\circ\text{C}$, $V_{DD} = 12\text{V}$, 且 $V_{SS} = 0\text{V}$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位	
模拟开关								
V_A	模拟信号范围			V_{SS}		V_{DD}	V	
R_{ON}	导通电阻	$V_S = 10\text{V}$, $I_S = 1\text{mA}$		235	345		Ω	
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			400	Ω	
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			440	Ω	
ΔR_{ON}	通道间的导通电阻不匹配	$V_S = 10\text{V}$, $I_S = 1\text{mA}$		4	12		Ω	
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			19	Ω	
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			23	Ω	
R_{ON_DRIFT}	导通电阻漂移	$V_S = 0\text{V}$		0.47			%/ $^\circ\text{C}$	
$I_{S(OFF)}$	源极关断漏电流 ⁽¹⁾	开关状态为关断, $V_S = 10\text{V}/1\text{V}$, $V_D = 1\text{V}/10\text{V}$		-0.03	0.005	0.03	nA	
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		-0.1		0.07	nA
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		-0.8		0.2	nA
$I_{D(ON)}$	漏极导通漏电流	开关状态为导通, $V_S =$ 悬空, $V_D = 1\text{V}/10\text{V}$		-0.04	0.01	0.04	nA	
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		-0.16		0.09	nA
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		-1.2		0.3	nA
数字输入 (SELx 引脚)								
V_{IH}	逻辑电压高电平			2			V	
V_{IL}	逻辑电压低电平					0.8	V	
$R_{PD(SELx)}$	SELx 引脚上的下拉电阻				6		M Ω	
电源								
I_{DD}	V_{DD} 电源电流	$V_A = 0\text{V}$ 或 3.3V , $V_S = 0\text{V}$		13	16		μA	
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			17	μA	
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			18	μA	

(1) 当 V_S 为正值时, V_D 则为负值, 反之亦然。

5.8 开关特性 (单电源 : 12V)

$T_A = 25^\circ\text{C}$, $V_{DD} = 12\text{V}$, 且 $V_{SS} = 0\text{V}$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
t_{TRAN}	转换时间	$V_S = 8\text{V}$, $R_L = 300\ \Omega$, $C_L = 35\text{pF}$		72	84	ns
		$V_S = 8\text{V}$, $R_L = 300\ \Omega$, $C_L = 35\text{pF}$, $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			117	ns
		$V_S = 8\text{V}$, $R_L = 300\ \Omega$, $C_L = 35\text{pF}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			128	ns
t_{BBM}	先断后合延时时间	$V_S = 8\text{V}$, $R_L = 300\ \Omega$, $C_L = 35\text{pF}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	20	40		ns
Q_J	电荷注入	$V_S = 6\text{V}$, $R_S = 0\ \Omega$, $C_L = 1\text{nF}$		-0.7		pC
O_{ISO}	关断隔离	$R_L = 50\ \Omega$, $C_L = 5\text{pF}$, $f = 1\text{MHz}$		-85		dB
X_{TALK}	通道间串扰	$R_L = 50\ \Omega$, $C_L = 5\text{pF}$, $f = 1\text{MHz}$ (通道间: S1x 和 S2x)		-110		dB
		$R_L = 50\ \Omega$, $C_L = 5\text{pF}$, $f = 1\text{MHz}$ (通道内: SxA 和 SxB)		-95		dB
I_L	插入损耗	$R_L = 50\ \Omega$, $C_L = 5\text{pF}$, $f = 1\text{MHz}$		-13		dB
ACPSRR	交流电源抑制比	$R_L = 10\text{k}\ \Omega$, $C_L = 5\text{pF}$, $V_{\text{PP}} = 0.62\text{V}$, $f = 1\text{MHz}$		-58		dB
BW	-3dB 带宽	$R_L = 50\ \Omega$, $C_L = 5\text{pF}$		650		MHz
C_{IN}	数字输入电容	$V_{\text{IN}} = 0\text{V}$ 或 V_{DD}		1.7		pF
$C_{\text{S(OFF)}}$	源极关断电容	$V_S = 6\text{V}$, $f = 1\text{MHz}$		2.6	3.7	pF
$C_{\text{S(ON)}}$, $C_{\text{D(ON)}}$	源极和漏极导通电容	$V_S = 6\text{V}$, $f = 1\text{MHz}$		6.3	8.5	pF

5.9 典型特性

$T_A = 25^\circ\text{C}$, $V_{DD} = 15\text{V}$, 且 $V_{SS} = -15\text{V}$ (除非另有说明)




图 5-1. 导通电阻与源极或漏极电压之间的关系




图 5-2. 导通电阻与源极或漏极电压之间的关系




图 5-3. 导通电阻与源极或漏极电压之间的关系




图 5-4. 导通电阻与源极或漏极电压之间的关系




图 5-5. 漏电流与温度间的关系




图 5-6. 漏电流与温度间的关系

5.9 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_{DD} = 15\text{V}$, 且 $V_{SS} = -15\text{V}$ (除非另有说明)




图 5-7. 电荷注入与源极电压间的关系




图 5-8. 转换时间与温度间的关系




图 5-9. 关断隔离与频率间的关系




图 5-10. 串扰与频率间的关系




图 5-11. 串扰与频率间的关系




图 5-12. THD+N 与频率间的关系

5.9 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_{DD} = 15\text{V}$, 且 $V_{SS} = -15\text{V}$ (除非另有说明)




图 5-13. 导通响应与频率间的关系




图 5-14. 电容与源极电压之间的关系




图 5-15. 电容与源极电压之间的关系




图 5-16. ACPSRR 与频率间的关系

6 详细说明

6.1 概述

6.1.1 导通电阻

TMUX6136 的导通电阻是器件源极 (Sx) 和漏极 (D) 引脚之间的欧姆电阻。导通电阻随输入电压和电源电压的变化而变化。符号 R_{ON} 用于表示导通电阻。图 6-1 展示了用于测量 R_{ON} 的测量设置。电压 (V) 和电流 (I_{CH}) 通过此设置进行测量, R_{ON} 的计算方法如 方程式 1 所示。




图 6-1. 导通电阻测量设置

$$R_{ON} = V / I_{CH} \quad (1)$$

6.1.2 关断漏电流

源极关断漏电流定义为开关在关断状态时流入或流出源极引脚的漏电流。该电流用符号 $I_{S(OFF)}$ 表示。由于漏极引脚始终连接到两个源极引脚中的一个, 因此不会表征漏极关断漏电流测量。

图 6-2 展示了用于测量关断漏电流的设置。




图 6-2. 关断漏电流测量设置

6.1.3 导通漏电流

导通漏电流定义为开关在导通状态时流入或流出漏极引脚的漏电流。在测量期间，源极引脚保持悬空。图 6-3 展示了用于测量导通漏电流（用 $I_{D(ON)}$ 表示）的电路。




图 6-3. 导通漏电流测量设置

6.1.4 转换时间

转换时间定义为在数字地址信号下降或上升到转换的 50% 后，TMUX6136 输出上升或下降到转换的 90% 所用的时间。图 6-4 展示了用于测量转换时间的设置，由符号 t_{TRAN} 表示。




图 6-4. 转换时间测量设置

6.1.5 先断后合延迟

先断后合延迟是一项安全功能，可防止 TMUX6136 在切换时连接两个输入。TMUX6136 的输出首先断开与导通状态开关的连接，然后与下一个导通状态开关建立连接。断开和闭合之间的延时时间称为先断后合延迟。图 6-5 展示了用于测量先断后合延迟（用符号 t_{BBM} 表示）的设置。




图 6-5. 先断后合延迟测量设置

6.1.6 电荷注入

TMUX6136 具有简单的传输门拓扑。NMOS 和 PMOS 晶体管之间电容的任何不匹配都会导致在栅极信号的下降沿或上升沿期间向漏极或源极注入电荷。注入器件源极的电荷量称为电荷注入，用符号 Q_{INJ} 表示。图 6-6 展示了用于测量从漏极 (D) 到源极 (Sx) 的电荷注入的设置。




图 6-6. 电荷注入测量设置

6.1.7 关断隔离

关断隔离定义为：当向关断通道的源极引脚 (Sx) 施加 $1V_{RMS}$ 信号时，TMUX6136 的漏极引脚 (D) 上的电压。图 6-7 显示了用于测量关断隔离的设置。使用方程式 2 计算隔离。




图 6-7. 关断隔离测量设置

$$Off\ Isolation = 20 \times \text{Log}\left(\frac{V_{OUT}}{V_S}\right) \quad (2)$$

6.1.8 通道间串扰

可以为 TMUX6136 定义两种类型的串扰：

1. 通道内串扰：当 1VRMS 信号施加在同一通道中导通开关输入的源极引脚时，关断开关输入的源极引脚 (Sx) 上的电压，如 图 6-8 所示。
2. 通道间串扰：当 1VRMS 信号施加在不同通道中导通开关输入的源极引脚时，导通开关输入的源极引脚 (Sx) 上的电压，如 图 6-9 所示。




图 6-8. 通道间串扰测量设置




图 6-9. 通道间串扰测量设置

$$\text{Channel-to-Channel Crosstalk} = 20 \times \text{Log}\left(\frac{V_{OUT}}{V_S}\right) \quad (3)$$

6.1.9 带宽

带宽定义为当输入施加到导通通道的源极引脚 (Sx)，并且输出在 TMUX6136 的漏极引脚 (D) 处测量时，衰减小于 3dB 的频率范围。图 6-10 展示了用于测量多路复用器带宽的设置。使用方程式 4 计算衰减。




图 6-10. 带宽测量设置

$$\text{Attenuation} = 20 \times \text{Log}\left(\frac{V_2}{V_1}\right) \quad (4)$$

6.1.10 THD + 噪声

信号的总谐波失真 (THD) 是对谐波失真的度量，定义为多路复用器输出端所有谐波分量的功率之和与基频功率之比。TMUX6136 的导通电阻随输入信号振幅的变化而变化，当漏极引脚连接到低阻抗负载时，会导致失真。总谐波失真加噪声表示为 THD+N。




图 6-11. THD+N 测量设置

6.1.11 交流电源抑制比 (AC PSRR)

AC PSRR 衡量器件防止出现在电源电压引脚上的噪声和杂散信号耦合到开关输出的能力。器件电源上的直流电压由 620mV_{PP} 的正弦波调制。输出端信号振幅与调制信号振幅之比为交流 PSRR。





图 6-12. 交流 PSRR 测量设置

有关 TMUX6136 的顶层方框图，请参阅 节 6.2。TMUX6136 是一款 4 通道单端模拟多路复用器。每个通道根据地址线和使能引脚的状态开启或关闭。

6.2 功能方框图



Copyright © 2018, Texas Instruments Incorporated

6.3 特性说明

6.3.1 超低漏电流

TMUX6136 提供极低的导通和关断漏电流。TMUX6136 由于具有超低漏电流，因此能够将高源阻抗输入中的信号切换至高输入阻抗运算放大器，并且失调电压误差非常小。图 6-13 展示了 TMUX6136 的典型漏电流与温度间的关系。




图 6-13. 漏电流与温度间的关系

6.3.2 超低电荷注入

TMUX6136 采用简单的传输门拓扑结构实现，如 图 6-14 所示。与 NMOS 和 PMOS 相关的杂散电容中的任何不匹配都会在开关断开或闭合时导致输出电平发生变化。




图 6-14. 传输门拓扑

TMUX6136 利用特殊的电荷注入消除电路，可将漏极 (D) 至源极 (Sx) 的电荷注入降低至最低 -0.4pC (在 $V_S = 0V$ 条件下)，如 图 6-15 所示。




图 6-15. 电荷注入与漏极电压间的关系

6.3.3 双向和轨到轨运行

TMUX6136 从源极 (Sx) 到漏极 (D) 或从漏极 (D) 到源极 (Sx) 的导电性能同样出色。每个 TMUX6136 通道在两个方向上都具有非常相似的特性。TMUX6136 的有效模拟信号范围为 V_{SS} 至 V_{DD} 。TMUX6136 的输入信号从 V_{SS} 摆动到 V_{DD} ，而性能没有任何显著下降。

6.4 器件功能模式

6.4.1 真值表

表 6-1. TMUX6136 真值表

SELx	开关 A (S1A 至 D1 或 S2A 至 D2)	开关 B (S1B 至 D1 或 S2B 至 D2)
0	关闭	打开
1	打开	关闭

7 应用和实例

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

TMUX6136 具备出色的输入和输出漏电流特性和超低电荷注入。该器件的工作电压最高可达 33V (V_{DD} 至 V_{SS} 双电源) 或 16.5V (V_{DD} 单电源)，并支持真正的轨到轨输入和输出。TMUX6136 的导通电容较低。这些特性使得 TMUX6136 成为适用于高电压工业应用、稳定可靠的高性能精密模拟多路复用器。

7.2 典型应用

利用 TMUX6136 精密性能的示例之一是在半导体自动测试设备 (ATE) 应用中实现参数测量单元 (PMU)。PMU 常用于表征和测量被测器件 (DUT) 的数字引脚直流特性。在所有 PMU 功能中，加压测流 (FVMC) 和加流测压 (FCMV) 是直流特性表征中的两种最典型配置。




图 7-1. PMU 中的 FVMC 测量




图 7-2. PMU 中的 FCMV 测量

图 7-1 展示了 FVMC 配置中 PMU 的简化示意图。控制环路由强制放大器和构成反馈路径的电压检测放大器 (本例中为单位增益) 组成。通过检测流经与 DUT 串联的检测电阻器 (R_{SENSE}) 的电流，可测量流经 DUT 的电流。增益为 A_v 的电流检测放大器在其输出端产生电压 (V_{OUT})，该电压随后可由 ADC 测量。只要强制放大器未达到极限 (例如， $I_{DUT} \times R_{SENSE} \times A_v$ 保持在强制放大器的输入电压范围内)，DUT 引脚上产生的电压就会保持在输入电压水平 (V_{IN})。根据要测量的 DUT 电流水平，需要为电流检测放大器配置不同的增益设置。

图 7-2 展示了 FCMV 模式中 PMU 的简化示意图。电压 V_{IN} 现在通过以下关系转换为电流：

$$Force\ Current = V_{IN} / (R_{SENSE} \times A_v) \quad (5)$$

控制环路由强制放大器和构成反馈路径的电流检测放大器组成。DUT 上的电压在电压检测放大器 (本例中为单位增益) 上进行检测，并呈现在输出端以供采样。

7.2.1 设计要求

该设计示例的目标是使用 SPDT 开关简化 PMU 设计的 FVMC 和 FCMV 功能。FVMC 配置可用于测试用作电源的器件，或用于连续性或漏电测试。在此配置中，输入电压直接施加到 DUT 引脚，流入或流出 DUT 引脚的电流由检测电阻器转换为电压，再由模数转换器 (ADC) 进行测量。在 FCMV 模式下，会向 DUT 强制施加输入电流，并直接测量 DUT 引脚上产生的电压。在该示例中，PMU 设计需要满足以下规格：

- 加压范围：- 15volts 至 +15volts
- 加流范围： $\pm 5\mu A$ 至 $\pm 50mA$
- 测压范围：- 15volts 至 +15volts

- 测流范围： $\pm 5\mu\text{A}$ 至 $\pm 50\text{mA}$

除了电压和电流要求外，高吞吐量也是 ATE 的一项关键要求，因为它与 DUT 的制造成本直接相关。

7.2.2 详细设计过程




图 7-3. 使用 TMUX6136 在 PMU 中实现 FVMC




图 7-4. 使用 TMUX6136 在 PMU 中实现 FCMV

FVMC 和 FCMV 模式的实现可以与双路 SPDT 开关 (例如 TMUX6136) 的使用相结合。图 7-3 和 图 7-4 展示了此类实现的简化示意图。在 FVMC 模式下，开关切换至位置 A，这使得电压检测放大器可成为反馈环路的一部分，同时使得电流检测放大器的电压输出可由 ADC 采样。在 FCMV 模式下，开关切换至位置 B，这使得电流检测放大器可成为反馈环路的一部分，同时使得电压检测放大器的电压输出可由 ADC 采样。

7.2.3 应用曲线

TMUX6136 的快速转换时间以及低输入或输出寄生电容有助于更大限度地缩短趋稳时间，因此 TMUX6136 是实现 PMU FVMC 和 FCMV 功能的理想选择。图 7-5 展示了 TMUX6136 的转换时间与温度间的关系图。




图 7-5. TMUX6136 的转换时间与温度间的关系

8 电源相关建议

TMUX6136 在 $\pm 5V$ 至 $\pm 16.5V$ (单电源模式下为 $10V$ 至 $16.5V$) 的宽电源电压范围内运行。该器件还适用于非对称电源，例如 $V_{DD} = 12V$ 和 $V_{SS} = -5V$ 。为实现可靠运行，可在 V_{DD} 和 V_{SS} 引脚与接地端之间使用 $0.1\mu F$ 至 $10\mu F$ 的电源去耦电容器。

9 布局

9.1 布局指南

图 9-1 展示了 TMUX6136 的 PCB 布局示例。

一些关键的考虑因素如下：

1. 使用一个 $0.1\mu\text{F}$ 电容器对 V_{DD} 和 V_{SS} 引脚进行去耦，该电容器尽可能靠近引脚放置。确保电容器额定电压足以满足 V_{DD} 和 V_{SS} 电源的要求。
2. 尽可能缩短输入线路。
3. 使用实心接地层有助于散热和降低电磁干扰 (EMI) 噪声拾取。
4. 敏感的模拟布线不能与数字布线平行。尽可能避免数字引线与模拟引线交叉，仅在必要时以垂直交叉方式布线。

9.2 布局示例




图 9-1. TMUX6136 布局示例

10 器件和文档支持

10.1 文档支持

10.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [ADS8664 12 位、500kSPS、4 通道和 8 通道、单电源、带双极输入范围的 SAR ADC](#)
- 德州仪器 (TI), [OPA192 36V、精密、轨到轨输入/输出、低失调电压、带 e-Trim™ 的低输入偏置电流运算放大器](#)

10.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

10.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

10.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

11 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (October 2022) to Revision B (August 2025)	Page
• 将低输入漏电流从 0.5pA 更新为了 5pA.....	1

Changes from Revision * (November 2018) to Revision A (October 2022)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 更新了“ 转换时间测量设置 ”图.....	13

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TMUX6136PWR	Active	Production	TSSOP (PW) 16	2000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	MUX6136
TMUX6136PWR.B	Active	Production	TSSOP (PW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MUX6136
TMUX6136PWRG4	Active	Production	TSSOP (PW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MUX6136
TMUX6136PWRG4.B	Active	Production	TSSOP (PW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MUX6136

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal



Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TMUX6136PWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TMUX6136PWRG4	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TMUX6136PWR	TSSOP	PW	16	2000	356.0	356.0	35.0
TMUX6136PWRG4	TSSOP	PW	16	2000	353.0	353.0	32.0



4220204/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220204/B 12/2023

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220204/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月