


TPS796 超低噪声、高 PSRR、快速、射频、1A 低压降线性稳压器

1 特性

- 具有使能功能的 1A 低压降稳压器
- 提供固定和可调节电压 (1.2V 至 5.5V)
- 低输出噪声：
 - $54 \mu\text{V}_{\text{RMS}}$ (旧芯片)
 - $78 \mu\text{V}_{\text{RMS}}$ (新芯片)
- 与 $1 \mu\text{F}$ 陶瓷电容器搭配使用时可保持稳定
- 出色的负载和线路瞬态响应
- 超低降压电压：1A 时为 220mV (典型值)
- 封装：
 - 3mm × 3mm VSON (DRB)
 - SOT223-6 (DCQ)
 - TO-263 (KTT)

2 应用

- 电视应用
- 楼宇自动化
- 联网外设和打印机
- 家庭影院和娱乐应用



波纹抑制与频率


3 说明

TPS796 低压降 (LDO) 低功耗线性稳压器具有高电源抑制比 (PSRR)、低噪声、快速启动能力以及出色的线性和负载瞬态响应，并采用小外形 3mm × 3mm VSON、SOT223-6 和 TO-263 封装。该器件在输出端使用小型 $1 \mu\text{F}$ 陶瓷电容器实现稳定工作。TPS796 提供低压降电压 (例如 1A 时为 220mV)。对于使用噪声敏感模拟组件 (如便携式射频电子器件等) 的应用，它们将从高 PSRR、低噪声和快速响应时间等特性中受益。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPS796	DRB (VSON , 8)	3mm × 3mm
	DCQ (SOT-223 , 6)	6.5mm × 7.06mm
	KTT (TO-263 , 5)	10.16mm × 15.24mm

- (1) 如需更多信息，请参阅 [机械、封装和可订购信息](#)。
 (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



输出频谱噪声密度与频率间的关系



内容

1 特性	1	7 应用和实施	20
2 应用	1	7.1 应用信息.....	20
3 说明	1	7.2 典型应用.....	25
4 引脚配置和功能	3	7.3 电源相关建议.....	26
5 规格	4	7.4 布局.....	26
5.1 绝对最大额定值.....	4	8 器件和文档支持	30
5.2 ESD 等级.....	4	8.1 器件支持.....	30
5.3 建议运行条件.....	5	8.2 文档支持.....	30
5.4 热性能信息.....	5	8.3 接收文档更新通知.....	30
5.5 电气特性.....	6	8.4 支持资源.....	30
5.6 典型特性.....	8	8.5 商标.....	30
6 详细说明	14	8.6 静电放电警告.....	30
6.1 概述.....	14	8.7 术语表.....	31
6.2 功能方框图.....	14	9 修订历史记录	31
6.3 特性说明.....	16	10 机械、封装和可订购信息	31
6.4 器件功能模式.....	19		

4 引脚配置和功能




图 4-1. DCQ 封装, 6 引脚 SOT-223
(顶视图, 旧芯片)




图 4-2. DCQ 封装, 6 引脚 SOT-223
(顶视图, 新芯片)




图 4-3. KTT 封装, 5 引脚 TO-263
(顶视图, 旧芯片)




图 4-4. DRB 封装, 8 引脚 VSON
(顶视图, 旧芯片)




图 4-5. DRB 封装, 8 引脚 VSON
(顶视图, 新芯片)

表 4-1. 引脚功能

名称	引脚		类型 ⁽¹⁾	说明
	SOT-223 TO-263	VSON		
EN	1	8	I	使能引脚。驱动使能引脚 (EN) 为高电平打开稳压器。将这个引脚驱动为低电平来将稳压器置于关断模式。如未使用, EN 可被连接至 IN。
FB	5	5	I	反馈引脚。该端子是可调器件的反馈输入电压。
GND	3, Tab	6, PowerPAD	—	稳压器接地
IN	2	1, 2	I	器件的输入。
N/C	5	7	—	无内部连接。该引脚必须保持开路或连接到 GND。
NR	5	5	—	降噪引脚 (旧芯片)。将一个外部电容器连接到该引脚可以旁路由内部带隙生成的噪声。这种旁路可改善电源抑制并降低输出噪声。如需低噪声性能的器件, 可考虑使用 TPS7A91。
OUT	4	3, 4	O	稳压器的输出。

(1) I = 输入; O = 输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电压	电源, V_{IN} (新芯片)	-0.3	6.5	V
	电源, V_{IN} (旧芯片)	-0.3	6	
	使能, V_{EN}	-0.3	$V_{IN} + 0.3$	
	输出, V_{OUT}	-0.3	6	
电流	输出, I_{OUT}	受内部限制		
温度	工作结温, T_J	-40	150	°C
	贮存温度, T_{stg}	-65	150	

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准, 所有引脚 ⁽¹⁾	±2000	V
$V_{(ESD)}$	静电放电	充电器件模型 (CDM), 符合 JEDEC 规范 JESD22C101, V 所有引脚 ⁽²⁾	±500	V

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
 (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

			最小值	标称值	最大值	单位
V _{IN}	输入电源电压（旧芯片）		2.7		5.5	V
	输入电源电压（新芯片）		2.7		6.0	
C _{IN}	输入电容器		2.2			μF
C _{OUT}	输出电容器		1 ⁽¹⁾		200	
C _{FF}	前馈电容器（新芯片）		0	10	100	nF
I _{OUT}	输出电流		0		1	A
V _{EN}	使能电压（旧芯片）		0		5.5	V
	使能电压（新芯片）		0		6.0	
F _{EN}	启用切换频率（新芯片）				10	kHz
T _J	结温		-40		125	°C

(1) 最小有效电容为 0.47μF。

5.4 热性能信息

热指标 ⁽¹⁾		TPS796					单位
		DRB (VSON)		DCQ (SOT223-6)		KTT (TO-263)	
		8 引脚 ⁽²⁾	8 引脚 ⁽³⁾	6 引脚 ⁽²⁾	6 引脚 ⁽³⁾	5 引脚 ⁽²⁾	
R _{θJA}	结至环境热阻	47.8	54.7	70.4	71.1	25	°C/W
R _{θJC(top)}	结至外壳（顶部）热阻	83	76.1	70	41.6	35	°C/W
R _{θJB}	结至电路板热阻	不适用	30.1	不适用	8.8	不适用	°C/W
ψ _{JT}	结至顶部特征参数	2.1	6.6	6.8	3.5	1.5	°C/W
ψ _{JB}	结至电路板特征参数	17.8	30.2	30.1	8.5	8.52	°C/W
R _{θJC(bot)}	结至外壳（底部）热阻	12.1	16.7	6.3	6	0.4	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

(2) 旧芯片。

(3) 新芯片。

5.5 电气特性

在工作温度范围内测得，($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)， $V_{EN} = V_{IN}$ ， $V_{IN} = V_{OUT(nom)} + 1\text{V}$ ⁽¹⁾， $I_{OUT} = 1\text{mA}$ ， $C_{OUT} = 10\mu\text{F}$ 和 $C_{NR} = 0.01\mu\text{F}$ (仅限旧芯片)，除非另有说明。所有典型值均在 $T_J = 25^{\circ}\text{C}$ 下测得。

参数		测试条件		最小值	典型值	最大值	单位
V_{IN}	输入电压	旧芯片		2.7		5.5	V
		新芯片		2.7		6.0	
V_{FB}	内部基准 (TPS79601)			1.2	1.225	1.25	V
I_{OUT}	持续输出电流			0		1	A
V_{OUT}	输出电压范围 (TPS79601)			1.225		$5.5V_{DO}$	V
V_{OUT}	输出精度	TPS79601 (旧芯片)	$0\mu\text{A} \leq I_{OUT} \leq 1\text{A}$ ， $V_{OUT(nom)} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$ ⁽¹⁾	$0.98V_{OUT(nom)}$		$1.02V_{OUT(nom)}$	%
		TPS79601 (新芯片)	$0\mu\text{A} \leq I_{OUT} \leq 1\text{A}$ ， $V_{OUT(nom)} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$ ⁽¹⁾	$0.975V_{OUT(nom)}$		$1.025V_{OUT(nom)}$	
V_{OUT}	输出精度	固定值 $V_{OUT} < 5\text{V}$	$0\mu\text{A} \leq I_{OUT} \leq 1\text{A}$ ， $V_{OUT(nom)} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$ ⁽¹⁾	-2.0		2.0	%
V_{OUT}	输出精度	固定值 $V_{OUT} = 5\text{V}$	$0\mu\text{A} \leq I_{OUT} \leq 1\text{A}$ ， $V_{OUT(nom)} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$ ⁽¹⁾	-3.0		3.0	%
$\Delta V_{OUT}/\Delta V_{IN}$	线路调整	$V_{OUT} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$			0.05	0.12	%/V
$\Delta V_{OUT}/\Delta I_{OUT}$	负载调整	$0\mu\text{A} \leq I_{OUT} \leq 1\text{A}$			5		mV
V_{DO}	压降电压 TPS79628	$V_{IN} = V_{OUT} - 0.1\text{V}$	$I_{OUT} = 1\text{A}$		270	365	mV
	压降电压 TPS79628DRB		$I_{OUT} = 250\text{mA}$		52	90	
	压降电压 TPS79630		$I_{OUT} = 1\text{A}$		250	345	
	压降电压 TPS79633		$I_{OUT} = 1\text{A}$		220	325	
	压降电压 TPS79650		$I_{OUT} = 1\text{A}$		220	300	
I_{CL}	输出电流限制	$V_{OUT} = 0$ (旧芯片)		2.4		4.2	A
I_{CL}	输出电流限制	$V_{IN} = V_{OUT(nom)} + 1.25\text{V}$ 或 2.0V (以较大者为准)， $V_{OUT} = 0.9 \times V_{OUT(nom)}$ (仅限新芯片) ⁽²⁾		1.04		1.65	A
I_{SC}	短路电流限制	$V_{OUT} = 0$ (仅限新芯片)			550		mA
I_{GND}	接地电流	$0\mu\text{A} \leq I_{OUT} \leq 1\text{A}$ (旧芯片)			265	385	μA
I_{GND}	接地电流	$0\mu\text{A} \leq I_{OUT} \leq 1\text{A}$ (新芯片)			700	1100	μA
I_{SHDN}	关断电流	$V_{EN} = 0\text{V}$ ， $2.7\text{V} \leq V_{IN} \leq 5.5\text{V}$			0.07	1	μA
I_{FB}	反馈引脚电流	$V_{FB} = 1.225\text{V}$				1	μA
PSRR	电源抑制比	$f = 100\text{Hz}$ ， $I_{OUT} = 10\text{mA}$ (旧芯片)			59		dB
		$f = 100\text{Hz}$ ， $I_{OUT} = 10\text{mA}$ (新芯片)			64		
		$f = 100\text{Hz}$ ， $I_{OUT} = 1\text{A}$ (旧芯片)			54		
		$f = 100\text{Hz}$ ， $I_{OUT} = 1\text{A}$ (新芯片)			74		
		$f = 10\text{kHz}$ ， $I_{OUT} = 1\text{A}$ (旧芯片)			53		
		$f = 10\text{kHz}$ ， $I_{OUT} = 1\text{A}$ (新芯片)			49		
		$f = 100\text{kHz}$ ， $I_{OUT} = 1\text{A}$ (旧芯片)			42		
		$f = 100\text{kHz}$ ， $I_{OUT} = 1\text{A}$ (新芯片)			42		
V_n	输出噪声电压	BW = 100Hz 至 100kHz， $I_{OUT} = 1\text{A}$	$C_{NR} = 0.001\mu\text{F}$		54		μV_{RMS}
			$C_{NR} = 0.0047\mu\text{F}$		46		
			$C_{NR} = 0.01\mu\text{F}$		41		
			$C_{NR} = 0.1\mu\text{F}$		40		
		BW = 10Hz 至 100kHz， $I_{OUT} = 1\text{A}$	新芯片 (10)		78		μV_{RMS}

5.5 电气特性 (续)

在工作温度范围内测得, ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$), $V_{EN} = V_{IN}$, $V_{IN} = V_{OUT(\text{nom})} + 1\text{V}$ ⁽¹⁾, $I_{OUT} = 1\text{mA}$, $C_{OUT} = 10\mu\text{F}$ 和 $C_{NR} = 0.01\mu\text{F}$ (仅限旧芯片), 除非另有说明。所有典型值均在 $T_J = 25^{\circ}\text{C}$ 下测得。

参数		测试条件		最小值	典型值	最大值	单位
t_{str}	启动时间	$R_L = 3\Omega$, $C_{OUT} = 1\mu\text{F}$	$C_{NR} = 0.001\mu\text{F}$		50		μs
		$R_L = 3\Omega$, $C_{OUT} = 1\mu\text{F}$	$C_{NR} = 0.0047\mu\text{F}$		75		
		$R_L = 3\Omega$, $C_{OUT} = 1\mu\text{F}$	$C_{NR} = 0.01\mu\text{F}$		110		
t_{str}	启动时间	$R_L = 3\Omega$, $C_{OUT} = 1\mu\text{F}$	新芯片		550		μs
I_{EN}	使能引脚电流	$V_{EN} = 0\text{V}$		-1		1	μA
R_{PULLDOWN}	下拉电阻	$V_{IN} = 3.3\text{V}$ (仅限新芯片)			100		Ω
V_{UVLO}	UVLO 阈值	V_{IN} 上升 (旧芯片)		2.25		2.65	V
		V_{IN} 上升 (新芯片)		1.28		1.62	
$V_{\text{UVLO(HYST)}}$	UVLO 迟滞	V_{IN} 迟滞 (旧芯片)			100		mV
		V_{IN} 迟滞 (新芯片)			130		
$V_{\text{EN(HI)}}$	高电平使能输入电压	$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (旧芯片)		1.7		V_{IN}	V
		$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (新芯片)		0.85		V_{IN}	
$V_{\text{EN(LOW)}}$	低电平使能输入电压	$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (旧芯片)				0.7	
		$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (新芯片)				0.425	
T_{SD}	热关断温度	关断, 温度升高	旧芯片		165		$^{\circ}\text{C}$
T_{SD}	热关断温度	关断, 温度升高	新芯片		170		$^{\circ}\text{C}$
T_{SD}	热关断温度	复位, 温度降低	旧芯片		140		$^{\circ}\text{C}$
T_{SD}	热关断温度	复位, 温度降低	新芯片		155		$^{\circ}\text{C}$

(1) 最小 $V_{IN} = V_{OUT} + 1\text{V}$ 或 2.7V , 以较大者为准。 $V_{OUT(\text{NOM})} = 5\text{V}$ 是在 $V_{IN(\text{NOM})} = 5.5\text{V}$ 时进行测试

(2) $V_{OUT(\text{NOM})} = 5\text{V}$ 是在 $V_{IN(\text{NOM})} = V_{OUT(\text{NOM})} + 1\text{V}$ 时进行测试

5.6 典型特性

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




图 5-1. TPS79630 输出电压与输出电流间的关系




图 5-2. TPS79633 输出电压与输出电流间的关系




图 5-3. TPS79628 输出电压与结温间的关系




图 5-4. TPS79633 输出电压与结温间的关系




图 5-5. TPS79628 接地电流与结温间的关系




图 5-6. TPS79633 接地电流与结温间的关系

5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




图 5-7. TPS79630 输出频谱噪声密度与频率间的关系




图 5-8. TPS79633 输出频谱噪声密度与频率间的关系




图 5-9. TPS79630 输出频谱噪声密度与频率间的关系




图 5-10. TPS79630 输出频谱噪声密度与频率间的关系




图 5-11. TPS79633 输出频谱噪声密度与频率间的关系





图 5-12. TPS79630 均方根输出噪声与旁路电容间的关系


5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




旧芯片

图 5-13. TPS79628 压降电压与结温间的关系




新芯片

图 5-14. TPS79633 压降电压与结温间的关系




旧芯片

图 5-15. TPS79630 波纹抑制与频率




旧芯片

图 5-16. TPS79630 波纹抑制与频率



旧芯片

图 5-17. TPS79630 波纹抑制与频率



新芯片

图 5-18. TPS79633 波纹抑制与频率

5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




图 5-19. TPS79633 波纹抑制与频率




图 5-20. 启动时间




图 5-21. 启动时间




图 5-22. TPS79618 线路瞬态响应




图 5-23. TPS79630 线路瞬态响应




图 5-24. TPS79633 线路瞬态响应

5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




图 5-25. TPS79628 负载瞬态响应




图 5-26. TPS79633 负载瞬态响应




图 5-27. TPS79625 上电和断电




图 5-28. TPS79633 上电和断电




图 5-29. TPS79630 压降电压与输出电流间的关系




图 5-30. TPS79633 压降电压与输出电流间的关系

5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




图 5-31. TPS79630 典型稳定性区域等效串联电阻 (ESR) 与输出电流间的关系
旧芯片




图 5-32. TPS79630 典型稳定性区域等效串联电阻 (ESR) 与输出电流间的关系
旧芯片




图 5-33. TPS79630 典型稳定性区域等效串联电阻 (ESR) 与输出电流间的关系
旧芯片

6 详细说明

6.1 概述

TPS796 低压降 (LDO) 稳压器具有许多射频和精密模拟应用所需的高性能及低电流消耗特性。高增益、高带宽误差环路提供了高 PSRR，在极低的余量 ($V_{IN} - V_{OUT}$) 下具有良好的电源抑制能力。该器件提供降噪引脚，可旁路由带隙基准产生的噪声并改善 PSRR，同时快速启动电路可在启动时对该电容器快速充电。该器件具有热保护和过流保护功能，额定工作温度范围为 -40°C 至 $+125^{\circ}\text{C}$ 。

6.2 功能方框图




图 6-1. 功能方框图：可调节版本 (旧芯片)




图 6-2. 功能方框图：固定版本 (旧芯片)




图 6-3. 功能方框图：可调节版本（新芯片）




图 6-4. 功能方框图：固定版本（新芯片）

6.3 特性说明

6.3.1 有源放电 (新芯片)

该器件具有一个内部下拉 MOSFET，当器件被禁用以主动释放输出电压时，该内部下拉 MOSFET 会将电阻 $R_{PULLDOWN}$ 接地。有源放电电路由使能引脚激活。

请勿依赖有源放电电路在输入电源崩溃后对输出电压进行放电，因为反向电流可能会从输出端流向输入端。这种反向电流会导致器件损坏，尤其是在使用大输出电容器时。在短时间内将反向电流限制为不超过器件额定电流的 5%。

6.3.2 关断

使能引脚 (EN) 为高电平有效。通过强制 EN 引脚超过 $V_{EN(high)}$ 来启用器件。通过强制 EN 引脚降至最大 EN 引脚低电平输入电压以下来关闭器件 (请参阅 [电气特性表](#))。如果不需要关断功能，请将 EN 连接到 IN。

6.3.3 启动

TPS796 (旧芯片) 使用启动电路为降噪电容器 C_{NR} (如果存在) 快速充电 (请参阅 [功能方框图](#))。该电路可实现极低的输出噪声和快速启动时间。NR 引脚为高阻抗，因此必须使用低泄漏 C_{NR} 电容器；大多数陶瓷电容器都适合这种配置。

为了实现最快的启动，请先施加 V_{IN} ，然后将使能引脚 (EN) 驱动为高电平。如果 EN 连接到 IN，则启动会稍慢一些。为了确保 C_{NR} 在启动期间完全充电，应使用 $0.1 \mu F$ 或更小的电容器。

TPS796 (新芯片) 具有内部软启动功能，可降低浪涌电流。

6.3.4 欠压锁定 (UVLO)

在内部电路正常工作之前，TPS796 使用欠压锁定电路使输出保持关断状态。UVLO 电路具有迟滞功能，有助于在稳压器首次开启时抑制输入电压下降 (请参阅 [电气特性表](#))。

UVLO 电路可确保在输入电源达到最小工作电压范围之前器件保持禁用状态，并确保在输入电源崩溃时器件关断。[图 6-5](#) 展示了 UVLO 电路对各种输入电压事件的响应。该图可以分为以下几个部分：

- 区域 A：在输入达到 UVLO 上升阈值之前，器件不会启动。
- 区域 B：正常运行，调节器件。
- 区域 C：高于 UVLO 下降阈值 (UVLO 上升阈值 - UVLO 迟滞) 的欠压事件。输出可能会超出稳压范围，但器件保持启用状态。
- 区域 D：正常运行，调节器件。
- 区域 E：低于 UVLO 下降阈值的欠压事件。由于存在负载和有源放电电路，该器件在大多数情况下会被禁用，并且输出会下降。当输入电压达到 UVLO 上升阈值时，器件将重新启用，随后会正常启动。
- 区域 F：正常运行，然后输入下降至 UVLO 下降阈值。
- 区域 G：当输入电压降至 UVLO 下降阈值以下达到 0V 时，该器件被禁用。输出会因为负载和有源放电电路而下降。




图 6-5. 典型 UVLO 运行

6.3.5 稳压器保护

TPS796 (旧芯片) PMOS 导通晶体管具有内置背二极管, 能够在输入电压降至输出电压以下时 (例如断电期间) 导通反向电流。电流是从输出传导到输入, 不受内部限制。如果预计会长时间在反向电压下工作, 则可能需要外部限制。

6.3.5.1 电流限值

在正常运行期间, TPS796 (旧芯片) 将输出电流限制在大约 2.8A。当启用限流功能时, 输出电压会线性缩减, 直到过流情况结束。虽然电流限制旨在防止器件发生严重故障, 但应注意不得超过封装的功率耗散额定值

对于新芯片该器件具有内部电流限制电路, 可在瞬态高负载电流故障或短路事件期间保护稳压器。电流限制采用混合砖墙式折返方案。电流限制在折返电压 ($V_{FOLD\ BACK}$) 下从砖墙式方案转换为折返方案。在输出电压高于 $V_{FOLD\ BACK}$ 的高负载电流故障中, 砖墙式方案将输出电流限制为电流限值 (I_{CL})。当电压降至 $V_{FOLD\ BACK}$ 以下时, 将激活折返电流限制, 在输出电压接近 GND 时按比例缩小电流。当输出短路时, 该器件会提供一个被称为短路电流限制 (I_{SC}) 的典型电流。电气特性表中列出了 I_{CL} 和 I_{SC} 。

对于此器件, $V_{FOLD\ BACK} = 0.4 \times V_{OUT(NOM)}$ 。

当器件处于限流状态时, 不会调节输出电压。当发生电流限制事件时, 由于功率耗散增加, 器件开始发热。当器件处于砖墙式电流限制时, 导通晶体管会耗散功率 $[(V_{IN} - V_{OUT}) \times I_{CL}]$ 。当器件输出短路且输出低于 $V_{FOLD\ BACK}$ 时, 导通晶体管将耗散功率 $[(V_{IN} - V_{OUT}) \times I_{SC}]$ 。如果触发热关断, 器件将关闭。器件冷却后, 内部热关断电路将器件重新接通。如果输出电流故障条件持续存在, 器件会在电流限制状态和热关断状态之间循环。更多有关电流限制的信息, 请参阅 [了解限制应用手册](#)。

图 6-6 显示了折返电流限制图。




图 6-6. 折返电流限制

6.3.5.2 热关断

该器件包含一个热关断保护电路，用于在导通晶体管的结温 (T_J) 上升到 $T_{SD}(\text{shutdown})$ (典型值) 时禁用器件。热关断迟滞可确认在温度降至 $T_{SD}(\text{reset})$ (典型值) 时器件复位 (导通)。

半导体芯片的热时间常数相当短，因此当达到热关断时，器件可以循环开关，直到功率耗散降低。由于器件上的 $V_{IN} - V_{OUT}$ 压降较大，或为大型输出电容器充电的浪涌电流较高，启动期间的功率耗散可能较高。在某些情况下，热关断保护功能会在启动完成之前禁用器件。

为了实现可靠运行，请将结温限制在 *建议运行条件* 表中列出的最大值。在超过这个最高温度的情况下运行会导致器件超出运行规格。虽然器件的内部保护电路旨在防止总体发热情况，但此电路并不用于替代适当的散热。使器件持续进入热关断状态或在超过建议的最高结温下运行会降低长期可靠性。

6.4 器件功能模式

表 6-1 提供了正常模式、压降模式和禁用模式之间的快速比较情况。

表 6-1. 器件功能模式比较

工作模式	参数			
	V_{IN}	EN	I_{OUT}	T_J
正常	$V_{IN} > V_{OUT(nom)} + V_{DO}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{CL}$	$T_J < T_{SD}$
压降	$V_{IN} < V_{OUT(nom)} + V_{DO}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{CL}$	$T_J < T_{SD}$
禁用	$V_{IN} < V_{UVLO}$	$V_{EN} < V_{EN(LO)}$	—	$T_J > T_{SD}$

6.4.1 正常运行

在下列条件下，器件的输出电压会稳定在标称值：

- 输入电压大于标称输出电压加上压降电压 ($V_{OUT(nom)} + V_{DO}$)。
- 使能电压先前已超过使能上升阈值电压，但尚未降至低于使能下降阈值。
- 输出电流小于电流限制 ($I_{OUT} < I_{CL}$)。
- 器件结温低于热关断温度 ($T_J < T_{SD}$)。

6.4.2 压降运行

如果输入电压低于标称输出电压与指定压降电压之和，但仍满足正常工作模式的所有其他条件，则器件将工作在压降模式。在此模式下，输出电压会跟踪输入电压。在该模式下器件的瞬态性能会显著下降，因为导通器件处于三极管状态，不再控制流过 LDO 的电流。压降过程中的线路或负载瞬态可能会导致输出电压偏差较大。

当器件处于稳定压降状态（是指器件处于压降状态时， $V_{IN} < V_{OUT(NOM)} + V_{DO}$ ，紧随正常稳压状态，但不在启动期间）时，导通晶体管被驱动到欧姆区或三极管区域。当输入电压恢复到大于或等于标称输出电压加上压降电压 ($V_{OUT(NOM)} + V_{DO}$) 的值时，输出电压可能会过冲很短的时间，而器件会将导通晶体管拉回到线性区域。

6.4.3 禁用

在下列情况下，该器件被禁用：

- 使能电压小于使能下降阈值电压或尚未超过使能上升阈值。
- 器件结温高于热关断温度 ($T_J > T_{SD}$)。

TPS796（新芯片）禁用时，输出电压还通过从输出端到接地端的内部放电电路对地主动放电。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

TPS796 低压降 (LDO) 稳压器经过优化，适用于噪声敏感型设备。该器件具有极低压降电压、高 PSRR、超低输出噪声、低静态电流和使能输入，可在稳压器关闭时将电源电流降至 $1\ \mu\text{A}$ 以下。

7.1.1 建议的电容器类型

该器件设计为在输入和输出端使用低等效串联电阻 (ESR) 陶瓷电容器实现稳定。多层陶瓷电容器已成为这些类型应用的业界标准并推荐使用，但必须结合良好的判断力使用。采用 X7R、X5R 和 C0G 额定电介质材料的陶瓷电容器可在整个温度范围内提供相对良好的电容稳定性，而由于电容变化较大，因此建议不要使用 Y5V 额定电容器。

无论选择哪种陶瓷电容器类型，有效电容都会随工作电压和温度的变化而变化。通常，预计有效电容会降低多达 50%。建议运行条件表中建议的输入和输出电容器会考虑约为标称值的 50% 的有效电容。

7.1.2 输入和输出电容器要求

需要一个 $2.2\ \mu\text{F}$ 或更大的陶瓷输入旁路电容器，连接在 IN 和 GND 之间，并靠近 TPS796，该电容器能够确保稳定性，并改善瞬态响应、噪声抑制和纹波抑制。如果有可能出现较大、快速上升时间的负载瞬态且器件距离电源几英寸远的话，有可能需要一个更大电容值的输入电容器。

与大多数低压降稳压器一样，TPS796 需要在 OUT 和 GND 之间连接一个输出电容器，以稳定内部控制环路。建议的最小电容器为 $1\ \mu\text{F}$ 。任何 $1\ \mu\text{F}$ 或更大的陶瓷电容器均适用。

7.1.3 前馈电容器 (C_{FF})

对于可调节电压版本器件，可将前馈电容器 (C_{FF}) 从 OUT 引脚连接到 FB 引脚。 C_{FF} 可改善瞬态、噪声和 PSRR 性能，但不是实现稳压器稳定性所必需的。建议运行条件表中列出了建议的 C_{FF} 值。可以使用更高的电容 C_{FF} ；但是，启动时间会增加。有关 C_{FF} 权衡的详细说明，请参阅 [使用前馈电容器和低压降稳压器的优缺点应用手册](#)。

对于旧芯片，可以通过 [方程式 1](#) 来估算 C_{FF} ：

$$C1 = \frac{(3 \times 10^{-7}) \times (R1 + R2)}{(R1 \times R2)} \quad (1)$$

图 7-1 中的表显示了该电容器在多个电阻比下的建议值。如果不使用此电容器（例如在单位增益配置中），则建议使用的最小输出电容器是 $2.2\ \mu\text{F}$ 而非 $1\ \mu\text{F}$ 。

7.1.4 可调配置

如图 7-1 所示，使用外部电阻分压器对 TPS79601 可调节稳压器的输出电压进行编程。




图 7-1. 典型应用，可调节输出

输出电压可根据 方程式 2 计算得出：

$$V_{OUT} = V_{REF} \times \left(1 + \frac{R1}{R2}\right) \quad (2)$$

其中：

- $V_{REF} = 1.2246V$ 典型值 (内部基准电压)

对于 TPS796 (旧芯片)，须选择电阻器 R_1 和 R_2 以获得大约 $40 \mu A$ 的分压器电流。较低值的电阻器可用于提高噪声性能，但该器件会耗费更多功率。避免选择较高的值，因为 FB 处的漏电流会增加输出电压误差。

推荐的设计过程是选择 $R_2 = 30.1k\Omega$ 来将分压器电流设置为 $40 \mu A$ ，选择 $C_1 = 15pF$ 以确保稳定性，然后使用 方程式 3 来计算 R_1 ：

$$R1 = \left(\frac{V_{OUT}}{V_{REF}} - 1\right) \times R2 \quad (3)$$

同样，对于 TPS796 (新芯片)，若要忽略 FB 引脚电流误差项的影响并实现出色的精度，应选择 R_2 等于或小于 $550k\Omega$ ，使流经 R_1 和 R_2 的电流至少比电气特性表中列出的 I_{FB} 电流大五倍。降低 R_2 的值可提高抗噪声注入于干扰的能力。提高 R_2 的值可降低静态电流，从而在低负载电流下实现更高的效率。方程式 4 计算提供最大反馈分压器串联电阻的设置。

$$(R1 + R2) \leq V_{OUT} / (I_{FB} \times 5) \quad (4)$$

7.1.5 负载瞬态响应

负载阶跃瞬态响应是 LDO 对负载电流阶跃的输出电压响应，从而维持输出电压调节。负载瞬态响应期间有两个关键的转换：从轻负载向重负载的转换以及从重负载向轻负载的转换。图 7-2 中所示区域的细分如下。区域 A、E 和 H 是输出电压处于稳定状态的区域。




图 7-2. 负载瞬态波形

在从轻负载转换到重负载期间：

- 初始电压骤降是输出电容器电荷耗尽和输出电容器寄生阻抗所致 (区域 B)
- 从骤降中恢复是由于 LDO 增加了拉电流，并实现输出电压调节 (区域 C)

- LDO 提供大电流导致初始电压上升，并导致输出电容器电荷增加 (区域 F)
- 从上升中恢复是由于 LDO 降低了拉电流，同时负载使输出电容放电 (区域 G)

较大的输出电容可降低负载瞬态期间的峰值，但会减慢器件的响应速度。更大的直流负载也会降低峰值，因为转换振幅降低，并且为输出电容器提供了更高的电流放电路径。

7.1.6 压降电压

TPS796 使用一个 PMOS 导通晶体管来实现低压降电压。当 $(V_{IN} - V_{OUT})$ 低于压降电压 (V_{DO}) 时，PMOS 导通晶体管处于其运行的线性区域并且输入到输出电阻是 PMOS 导通晶体管的 $r_{DS(on)}$ 。由于 PMOS 晶体管在压降时的行为类似于电阻器，因此 V_{DO} 大致与输出电流成比例。

7.1.6.1 退出压降

某些应用具有会使 LDO 进入压降状态的瞬态，例如启动期间 V_{IN} 上的斜坡较慢。与其他 LDO 一样，从这些条件中恢复时，输出可能会过冲。当压摆率和电压电平处于正确范围内时，斜升输入电源会导致 LDO 在启动时过冲，如图 7-3 所示。使用使能信号来避免这种情况。




图 7-3. 启动至压降

超出压降的线路瞬变也会导致稳压器输出过冲。这些过冲是由于误差放大器驱动导通元件的栅极电容并将栅极恢复到正确电压以进行适当调节。图 7-4 说明了栅极电压在内部发生的情况，以及如何在运行期间引起过冲。当 LDO 处于压降状态时，栅极电压 (V_{GS}) 会一直下拉至接地，以便为通流器件提供尽可能低的导通电阻。但是，如果器件处于压降状态时发生线路瞬变，则环路未处于稳压状态，并可能导致输出过冲，直到环路响应、输出电流将输出电压拉回到稳压状态。如果这些瞬变不可接受，则继续在系统中添加输入电容，直到瞬变足够慢，可以减少过冲。




图 7-4. 压降产生的线路瞬变

7.1.7 降噪引脚 (旧芯片)

内部电压基准是 LDO 稳压器中的主要噪声源。TPS796 (旧芯片) 具有降噪 (NR) 引脚，通过 $250\text{k}\Omega$ 内部电阻器连接到电压基准。 $250\text{k}\Omega$ 内部电阻器与连接到 NR 引脚的外部旁路电容器相结合，形成了一个低通滤波器，可降低电压基准噪声，从而降低稳压器输出的噪声。为了使稳压器正常运行，从 NR 引脚流出的电流必须最小，因为任何漏电流都会在内部电阻器上产生 IR 压降，从而产生输出误差。因此，旁路电容器必须具有最小的漏电流。旁路电容器的容值不得超过 $0.1\ \mu\text{F}$ ，以确保在旧芯片图 6-2 功能方框图所示的内部开关提供的快速启动时间内，电容器能够完全充电。由于内部 $250\text{k}\Omega$ 电阻器和外部电容器在旁路引脚处产生的 RC 时间常数，随着旁路电容增大，输出的启动速度会减慢。

7.1.8 功率耗散 (P_D)

了解器件功率耗散并正确确定连接到接片或焊盘的热平面尺寸，对于避免热关断并提供可靠运行至关重要。

对于一阶近似，器件的功率耗散取决于输入电压和负载条件。方程式 5 用于近似计算 P_D ：

$$P_D = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (5)$$

通过使用实现所需输出电压的最低可能输入电压可大大减小功率耗散并提高效率。

器件的主要热传导路径是通过封装上的散热焊盘或 SOT-223 (DCQ) 和 TO-263 (KTT) 封装的 GND 焊盘。因此，必须将散热焊盘和 GND 焊盘焊接到器件下方的铜焊盘区域。此焊盘区域包含一组镀通孔，可将热量传导到任何内部平面区域或底部覆铜平面。接片必须连接到地。

最大功耗决定了该器件允许的最高结温 (T_J)。根据 [方程式 6](#)，功率耗散和结温通常与 PCB 和器件封装组合的结至环境热阻 ($R_{\theta JA}$) 和环境空气温度 (T_A) 有关。[方程式 7](#) 会重新排列 [方程式 6](#) 用于输出电流。

$$T_J = T_A + (R_{\theta JA} \times P_D) \quad (6)$$

$$I_{OUT} = (T_J - T_A) / [R_{\theta JA} \times (V_{IN} - V_{OUT})] \quad (7)$$

遗憾的是，此热阻 ($R_{\theta JA}$) 在很大程度上取决于特定 PCB 设计中内置的散热能力，因此会因铜总面积、铜重量和平面位置而异。[建议运行条件](#) 表中记录的 $R_{\theta JA}$ 由 JEDEC 标准 PCB 和铜扩散面积决定，仅用作封装热性能的相对测量。

7.2 典型应用

[图 7-5](#) 中显示了一个典型应用电路。




图 7-5. 典型应用电路

7.2.1 设计要求

[表 7-1](#) 列出了设计参数。



表 7-1. 设计参数

参数	设计要求
输入电压	4.3V
输出电压	3.3V
最大输出电流	700mA
输出电容器	10µF

7.2.2 详细设计过程

对于此设计示例，选择了 3.3V 固定电压器件。该器件由 4.3V 电源轨供电，可在 V_{IN} 和 V_{OUT} 之间保持 1V 的余量，以确保器件在设计的所有负载和温度条件下都保持稳定。负载要求最低 600mA，最高 1A，100kHz 时 PSRR 为 40dB。

7.2.3 应用曲线



7.2.4 最佳设计实践

将至少一个 $1\mu\text{F}$ 陶瓷电容器放置得尽可能靠近稳压器的 OUT 引脚。

请勿将输出电容器放置在距离稳压器超过 10mm 的位置。

在稳压器的 IN 引脚和 GND 输入之间连接一个 $2.2\mu\text{F}$ 低等效串联电阻 (ESR) 电容器。

请勿超出绝对最大额定值。

7.3 电源相关建议

此类器件设计为在 2.7V 至 5.5V 的输入电源电压范围内运行。输入电压范围为器件提供了足够的余量，以实现稳定的输出。该输入电源经过良好调节并保持稳定。如果输入电源存在噪声，则附加具有低 ESR 的输入电容器有助于提高输出噪声性能。

7.4 布局

7.4.1 布局指南

7.4.1.1 对于改进 PSRR 和噪声性能的电路板布局布线建议

为改善 PSRR、输出噪声和瞬态响应等交流测量，在设计电路板时应分别为 V_{IN} 和 V_{OUT} 提供独立的接地层，并且仅在器件的接地引脚上连接接地层。此外，针对旁路电容器的接地连接必须直接接至器件的接地引脚。

7.4.1.2 稳压器安装

SOT223-6 封装接片以电气方式接地。为了尽可能提高散热性能，必须将表面贴装版本的接片直接焊接到电路板覆铜区。增大铜面积可改善散热。

有关器件的焊盘占用空间建议，请参阅 [表面贴装器件的焊盘建议应用手册](#)，该手册可从 TI 网站 (www.ti.com) 获取。

7.4.1.3 估算结温

使用热指标 Ψ_{JT} 和 Ψ_{JB} (如热性能信息表中所示)，可以用相应的公式 (在 [方程式 8](#) 中给出) 估算结温。为了实现向后兼容性，还列出了较旧的 $R_{\theta\text{JC,Top}}$ 参数。

$$\Psi_{\text{JT}}: T_{\text{J}} = T_{\text{T}} + \Psi_{\text{JT}} \cdot P_{\text{D}}$$

$$\Psi_{\text{JB}}: T_{\text{J}} = T_{\text{B}} + \Psi_{\text{JB}} \cdot P_{\text{D}}$$

(8)

其中：

- P_{D} 是耗散功率，如 [方程式 8](#) 所示。

- T_T 器件封装顶部中间位置的温度
- T_B 是在 PCB 表面距器件封装 1mm 测得的 PCB 温度 (如 图 7-9 所示)。

备注

T_T 和 T_B 都可以使用实际测温仪 (红外温度计) 在实际应用板上进行测得。

有关测量 T_T 和 T_B 的详细信息, 请参阅 [使用新的热指标应用手册](#) (可从 [www.ti.com](#) 下载)。

参考 图 7-8 可看到, 新的热指标 (Ψ_{JT} 和 Ψ_{JB}) 对电路板尺寸的依赖度极低。即使用 Ψ_{JT} 或 Ψ_{JB} 及 方程式 8 时, 只需简单测量 T_T 或 T_B 即可估算 T_J , 此时无需考虑应用板的尺寸。





图 7-8. Ψ_{JT} 和 Ψ_{JB} 与电路板尺寸间的关系

有关 TI 为何不建议使用 $\theta_{JC(top)}$ 确定散热特性的更详细讨论, 请参阅 [使用新的热指标应用报告](#) (可从 [www.ti.com](#) 下载)。有关详细信息, 请参阅 [半导体和 IC 封装热指标应用手册](#) (也可从 TI 网站获取)。



A. T_T 是在 X 和 Y 维度轴的中心测得的。

B. T_B 在 PCB 表面上的封装引线 下方测得。

图 7-9. T_T 和 T_B 的测量点

7.4.2 布局示例




图 7-10. TPS79601 (可调电压版本) : DRB 布局示例




图 7-11. TPS796xx (固定电压版本) : DRB 布局示例

8 器件和文档支持

8.1 器件支持

8.1.1 开发支持

8.1.1.1 评估模块

评估模块 (EVM) 可与 TPS796 配套使用，帮助评估初始电路性能。[TPS79601DRBEVM 评估模块](#)可在 TI 网站上的产品文件夹中获取，也可直接从 [TI 网上商店](#) 购买。

8.1.1.2 Spice 模型

分析模拟电路和系统的性能时，使用 SPICE 模型通常有利于对电路性能进行计算机仿真。您可以从产品文件夹中的仿真模型下获取 TPS796 的 SPICE 模型。

8.1.2 器件命名规则

表 8-1. 提供的选项

产品 ⁽¹⁾	说明
TPS796xx(x)yyy z M3	<p>xx(x) 是标称输出电压 (例如 28 = 2.8V, 285 = 2.85V, 01 = 可调节)。</p> <p>yyy 为封装指示符。</p> <p>z 为封装数量。M3 是仅使用新制造流程的器件的后缀指示符 (CSO : RFB)。没有这个后缀的器件可以随附旧芯片 (CSO : DLN) 或新芯片 (CSO : RFB)。卷带封装标签提供 CSO 信息以区分正在使用的芯片。全篇对新芯片和旧芯片的器件性能进行了说明。</p>

(1) 如需了解最新的封装及订购信息，请参阅本文档末尾的封装选项附录，或访问 www.ti.com 查看器件产品文件夹。

8.2 文档支持

8.2.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [使用新的热指标应用手册](#)
- 德州仪器 (TI), [半导体和 IC 封装热指标应用手册](#)
- 德州仪器 (TI), [TPS799xxEVM-105 用户指南](#)
- 德州仪器 (TI), [表面贴装器件的焊盘建议应用手册](#)

8.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision Q (June 2025) to Revision R (January 2026)	Page
• 为“新芯片”添加了 DRB 热性能信息.....	5

Changes from Revision P (January 2015) to Revision Q (June 2025)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 将器件名称更改为精简的 <i>TPS796</i> ，以便将所有电压选项器件合并到一个器件名称下.....	1
• 更改了整个文档以与当前系列格式保持一致.....	1
• 向文档添加了新器件 (M3).....	1
• 通篇添加了区分新芯片和旧芯片信息的命名规则.....	1
• 更改了 <i>特性、应用和说明</i> 部分.....	1
• 更改了 <i>引脚配置和功能</i> 部分.....	3
• 向 <i>典型特性</i> 部分添加了新器件图表.....	8
• 在 <i>功能方框图</i> 部分添加了新的芯片方框图.....	14
• 添加了 <i>有源放电 (新芯片)</i> 部分.....	16
• 更改了 <i>关断</i> 部分.....	16
• 更改了“ <i>欠压锁定 (UVLO)</i> ”部分.....	16
• 更改了 <i>稳压器保护</i> 部分并添加了子章节.....	17
• 在 <i>压降运行</i> 部分第二段中添加了对稳定压降状态的讨论.....	19
• 在 <i>应用信息</i> 中添加了子章节.....	20
• 更改了 <i>设计参数表</i>	25
• 更改了 <i>详细设计过程</i> 部分.....	25
• 更改了 <i>应用曲线</i> 部分.....	26
• 将标题 <i>注意事项</i> 更改为 <i>最佳设计实践</i>	26
• 新增了 <i>估算结温</i> 一节.....	26
• 向 <i>可用选项表</i> 中添加了 M3 信息.....	30

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS79601DCQ	Active	Production	SOT-223 (DCQ) 6	78 TUBE	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79601
TPS79601DCQ.A	Active	Production	SOT-223 (DCQ) 6	78 TUBE	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79601
TPS79601DCQG4	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79601
TPS79601DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79601
TPS79601DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79601
TPS79601DCQRM3	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79601
TPS79601DRBR	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CES
TPS79601DRBR.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CES
TPS79601DRBRG4	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CES
TPS79601DRBRM3	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CES
TPS79601DRBT	Active	Production	SON (DRB) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CES
TPS79601DRBT.A	Active	Production	SON (DRB) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CES
TPS79601DRBTG4	Active	Production	SON (DRB) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CES
TPS79601KTTR	NRND	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TPS 79601
TPS79601KTTR.A	NRND	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TPS 79601
TPS79601KTTRG3	NRND	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TPS 79601
TPS79613DRBR	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CCT
TPS79613DRBR.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CCT
TPS79618DCQ	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79618
TPS79618DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU SN	Level-2-260C-1 YEAR	-40 to 125	PS79618
TPS79618DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79618
TPS79618DCQRM3	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79618
TPS79618KTTR	Active	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-	TPS 79618
TPS79618KTTR.A	Active	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TPS 79618
TPS79625DCQ	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79625

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS79625DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79625
TPS79625DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79625
TPS79625DCQRM3	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79625
TPS79625KTTR	Active	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-	TPS 79625
TPS79625KTTR.A	Active	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TPS 79625
TPS79628DCQ	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79628
TPS79628DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79628
TPS79628DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79628
TPS79630DCQ	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79630
TPS79630DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79630
TPS79630DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79630
TPS79630KTTR	Active	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-	TPS 79630
TPS79630KTTR.A	Active	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TPS 79630
TPS79633DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU SN	Level-2-260C-1 YEAR	-40 to 125	PS79633
TPS79633DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79633
TPS79633DCQRG4	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79633
TPS79633DCQRM3	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79633
TPS79633KTTR	NRND	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-	TPS 79633
TPS79633KTTR.A	NRND	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TPS 79633
TPS79633KTTRG3	NRND	Production	DDPAK/ TO-263 (KTT) 5	500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TPS 79633
TPS79650DCQ	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79650
TPS79650DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79650
TPS79650DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79650
TPS79650DRBR	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BYZ
TPS79650DRBR.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BYZ

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS79650DRBT	Active	Production	SON (DRB) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BYZ
TPS79650DRBT.A	Active	Production	SON (DRB) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BYZ
TPS79650DRBTG4	Active	Production	SON (DRB) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BYZ

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS79601DCQR	SOT-223	DCQ	6	2500	330.0	12.4	6.85	7.3	1.88	8.0	12.0	Q3
TPS79601DCQRM3	SOT-223	DCQ	6	2500	330.0	12.4	7.05	7.4	1.9	8.0	12.0	Q3
TPS79601DRBR	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS79601DRBRM3	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS79601DRBT	SON	DRB	8	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS79601KTTR	DDPAK/ TO-263	KTT	5	500	330.0	24.4	10.9	16.1	4.9	16.0	24.0	Q2
TPS79613DRBR	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS79618DCQR	SOT-223	DCQ	6	2500	330.0	12.4	6.85	7.3	1.88	8.0	12.0	Q3
TPS79618DCQRM3	SOT-223	DCQ	6	2500	330.0	12.4	7.05	7.4	1.9	8.0	12.0	Q3
TPS79618KTTR	DDPAK/ TO-263	KTT	5	500	330.0	24.4	10.9	16.1	4.9	16.0	24.0	Q2
TPS79625DCQR	SOT-223	DCQ	6	2500	330.0	12.4	6.85	7.3	1.88	8.0	12.0	Q3
TPS79625DCQRM3	SOT-223	DCQ	6	2500	330.0	12.4	7.05	7.4	1.9	8.0	12.0	Q3
TPS79625KTTR	DDPAK/ TO-263	KTT	5	500	330.0	24.4	10.9	16.1	4.9	16.0	24.0	Q2
TPS79628DCQR	SOT-223	DCQ	6	2500	330.0	12.4	7.1	7.45	1.88	8.0	12.0	Q3


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS79630DCQR	SOT-223	DCQ	6	2500	330.0	12.4	7.1	7.45	1.88	8.0	12.0	Q3
TPS79630KTTR	DDPAK/ TO-263	KTT	5	500	330.0	24.4	10.9	16.1	4.9	16.0	24.0	Q2
TPS79633DCQR	SOT-223	DCQ	6	2500	330.0	12.4	6.85	7.3	1.88	8.0	12.0	Q3
TPS79633DCQRM3	SOT-223	DCQ	6	2500	330.0	12.4	7.05	7.4	1.9	8.0	12.0	Q3
TPS79633KTTR	DDPAK/ TO-263	KTT	5	500	330.0	24.4	10.9	16.1	4.9	16.0	24.0	Q2
TPS79650DCQR	SOT-223	DCQ	6	2500	330.0	12.4	7.1	7.45	1.88	8.0	12.0	Q3
TPS79650DRBR	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS79650DRBT	SON	DRB	8	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS79601DCQR	SOT-223	DCQ	6	2500	356.0	356.0	36.0
TPS79601DCQRM3	SOT-223	DCQ	6	2500	366.0	364.0	50.0
TPS79601DRBR	SON	DRB	8	3000	353.0	353.0	32.0
TPS79601DRBRM3	SON	DRB	8	3000	367.0	367.0	35.0
TPS79601DRBT	SON	DRB	8	250	213.0	191.0	35.0
TPS79601KTTR	DDPAK/TO-263	KTT	5	500	356.0	356.0	45.0
TPS79613DRBR	SON	DRB	8	3000	353.0	353.0	32.0
TPS79618DCQR	SOT-223	DCQ	6	2500	356.0	356.0	36.0
TPS79618DCQRM3	SOT-223	DCQ	6	2500	340.0	340.0	38.0
TPS79618KTTR	DDPAK/TO-263	KTT	5	500	356.0	356.0	45.0
TPS79625DCQR	SOT-223	DCQ	6	2500	356.0	356.0	36.0
TPS79625DCQRM3	SOT-223	DCQ	6	2500	340.0	340.0	38.0
TPS79625KTTR	DDPAK/TO-263	KTT	5	500	356.0	356.0	45.0
TPS79628DCQR	SOT-223	DCQ	6	2500	346.0	346.0	29.0
TPS79630DCQR	SOT-223	DCQ	6	2500	346.0	346.0	29.0
TPS79630KTTR	DDPAK/TO-263	KTT	5	500	356.0	356.0	45.0
TPS79633DCQR	SOT-223	DCQ	6	2500	356.0	356.0	36.0
TPS79633DCQRM3	SOT-223	DCQ	6	2500	340.0	340.0	38.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS79633KTTR	DDPAK/TO-263	KTT	5	500	356.0	356.0	45.0
TPS79650DCQR	SOT-223	DCQ	6	2500	346.0	346.0	29.0
TPS79650DRBR	SON	DRB	8	3000	353.0	353.0	32.0
TPS79650DRBT	SON	DRB	8	250	213.0	191.0	35.0

TUBE


*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
TPS79601DCQ	DCQ	SOT-223	6	78	543	8.6	3606.8	2.67
TPS79601DCQ.A	DCQ	SOT-223	6	78	543	8.6	3606.8	2.67

EXAMPLE BOARD LAYOUT


DCQ0006A

SOT - 1.8 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4214845/C 11/2021

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
6. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DCQ0006A

SOT - 1.8 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4214845/C 11/2021

NOTES: (continued)


7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

DRB 8

GENERIC PACKAGE VIEW

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4203482/L


DRB0008B



PACKAGE OUTLINE

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4218876/A 12/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218876/A 12/2017

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
81% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X


4218876/A 12/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

KTT (R-PSFM-G5)

PLASTIC FLANGE-MOUNT PACKAGE



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-SM-782 is recommended for alternate designs.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525.
 - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.
 - This package is designed to be soldered to a thermal pad on the board. Refer to the Product Datasheet for specific thermal information, via requirements, and recommended thermal pad size. For thermal pad sizes larger than shown a solder mask defined pad is recommended in order to maintain the solderable pad geometry while increasing copper area.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月