

*Application Note***AM625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 系列处理器硬件设计指南****摘要**

本硬件设计指南概述了电路板设计人员在使用任何 AM625、AM623、AM625SIP、AM625-Q1 和 AM620-Q1 系列处理器时应遵循的设计注意事项。本应用手册可作为电路板设计人员在电路板设计的不同阶段使用的指南。此外，还提供了处理器产品页面、相关配套资料、E2E 常见问题解答和其他常见参考文档的链接，可帮助电路板设计人员优化电路板设计工作和进度。

内容

1 引言	2
1.1 开始电路板设计之前的准备工作.....	3
1.2 处理器选择.....	3
1.3 技术文档.....	3
1.4 设计文档.....	3
2 方框图	3
2.1 创建方框图.....	3
2.2 选择引导模式.....	4
2.3 确认引脚复用 (多路复用兼容性)	5
3 电源	5
3.1 电源架构.....	5
3.2 电源轨.....	5
3.3 确定电路板电源要求.....	7
3.4 电源滤波器.....	8
3.5 电源去耦和大容量电容.....	8
3.6 电源排序.....	8
3.7 电源诊断.....	9
3.8 电源监控.....	9
4 时钟	9
4.1 处理器时钟输入.....	9
4.2 时钟输出.....	10
5 JTAG (联合测试行动组)	10
5.1 JTAG/仿真.....	10
6 配置 (处理器) 和初始化 (处理器和器件)	11
6.1 处理器复位.....	11
6.2 引导模式配置的锁存.....	11
6.3 复位附加器件.....	11
6.4 看门狗计时器.....	12
7 处理器外设	12
7.1 跨域选择外设.....	12
7.2 存储器 (DDRSS).....	13
7.3 媒体和数据存储接口.....	13
7.4 使用通用平台 3 端口千兆位以太网交换机 (CPSW3G) 的以太网接口.....	14
7.5 可编程实时单元子系统 (PRUSS).....	14
7.6 通用串行总线 (USB) 子系统.....	14
7.7 通用连接外设.....	14
7.8 显示屏子系统 (DSS).....	15

7.9 摄像头子系统 (CSI).....	15
7.10 处理器电源引脚、未使用外设和 IO 的连接.....	15
8 处理器 IO (LVC MOS 或开漏或失效防护型 IO 缓冲器) 的接口和仿真.....	16
8.1 AM625/AM623.....	16
8.2 AM625-Q1 / AM620-Q1.....	16
8.3 AM625SIP.....	16
9 功耗和散热分析.....	16
9.1 功耗.....	16
9.2 不同电源轨的最大电流.....	16
9.3 电源模式.....	16
9.4 热设计指南.....	16
10 原理图设计、捕获和审阅.....	17
10.1 选择元件和值.....	17
10.2 原理图设计和捕获.....	17
10.3 原理图审阅.....	17
11 布局规划、布局、布线指南、电路板层和仿真.....	17
11.1 PCB 设计迂回布线.....	18
11.2 DDR 设计和布局指南.....	18
11.3 高速差分信号布线指南.....	18
11.4 电路板层数和堆叠.....	18
11.5 运行仿真时应遵循的步骤参考.....	19
12 器件处理和组装.....	19
12.1 焊接建议.....	19
13 参考文献.....	19
13.1 AM625SIP.....	19
13.2 AM625/AM623.....	19
13.3 AM625-Q1 / AM620-Q1.....	19
13.4 AM625 / AM623 / AM625-Q1 / AM620-Q1.....	20
13.5 所有 AM62x 系列处理器通用.....	20
14 术语.....	20
15 修订历史记录.....	23

商标

所有商标均为其各自所有者的财产。

1 引言

AM625、AM623、AM625SIP、AM625-Q1 和 AM620-Q1 系列处理器的硬件设计指南为使用该处理器系列的任何处理器进行设计提供了一个起点。此硬件设计指南概述了建议的设计流程和设计阶段，并重点介绍了需要关注的重要设计层面和要求。请注意，本文档不包含完成电路板设计所需的所有信息。许多情况下，本文档参考了器件特定配套资料和其他各类用户指南作为特定信息来源。

此硬件设计指南（文档）条理有序，先介绍了在电路板设计初始规划阶段必须做出的决策，然后介绍了关键器件的选型及电气和散热要求。为确保电路板设计成功，应在每一部分讨论的问题得到解决后再进行下一部分。

备注

硬件设计指南适用于 ALW、AMC 和 AMK 封装处理器。

此硬件设计指南可能并未涵盖电路板设计的所有方面。

备注

这些处理器系列能够满足安全要求。

硬件设计指南的重点是非安全应用。

1.1 开始电路板设计之前的准备工作

该处理器系列包含多种外设和处理功能，但并非所有这些外设和功能都用于每个设计中。因此，使用同一处理器的不同设计的要求可能存在很大差异，具体取决于目标应用。电路板设计人员应在选择处理器和确定板级实现细节之前了解相关要求。此外，电路板设计可能需要额外的电路才能在目标环境中正常运行。请参阅 [TI.com](#) 上的最新配套资料，包括器件特定数据表、器件勘误表、TRM 和 SK 用户指南，了解如何选择处理器并确定以下内容：

- 处理器运行的预期环境条件、目标引导模式、存储类型和使用的接口
- 所选处理器中每个内核的处理（性能）要求
- 外部或集成存储器、要使用的外部 DDR 存储器类型、速度、大小
- 用于所连接器件的处理器外设

1.2 处理器选择

处理器选型是电路板设计过程中最重要的一步。要获取处理器架构以及选择处理器型号、特性、封装（ALW、AMC、AMK）和速度等级的概览，请参阅器件特定数据表的功能方框图和器件比较一节。

当需要集成存储器（LPDDR4）时，选择 AM625SIP 处理器。

1.2.1 AM625SIP 数据表注释

AM625SIP – AM6254 具有集成 LPDDR4 SDRAM 的 Sitara™ 处理器数据表参考 AM62x Sitara™ 处理器数据表。使用 AM625SIP 处理器时，建议综合参考两个数据表。

1.2.2 AM625 和 AM625SIP 电路板设计兼容性

AM625SIP 处理器使用与 ALW 封装 AM6254 处理器类似的封装，其中 AM625SIP AMK 封装的尺寸与 AM6254 ALW 封装相同，大多数 AM625SIP AMK 封装焊球具有与 AM6254 ALW 封装相同的信号功能分配。

AM625SIP 焊球分配例外情况列在器件特定数据表（AM625SIP – 具有集成 LPDDR4 SDRAM 的 AM6254 Sitara™ 处理器）的引脚属性和信号说明部分。

不建议将 AM625SIP 用作现有 AM625 电路板上的直接替代产品。在 AM625 电路板上使用 AM625SIP 之前，需要进行设计更改。

1.3 技术文档

[TI.com](#) 上的处理器产品页面提供了许多与所选处理器相关的文档。强烈建议在开始电路板设计之前通读这些文档。

以下链接中汇总了在开始进行定制电路板设计时可以参考的配套资料。

[\[常见问题解答\] AM625 定制电路板硬件设计 - 入门配套资料](#)

[\[常见问题解答\] AM623 定制电路板硬件设计 - 入门配套资料](#)

[\[常见问题解答\] AM625SIP 定制电路板硬件设计 - 入门配套资料](#)

[\[常见问题解答\] AM625-Q1 或 AM620-Q1 定制电路板硬件设计 - 入门配套资料](#)

1.4 设计文档

建议定期更新设计文档，以获取电路板设计不同阶段的所有要求、更新和观察结果。这些更新的信息提供文档包的基础，而且在寻求外部审核支持时需要使用这类设计文档。

2 方框图

详细的方框图涵盖了所有功能块和所需的接口，是设计成功电路板的关键。

2.1 创建方框图

准备详细的方框图是电路板设计期间的一个重要阶段。该方框图应包括所有主要功能块、处理器运行的相关器件（例如：PMIC）和附加器件。该方框图应展示用于实现处理器和附加器件互连的接口和 IO。

在构建方框图时，以下资源可用作支持文档：

- SK-AM62B-P1 (带 PMIC 的 AM625/AM623 入门套件 EVM) 、 SK-AM62-LP (适用于低功耗 Sitara™ 处理器的 AM625-Q1/AM620-Q1 入门套件) 、 SK-AM62-SIP (适用于 Sitara™ 处理器的 AM62x 系统级封装 (AM625SIP) 入门套件) 和任何其他可用的 SK 均可为开始电路板设计提供良好的信息来源。
- 下面提到的 TI.com 处理器产品文件夹链接提供器件特定功能方框图、数据表、用户指南、器件勘误表、应用手册、设计注意事项以及适用于不同应用的其他相关信息。设计和开发部分包括 SK 信息、设计工具、仿真模型和软件信息。支持和培训相关信息中提供指向普遍适用的 [E2E](#) 主题和 [常见问题解答](#) 的链接。
 - [AM625 产品文件夹](#)
 - [AM623 产品文件夹](#)
 - [AM625SIP 产品文件夹](#)
 - [AM625-Q1 产品文件夹](#)
 - [AM620-Q1 产品文件夹](#)

2.2 选择引导模式

建议在方框图中指示配置的引导模式。这包括主引导和备用引导。

处理器系列包含多个支持引导模式的外设接口。示例包括：eMMC、多媒体卡/安全数字 (MMC/SD)、QSPI、OSPI、GPMC NAND、GPMC NOR、以太网、USB (设备和主机) 、串行闪存、xSPI 和内部集成电路 (I2C)。处理器系列支持主引导模式选项和可选备份引导模式选项。如果主引导源无法引导，ROM 将进入备份模式。

连接到处理器引导模式输入引脚的引导模式电阻器配置提供了有关引导期间 ROM 代码将使用的引导模式的信息。上电复位 (PORz_OUT) 时会对引导模式引脚进行采样，并且输入必须保持稳定，然后才能释放 (置为无效) 复位 (MCU_PORz)。

引导模式配置提供以下信息：

PLL 配置 : BOOTMODE [02:00] - 向 PLL 配置的 ROM 代码指示系统时钟 (PLL 参考时钟选择) 频率 (MCU_OSC0_XI/XO)

主引导模式 : BOOTMODE [06:03] - 在 POR 后选择所需的引导 (主要) 模式，即要从中引导的外设/存储器

主引导模式配置 : BOOTMODE [09:07] - 这些引脚为主引导提供可选配置，并与所选的引导模式配合使用

备用引导模式 : BOOTMODE [12:10] - 选择所需的备用引导模式。这是在主引导失败时要从中引导的外设/存储器

备用引导模式配置 : BOOTMODE [13] - 此引脚为备用引导器件提供额外的配置选项 (可选 - 取决于所选的备用引导模式)

保留 : BOOTMODE [15:14] - 保留的引脚

引导模式配置的主要注意事项：

- 建议始终包括用于配置开发期间所用引导模式的设置，例如用于 JTAG 调试的 USB 引导、UART 引导或无引导模式。

- 引导模式引脚在锁存引导模式配置后可提供其他功能。确保在电路板设计过程中，为引导模式引脚选择上拉或下拉电阻器时考虑到这一点。如果这些引脚由另一器件驱动，则只要该处理器复位（由 PORz_OUT 引脚指示），上述引脚就必须恢复正确的引导配置电平，使该处理器能够正确引导。
- 某些引导模式引脚功能被保留。所有标记为“保留”或未使用的引导模式引脚都必须通过拉电阻器连接高电平或低电平。它们不应保持悬空。有关连接被保留的引导模式引脚的详细信息，请参阅器件特定 TRM 初始化一章中的引导模式引脚映射部分。

有关支持的引导模式的详细信息，请参阅器件特定 TRM 的初始化一章。

备注

电路板设计人员负责根据所需的启动配置提供设置所需引导模式配置（使用上拉或下拉，以及可选的跳线/开关）的配置。

备注

有关支持的引导模式和可用引导模式功能的更新，请参阅器件特定勘误表。

2.3 确认引脚复用（多路复用兼容性）

该处理器包含多个外设接口。为了优化尺寸、引脚数和封装，同时保持尽可能多的功能，许多处理器焊盘（引脚）提供最多可复用八个信号功能的配置。因此，并非所有外设接口实例都可用或可以同时使用。

TI 提供 [SysConfig-PinMux 工具](#)，帮助电路板设计人员使用引脚多路复用配置工具为 AM625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 系列处理器配置所需的功能。

备注

建议保存使用 [SysConfig-PinMux 工具](#)生成的引脚复用配置以及其他设计文档。

3 电源

完成处理器选型和方框图更新后，电路板设计的下一个阶段是确定所选处理器的电源架构。

3.1 电源架构

下面列出了可考虑使用的电源架构：

3.1.1 集成电源

该架构可基于[多通道 IC \(PMIC\)](#)，请参阅[使用 TPS65219 PMIC 为 AM62x 供电](#)应用手册。

3.1.2 分立式电源

电源架构可以基于[直流/直流转换器](#)和[LDO](#)，请参阅[AM62x 的分立式电源解决方案](#)应用手册。

3.2 电源轨

有关处理器电源轨和建议工作范围的完整列表，请参阅器件特定数据表中规格一章的建议运行条件部分。以下部分提供了某些特定电源轨的更多详细信息。

3.2.1 内核电源

始终建议使用同一电源为内核电源 VDD_CORE、VDDA_CORE_CSIRX0、VDDA_CORE_USB 和 VDDA_DDR_PLL0 (仅适用于 AMC 封装上) 供电 , 这些电源可在 0.75V 或 0.85V 电压下运行。当这些电源在 0.75V 电压下运行时 , 需要在所有 0.85V 电源之前斜升 0.75V。

VDDR_CORE 只能在 0.85V 电压下运行。当 VDD_CORE 配置为在 0.85V 下运行时 , 建议使用同一电源为 VDD_CORE 和 VDDR_CORE 供电以一起斜升。

当使用部分 IO (低功耗) 模式时 , 建议将 VDD_CANUART 连接至常开型电源。不使用部分 IO (低功耗) 模式时 , 建议将 VDD_CANUART 与 VDD_CORE 连接到同一电源。

更多信息 , 请参阅器件特定数据表规格部分中的建议运行条件表。

备注

有关内核电压选型 , 请参阅器件特定数据表的运行性能点部分。

3.2.2 外设电源

该处理器包括 USB 专用外设电源引脚 (USB0 和 USB1 通用) 、 CSIRX0 、 PLL 、 OLDIO 。建议工作电压为 1.8V 。 USB 需要额外的 3.3V 模拟电源。

更多信息 , 请参阅器件特定数据表中规格一章的建议运行条件部分。

3.2.3 DDR PHY 和 SDRAM 电源

3.2.3.1 AM625 / AM623 / AM625-Q1 / AM620-Q1

根据所选存储器 , DDR PHY IO (VDDS_DDR) 和 DDR 时钟 IO (VDDS_DDR_C) 电源轨可以为 1.1V (LPDDR4) 或 1.2V (DDR4) 。

更多信息 , 请参阅器件特定数据表中规格一章的建议运行条件部分。

3.2.3.2 AM625SIP

VDDS_MEM_1P1 (LPDDR4 SDRAM IO 电源 (为 LPDDR4 SDRAM VDD2 和 VDDQ 电源轨供电)) 建议由与 VDDS_DDR (DDR PHY IO 电源) 相同的电源供电。

VDDS_MEM_1P1 和 VDDS_DDR 电源轨连接至 1.1V (LPDDR4) 。

VDDS_MEM_1P8 (LPDDR4 SDRAM 内核电源 (为 LPDDR4 SDRAM VDD1 电源轨供电)) 为 1.8V 。

更多信息 , 请参阅器件特定数据表 (AM625SIP - 具有集成 LPDDR4 SDRAM 的 AM6254 Sitara™ 处理器) 规格一章中的建议运行条件部分。

3.2.4 IO 组 (处理器 IO 组) 的内部 LDO

该处理器包含九个内部 LDO , 每个 LDO 的输出连接到引脚 (CAP_VDDSSx [x=0-6] 、 CAP_VDDS_CANUART 和 CAP_VDDS_MCU) 。每个 LDO 输出引脚都必须靠近电容器连接。有关电容器值和连接的指导 , 请参阅器件特定数据表中信号说明一节的电源小节。

3.2.5 双电压 IO (处理器 IO)

该处理器包含九个双电压 IO 域 (VDDSHVx [x=0-6]、VDDSHV_MCU 和 VDDSHV_CANUART)，其中每个域为一组固定的 IO 供电。每个 IO 域可配置为 3.3V 或 1.8V，这决定了由相应 IO 域供电的整组 IO 的通用工作电压。连接到这些 IO 域的所有信号 (附加器件) 与相应处理器双电压 IO 域 (VDDSHVx 电源轨) 必须使用相同的电源。大多数处理器 IO 都没有失效防护功能。有关失效防护 IO 的信息，请参阅器件特定数据表。在将任何输入施加到相关外设或 IO 之前，VDDSHVx 电源必须存在有效的电源电压。

IO 分组信息汇总如下：

VDDSHV0 - 通用 IO 组的电压

VDDSHV1 - 闪存 IO 组的电压

VDDSHV2 - GEMAC IO 组的电压

VDDSHV3 - GPMC IO 组的电压

VDDSHV4 - MMC0 IO 组的电压

VDDSHV5 - MMC1 IO 组的电压

VDDSHV6 - MMC2 IO 组的电压

VDDSHV_MCU - WKUP_MCU IO 组的电压

VDDSHV_CANUART - CANUART IO 组的电压

3.2.6 双电压动态开关 IO

VDDSHV4、VDDSHV5 和 VDDSHV6 旨在支持上电、下电或不依赖于其他电源的动态电源电压变化。这是支持 UHS-I SD 卡所必需的功能。

处理器内部未提供支持 SD 卡 IO 电源动态电压切换所需的集成 LDO。所选 LDO 应能够处理所需的电压转换。

3.2.7 VPP (电子保险丝 ROM 编程电源)

VPP 电源可以来自板载或外部。在处理器上电和断电序列期间和处理器正常运行期间，VPP 引脚可以保持悬空 (HiZ) 或通过电阻下拉至地。

对 OTP 电子保险丝中的密钥进行编程时，必须满足以下硬件要求：

- VPP 电源电压必须在正确的处理器上电序列完成后应用。
- VPP 电源具有高负载电流瞬态，可能需要在 VPP 引脚附近使用局部大容量电容器来协助 LDO 瞬态响应。
- 选择具有快速放电功能的电源或使用放电电阻器。为编程指定的最大电流为 400mA。建议使用具有更高输入电源 (2.5V 或 3.3V) 和使能输入的固定 LDO。
- 如果使用外部电源，则建议在处理器电源稳定后施加该电源。
- 为 VPP 提供外部电源时，建议在处理器附近添加大容量电容器、去耦电容器和板载放电电阻器。添加一个测试点以连接外部电源，并提供连接其中一个处理器 IO 以控制外部电源时序的配置。
- 建议在不对 OTP 进行编程时禁用 VPP 电源 (保持悬空 (HiZ) 或接地)。

更多信息，请参阅 [\[常见问题解答\] AM625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 定制电路板硬件设计 - 有关 VPP 电子保险丝编程电源选择和应用的问题。](#)

更多信息，请参阅器件特定数据表中规格一章的一次性可编程 (OTP) 电子保险丝的 VPP 规格部分。

3.3 确定电路板电源要求

器件特定数据表中未提供每个电源轨的 (最大和最小) 电流要求。这些要求在很大程度上取决于应用，必须使用 TI 提供的工具针对特定用例进行评估。

3.4 电源滤波器

该处理器包含多个模拟电源引脚，这些引脚可为 VDDA_MCU、VDDA_PLLx [x=0-2]、VDDA_1P8_CSIRX0、VDDA_1P8_OLDIO 和 VDDA_1P8_USB 等敏感模拟电路供电。建议使用滤波（铁氧体）电源。有关更多信息，请参阅[\[常见问题解答\] AM625/AM623 定制板硬件设计 - 针对 SoC 电源轨的铁氧体（电源滤波器）建议](#)。这是通用常见问题解答，也可用于 AM625SIP、AM625-Q1 和 AM620-Q1 系列处理器。

3.5 电源去耦和大容量电容

有关优化和放置去耦电容器和大容量电容器的一般指导，请参阅[Sitara 处理器配电网络：实现与分析](#)应用手册。

3.5.1 AM625 / AM623 / AM625-Q1 / AM620-Q1

为了正确地将处理器和附加器件与电路板噪声去耦，建议使用去耦电容器和大容量电容器。有关所需的去耦电容器和大容量电容器，请参阅[入门套件 SK-AM62B-P1](#)、[入门套件 SK-AM62-LP](#)和其他 SK 原理图。

3.5.2 AM625SIP

为了正确地将处理器和附加器件与电路板噪声去耦，建议使用去耦电容器和大容量电容器。

由于集成 LPDDR4 SDRAM，还需要将其他大容量电容器和去耦电容器连接到一些重新分配的处理器引脚。有关所需去耦电容器和大容量电容器，请参阅[入门套件 SK-AM62-SIP](#) 原理图。

3.5.3 PDN 目标阻抗说明

为内核电源和 DDR 电源提供了 PDN 目标阻抗值。不提供所有电源轨的 PDN 目标阻抗值，因为目标阻抗计算需要考虑电源轨上的最大电流，并且取决于用例。

有关 PDN 目标阻抗值的更新，请参阅[\[常见问题解答\] AM625 定制电路板硬件设计 - 入门配套资料](#)或 E2E。

3.6 电源排序

器件特定数据表中提供了电源时序（上电和下电）的详细图表。当使用分立式电源解决方案时，与处理器相关的所有电源应支持使用基于 PMIC 的电源或使用板载逻辑来实现受控电源斜坡（电源压摆率）和电源时序。

欲了解更多信息，请参阅器件特定数据表的电源要求、电源转换速率要求、电源时序部分。

3.7 电源诊断

该处理器包括以下电压监视器：

- VMON_VSYS (无论软件实现如何 , 建议配置外部电阻分压器以用于早期电源故障指示) 。如需通过外部电阻分压器连接系统电压 (主电源电压 , 如 3.3V、5V 或其他电压等级) , 请参见器件特定数据表的 [系统电源监测设计指南](#) 部分。建议在分压器输出端实现噪声滤波器 (电容器) , 因为 VMON_VSYS 具有极小的迟滞和对瞬态的高带宽响应。
- VMON_1P8_SOC 和 VMON_3P3_SOC (监控) : 建议将这些引脚直接连接到各自的 1.8V 和 3.3V 电源。处理器内部为这些引脚的每一个都实现了一个具有软件控制的内部电阻分压器。有关允许的电源电压范围 , 请参阅器件特定数据表的 [建议运行条件](#) 部分。

有关在不使用时连接监控输入的信息 , 请参阅器件特定数据表的 [引脚连接要求](#) 部分。

3.8 电源监控

为了优化定制电路板性能 , 可以考虑为电源轨和负载电流配置外部监控。

有关详细信息 , 请参见 [入门套件 SK-AM62B-P1](#) 、 [入门套件 SK-AM62-LP](#) 和 [入门套件 SK-AM62-SIP](#) 原理图。

现在 , 电源架构和用于生成电源轨的电源器件已经完成 , 接下来是更新方框图以包含电源轨和互连。另外还建议创建电源序列 (上电和下电) 图。

4 时钟

电路板设计的下一个阶段是为处理器和附加器件提供正确的时钟。处理器时钟可使用外部晶体在内部生成 , 也可以使用 LVCMSO 兼容时钟输入。使用外部时钟时 , 请遵循器件特定数据表中的连接建议。本节介绍可用的处理器时钟源和要求。

4.1 处理器时钟输入

器件特定数据表中 [规格一章](#) 的 [时钟规格](#) 部分汇总了建议的处理器时钟输入和连接。

连接到内部高频振荡器 (MCU_HFOSC0) 的 25MHz 外部主晶体接口引脚是内部参考时钟 HFOSC0_CLKOUT 的默认时钟源。

极少的应用需要 WKUP_LFOSC0 并且是可选的。根据用例 , 选择 32.768kHz 晶体作为时钟源或 1.8V LVCMSO 方波数字时钟源。有关更多信息 , 请参阅 [\[常见问题解答\] AM625 : LFOSC 在器件中的使用](#) 。这是通用常见问题解答 , 也可用于 AM623、AM625SIP、AM625-Q1 和 AM620-Q1 系列处理器。

4.1.1 未使用的 WKUP_LFOSC0

有关未使用的时钟建议连接的指导 , 请参阅器件特定数据表中 [规格一章](#) 的 [WKUP_LFOSC0 内部振荡器时钟源部分](#) 和 [未使用 WKUP_LFOSC0 子部分](#) 。

4.1.2 LVCMSO 数字时钟源

MCU_OSC0_XI 和 WKUP_LFOSC0_XI 时钟输入可源自 1.8V LVCMSO 方波数字时钟源。有关更多详细信息 , 请参阅器件特定数据表的 [时序和开关特性](#) 、 [时钟规格](#) 、 [输入时钟/振荡器](#) 部分。

备注

使用外部时钟源时 , 请务必按照器件特定数据表的建议连接 MCU_OSC0_XO 和 WKUP_LFOSC0_XO 引脚。

4.1.3 晶体选型

选择晶体时 , 电路板设计人员必须根据最坏工作环境和所设计电路板的预期寿命来考虑温度和老化特性。

根据需要 , 与晶体制造商验证晶体选择。

更多信息 , 请参阅 [\[常见问题解答\] AM625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 定制电路板硬件设计 - 晶体选型相关问题](#) 。

更多信息，请参阅器件特定数据表的 *MCU_OSC0* 晶体电路要求和 *WKUP_LFOSCO* 晶体电气特性表。

4.2 时钟输出

名为 CLKOUT0 和 WKUP_CLKOUT0 的处理器引脚可配置为时钟输出。时钟输出可用作附加器件（外部外设）。WKUP_CLKOUT0 是上电期间默认可用的高频振荡器 (HFOSC0) 的缓冲输出。

有关更多详细信息，请参阅器件特定数据表和 TRM。

5 JTAG (联合测试行动组)

TI 支持各种扩展开发系统 (XDS) JTAG 控制器，除了 JTAG 支持之外，还提供各种调试功能。尽管运行不需要 JTAG，但建议在电路板设计中包含 JTAG 连接。

5.1 JTAG/仿真

适用于 JTAG/仿真的相关文档：

- [仿真和跟踪头技术参考手册](#)
- [XDS 目标连接指南](#)
- [边界扫描测试规范 \(IEEE-1149.1\)](#)
- [交流耦合网络测试规范 \(IEEE-1149.6\)](#)

5.1.1 JTAG/仿真的配置

IEEE 标准 1149.1-1990、IEEE 标准测试访问端口和边界扫描架构 (JTAG) 接口可用于边界扫描和仿真。边界扫描的实现同时符合 IEEE-1149.1 和 1149.6 标准。无论处理器配置如何，均可使用边界扫描。

JTAG 端口作为一个仿真接口，可在不同模式下使用：

- 标准仿真：只需五个标准 JTAG 信号。
- HS-RTDX 仿真：需要五个标准 JTAG 信号以及 EMU0 和/或 EMU1。在此模式下，EMU0 和/或 EMU1 是双向的。
- 跟踪端口：跟踪端口支持对某些内部数据进行实时转储。跟踪端口使用 EMU 引脚输出跟踪数据。

无论处理器配置如何，均可使用仿真。

有关支持的 JTAG 时钟速率，请参阅器件特定 TRM。

可从以下部分下载用于边界扫描测试的 BSDL 模型。

5.1.1.1 AM625/AM623

- [AM62x BSDL 模型](#)

5.1.1.2 AM625-Q1 / AM620-Q1

- [AM62x AMC BSDL 模型](#)

5.1.1.3 AM625SiP

- [AM62xSiP BSDL 模型](#)

5.1.2 JTAG/仿真的实现

JTAG 和仿真信号位于相同的电源域中。TDI、TDO、TCK、TMS、TRSTn、EMU0 和 EMU1 信号由 VDDSHV_MCU (双电压 IO) 电源轨 (IO 组 MCU 的 IO 电源) 供电。VDDSHV_MCU 可以配置为 1.8V 或 3.3V。

要确保 JTAG 接口的正确实施，请参阅 [仿真和跟踪头技术参考手册](#) 和 [XDS 目标连接指南](#)。

5.1.3 JTAG 接口信号的连接

有关连接 JTAG 接口信号的信息，请参阅器件特定数据表中端子配置和功能一章的引脚连接要求部分。

备注

如果未使用 JTAG 接口，建议根据器件特定数据表的引脚连接要求部分，使用用于开发测试的测试点和所需的上拉/下拉电阻提供 JTAG 接口连接配置。

6 配置(处理器)和初始化(处理器和器件)

建议仅在提供所有电源斜坡和建议的保持时间(以毫秒为单位)以便晶体启动和稳定(请参阅特定于器件的数据表)之后，才使处理器冷复位输入(MCU_PORz)失效(释放)，从而开始处理器启动过程。

6.1 处理器复位

处理器包括三个外部复位输入引脚：MCU 域冷复位(MCU_PORz)、MCU 域热复位(MCU_RESETz) 和主域热复位请求(RESET_REQz)。请注意与 MCU_RESETz 和 MCU_RESETSTATz 相关的勘误表。

请务必按照器件特定数据表的引脚连接要求部分中的建议连接。

器件特定数据表和 TRM 中详细介绍了处理器支持的复位方法。

处理器提供三个复位状态输出引脚：MCU 域热复位状态(MCU_RESETSTATz)、主域 POR(冷复位)状态(PORz_OUT) 和主域热复位状态(RESETSTATz)。请注意与 MCU_RESETz 和 MCU_RESETSTATz 相关的勘误表。

复位状态输出的使用取决于应用。不使用时的复位状态输出可保持未连接状态。建议配置一个测试点用于测试或未来增强。

3.3V 输入可应用于 MCU_PORz(3.3V 容差，失效防护输入)。输入阈值是 1.8V IO 电源电压(VDDS_OSC0)的函数。

建议在电源斜升和晶体/振荡器启动期间将 MCU_PORz 保持在低电平。请遵循器件特定数据表的上电时序图中建议的 MCU_PORz 时序要求。

通过处理器内部寄存器和仿真可实现其他复位模式。

备注

MCU_RESETz 和 MCU_RESETSTATz 有特定的用例建议。请参阅特定于器件的器件勘误表。

6.2 引导模式配置的锁存

有关处理器引导模式选项的更多详细信息，请参阅上文的节 2.2。

处理器的引导模式配置和附加器件的引脚 strap 配置在 PORz_OUT 的上升沿被锁存。器件配置和引导模式输入引脚具有交替多路复用功能。在将这些引脚的状态(电平)锁存到配置寄存器后，这些引脚可用于发挥本身的交替功能。PORz_OUT 复位状态输出指示引导模式配置的锁存。

6.3 复位附加器件

实现附加器件复位的推荐方法是为板载媒体和数据存储器件以及适用的其他外设使用与门逻辑。其中一个与门输入是处理器通用输入/输出(GPIO)引脚，并提供上拉电阻和 0Ω 隔离。与门的另一个输入是主域 POR(冷复位)状态输出(PORz_OUT)或主域热复位状态输出(RESETSTATz)信号。复位状态输出的选择取决于应用。确保按照器件建议拉动附加器件复位输入。

如果不实现“与运算”逻辑且处理器主域热复位状态输出(RESETSTATz)用于复位附加器件，请确保附加器件的 IO 电压电平与处理器 IO 电压电平匹配。建议使用电平转换器来匹配 IO 电压电平。

SD 卡的 3.3V 电源需要通过受控外部电源开关进行连接。

该电源开关和电源开关复位逻辑允许对 SD 卡进行下电上电(因为这是复位 SD 卡的唯一方法)，并将 SD 卡恢复到默认状态。

有关为附加器件实现复位逻辑和为 SD 卡实现电源开关使能逻辑的更多信息，请参阅入门套件 SK-AM62B-P1、入门套件 SK-AM62-LP、入门套件 SK-AM62-SIP 和其他 SK 原理图。

6.4 看门狗计时器

是否使用看门狗计时器根据应用要求而定。请考虑使用内部或外部看门狗计时器。

7 处理器外设

该部分介绍了处理器外设和模块，旨在对器件特定数据表、TRM 和相关应用手册中提供的内容加以补充。这三种类型的文档可在涉及以下方面时使用：

- 数据表：引脚说明、器件运行模式、交流时序、引脚功能指南、引脚映射
- TRM：功能说明、编程指南、有关寄存器和配置的信息
- 应用手册：电路板级理解并解决常见的问题

7.1 跨域选择外设

处理器架构包括多个域，每个域包括特定的处理内核和外设：

- 主域
- 微控制器(MCU)域
- 唤醒(WKUP)域

对于大多数用例，任一内核均可以使用任何域中的外设。无论来自哪个域，所有外设均映射到存储器，且 Arm® Cortex®-A53 内核可查看并访问 MCU 域中的大多数外设。类似地，MCU 可以访问主域中的大多数外设。

7.2 存储器 (DDRSS)

7.2.1 AM625 / AM623 / AM625-Q1 / AM620-Q1

DDR 子系统支持 LPDDR4 或 DDR4 存储器接口。有关数据总线宽度、内联 ECC 支持、速度和最大可寻址范围选择的信息，请参阅器件特定数据表特性一章的存储器子系统、*DDR 子系统 (DDRSS)* 部分。

允许的存储器配置为 1×16 位或 2×8 位。

1×8 位存储器配置不是有效配置。

根据应用要求，由于提供了 1×16 位配置，同一存储器 (LPDDR4) 器件可与 AM625 / AM623 / AM625-Q1 / AM620-Q1 和 AM62A7 / AM62A3 处理器搭配使用。

有关不使用时连接 DDRSS 信号的信息，请参阅器件特定数据表的引脚连接要求部分。

有关更多详细信息，请参阅器件特定 TRM 中存储器控制器一章的 *DDR 子系统 (DDRSS)* 部分。

7.2.1.1 处理器 DDR 子系统和器件寄存器配置

DDR 控制器和 DDR PHY 有大量参数需要配置。为了方便配置，提供了一个在线工具 ([SysConfig 工具](#))，用于生成驱动程序所需的输出文件。

从“Software Product”下拉菜单中选择“DDR Subsystem Register Configuration”，并选择所需的处理器。此工具将电路板信息、DDR 器件数据表中的时序参数和 IO 参数作为输入，然后输出驱动程序用于对 DDR 控制器和 PHY 进行编程的头文件。然后，驱动程序会开始完整的训练序列。

该 SDK 包含适用于 SK 上安装的存储器 (DDR4/LPDDR4) 器件的集成配置文件。如果您需要不同存储器 (DDR4 / LPDDR4) 器件的配置文件，则必须使用 DDR 寄存器配置工具生成新的配置文件。

有关更多信息，请参阅 [[常见问题解答](#)] **AM62A7 或 AM62A3 定制电路板硬件设计 - 处理器 DDR 子系统和器件寄存器配置**。这是通用常见问题解答，也可用于 AM625、AM623、AM625-Q1 和 AM620-Q1 系列处理器。

7.2.1.2 校准电阻器连接

遵循器件特定数据表中的 DDR0_CAL0 (IO 焊盘校准电阻) 连接建议。

7.2.2 AM625SIP

LPDDR4 SDRAM (512MB) 位于 AM625SIP 内部 (集成)。有关速度和内联 ECC 支持，请参阅器件特定数据表 (AM625SIP - 具有集成 LPDDR4 SDRAM 的 AM6254 Sitara™ 处理器) 特性一章中的存储器子系统、*DDR 子系统 (DDRSS)* 部分以及应用、实施和布局一章中的集成 LPDDR4 SDRAM 信息部分。

7.2.2.1 在 AMK 封装上重新分配的 DDRSS0 引脚

采用 ALW 封装且通常连接到外部 SDRAM 的 AM6254 DDRSS0 信号直接连接到 AM625SIP 处理器中的集成式 LPDDR4 SDRAM，并且与这些信号关联的引脚被重新分配到不同的电源或信号功能。

请参阅器件特定数据表 (AM625SIP - AM6254 具有集成 LPDDR4 SDRAM 的 Sitara™ 处理器) 的引脚属性和信号说明部分。

7.2.2.2 校准电阻器连接

按照器件特定数据表 (AM62x Sitara™ 处理器) 中的 DDR0_CAL0 (IO 焊盘校准电阻器) 连接建议进行操作。

按照器件特定数据表 (AM625SIP - 具有集成 LPDDR4 SDRAM 的 AM6254 Sitara™ 处理器) 中的 DDR_ZQ (LPDDR4 SDRAM 校准基准电阻器) 连接建议操作。

7.3 媒体和数据存储接口

媒体和数据存储接口支持 3 X 多媒体卡/安全数字卡 (MMC/SD/SDIO) ((8b+4b+4b) (MMC0 上的 8 位 eMMC (请参见器件特定数据表的 MMC0 - eMMC/SD/SDIO 接口部分以了解速度)、4 位 SD/SDIO (请参见器件特定数据表的 MMC0 - eMMC/SD/SDIO 接口和 MMC1/MMC2 - SD/SDIO 接口部分以了解速度))) 接口、1 个通用存储器控制器 (GPMC) 和 1 个 OSPI/QSPI。

有关与 OSPI/QSPI 相关的信息，请参阅 [\[常见问题解答\] Sitara/Jacinto 器件的 OSPI 常见问题解答](#)。

有关更多详细信息，请参阅器件特定 TRM 中外设一章的存储器接口部分。

7.4 使用通用平台 3 端口千兆位以太网交换机 (CPSW3G) 的以太网接口

CPSW3G 接口可以配置为 3 端口交换机（连接到两个外部以太网端口（端口 1 和 2））或具有自己 MAC 地址的双独立 MAC 接口。

CPSW3G 支持每个外部以太网接口端口的 RMII (10/100) 或 RGMII (10/100/1000) 接口。

对于 RMII 接口实现，请参阅器件特定 TRM 的 *CPSW0 RMII* 接口部分。

CPSW3G 与 EPHY 连接，配置为不同的配置 - 作为 EPHY 时钟输入的外部 50MHz（缓冲外部振荡器或处理器时钟输出）或具有 EPHY 50MHz 时钟输出的 25MHz EPHY 时钟输入。

CPSW3G 端口之一是内部 CPPI（通信端口编程接口）主机端口。它是一个流接口，用于从 DMA 向 CPSW3G 提供数据，反之亦然。

CPSW3G 允许为 2 个外部接口端口使用混合 RGMII/RMII 接口拓扑。

RGMII_ID（内部延迟）未经计时、测试或表征。RGMII_ID 默认启用，寄存器位保留。

有关 CPSW3G 以太网接口的更多详细信息，请参阅器件特定 TRM 中外设一章的高速串行接口部分。

7.5 可编程实时单元子系统 (PRUSS)

处理器提供两个 PRU 子系统，并支持通用异步接收器/发送器 (UART0)、增强型捕获 (ECAP0)、工业以太网外设 (IEP0) 模块。

有关更多详细信息，请参阅器件特定 TRM 处理器和加速器一章中的可编程实时单元子系统 (PRUSS) 部分。

7.6 通用串行总线 (USB) 子系统

该处理器支持最多两个 USB 2.0 端口。这些端口可以配置为主机或设备或双角色设备 (DRD)。使用任何处理器 GPIO 都支持 USBn_ID（识别）功能。

请按照器件特定数据表的 *USB VBUS* 设计指南部分调节 USB VBUS 电压（USB 接口连接器所连的电源）。

当器件配置为设备模式时，建议连接 VBUS（VBUS 电源输入，包括分压器/钳位器）输入。VBUS 的连接（VBUS 电源输入，包括分压器/钳位）在主机模式下是可选的。

当 USB 接口配置为主机时，建议使用具有 OC（过流）输出指示的电源开关。USB DRVVBUS 驱动电源开关。当 USB 接口配置为主机时，建议将 OC 输出连接到处理器 GPIO。

有关与 USB 连接和 On-The-Go 特性支持相关的详情，请参阅器件特定 TRM。

有关更多详细信息，请参阅器件特定 TRM 中外设一章的高速串行接口部分。

有关在未使用 USB0 和 USB1 或未使用 USB0 或 USB1 时连接 USB 引脚的信息，请参阅器件特定数据表的引脚连接要求部分。

有关 USB2.0 接口的更多信息，请参阅 [\[常见问题解答\] AM625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 定制电路板硬件设计 - USB2.0 接口](#)。

7.7 通用连接外设

该处理器支持多个 UART、串行外设接口 (SPI)、I₂C、多通道音频串行端口 (MCASP)、增强型脉宽调制器 (EPWM)、增强型正交编码器脉冲 (EQEP)、ECAP、支持 CAN-FD 的 CAN 和 GPIO 模块。

对于具有开漏输出类型缓冲器（MCU_I2C0 和 WKUP_I2C0）的 I₂C 接口，无论使用何种外设和 IO 配置，都建议使用外部上拉。请参阅器件特定数据表中的引脚连接要求一节。

当这些开漏输出型缓冲器 I₂C 接口被拉至 3.3V 电源时，这些输入具有压摆率限制要求。建议使用 RC 来限制压摆率。

建议为具有 LVC MOS IO 仿真开漏输出的 I₂C 接口使用外部上拉电阻。有关具有仿真开漏输出 I₂C 实例的可用 LVC MOS IO，请参阅器件特定数据表。

更多信息，请参阅 [常见问题解答] AM625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 定制电路板硬件设计 - I₂C 接口。

可用的外设实例数量取决于处理器选择。可以根据应用使用 SysConfig-PinMux 工具配置所需的接口。

有关更多详细信息，请参阅器件特定 TRM 的外设一章。

7.8 显示屏子系统 (DSS)

7.8.1 AM625 / AM623 / AM625SIP / AM625-Q1

该处理器支持双 (OLDI/LVDS (4 通道 - 2x) 和 24 位 RGB 并行) 显示接口。

在双链路模式下使用 OLDI 时，处理器有“奇/偶”要求。

A0 - A3 对应奇数像素，A4 - A7 对应偶数像素。

OLDI/LVDS 可在单链路模式下用于连接两台显示器。但是，由于内部硬件配置，两台显示器都被镜像 (复制)。

欲了解更多信息，请参阅以下常见问题解答：

[常见问题解答] AM625 / AM623 / AM625SIP / AM625-Q1 定制电路板硬件设计 - OLDI (开放式 LVDS 显示接口) 功能

[常见问题解答] AM625 / AM623 / AM625SIP / AM625-Q1 / AM62A7 / AM62A3 定制电路板硬件设计 - 显示并行接口 (DPI) 24 位 RGB

有关不使用时连接 OLDI 信号的信息，请参阅器件特定数据表的引脚连接要求部分。

有关更多详细信息，请参阅器件特定 TRM 中外设一章的显示屏子系统 (DSS) 和外设部分。

7.8.2 AM620-Q1

不支持显示接口 (OLDI 和 DPI)。

7.9 摄像头子系统 (CSI)

该处理器支持一个 4 通道摄像头串行接口 (CSI-RX) 以及 DPHY-RX。支持 1、2、3 或 4 数据通道模式。有关支持的数据速率，请参阅器件特定数据表特性一章中的多媒体、4 通道摄像头串行接口 (CSI-Rx) 以及 DPHY 部分。如果提供了每个通道的数据速率信息，将在器件特定数据表的下一版中进行更新。

DPHY-RX 支持单个时钟通道，所有数据通道的时钟频率均相同。帧速率由帧起始和帧结束信令决定，并允许每通道以不同的帧速率处理输入源。

有关未使用 CSI 接口时连接接口引脚和电源引脚的信息，请参阅器件特定数据表的引脚连接要求部分。

有关更多详细信息，请参阅器件特定 TRM 外设一章中的摄像头子系统部分。

7.10 处理器电源引脚、未使用外设和 IO 的连接

除非另有说明，否则所有处理器电源引脚都必须提供器件特定数据表建议运行条件部分中指定的电源电压。

处理器有两种引脚 (封装焊球)：具有特定连接要求的引脚，以及建议保持未连接或可以保持未使用状态的引脚。

7.10.1 AM625 / AM623 / AM625-Q1 / AM620-Q1

有关连接未使用的处理器外设 (USB0..1、DDRSS0、CSIRX0 和 OLDI0) 和 IO 的信息，请参阅器件特定数据表中端子配置和功能一章的引脚连接要求部分。

7.10.2 AM625SIP

对于 AM625SIP 处理器，DDRSS0 从内部连接到 LPDDR4 SDRAM 器件，焊盘具有备用的外部连接。有关连接重新分配的 (DDRSS0) 焊盘的信息，请参阅器件特定数据表 (AM625SIP - 具有集成 LPDDR4 SDRAM 的 AM6254 Sitara™ 处理器) 的引脚属性和信号说明部分中的在 AMK 封装上重新分配的 DDRSS0 引脚表。

有关连接未使用的处理器外设 (USB0..1、CSIRX0 和 OLDI0) 和 IO 的信息，请参阅器件特定数据表 (AM62x Sitara™ 处理器) 端子配置和功能一章的引脚连接要求部分。

7.10.3 外部中断 (EXTINTn)

EXTINTn 是一种开漏输出类型缓冲器失效防护 IO。当连接外部输入或将 PCB 布线连接到焊盘时，建议连接外部上拉电阻器。

如需更多信息，请参阅 [常见问题解答] AM625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 / AM62A7 / AM62A3 定制电路板硬件设计 - EXTINTn 引脚上拉连接。

7.10.4 预留引脚 (信号)

名为 RSVD 的引脚被预留。RSVD 引脚必须保持未连接状态。建议不要将任何 PCB 布线或测试点连接到引脚。

8 处理器 IO (LVC MOS 或开漏或失效防护型 IO 缓冲器) 的接口和仿真

在原理图设计和捕获之前，电路板设计中的一个重要检查点是确认处理器和所连器件之间的电气兼容性 (直流和交流)。

- 器件特定 (处理器和所连接器件) 数据表提供有关时序和电气特性的重要信息。
- 对于高速接口，建议使用提供的 IBIS 模型运行 IBIS 仿真。

有关更多信息，请参阅 KeyStone II 器件硬件设计指南中的通用端接详细信息部分。

可从以下各部分下载 IBIS 模型。

8.1 AM625/AM623

- [AM62x IBIS 模型](#)

8.2 AM625-Q1 / AM620-Q1

- [AM62x AMC IBIS 模型](#)

8.3 AM625SIP

- [AM62xSiP IBIS 模型](#)

9 功耗和散热分析

电路板功耗取决于所选处理器、连接的外设、实现的功能、应用、工作温度要求以及温度/电压变化。

9.1 功耗

要估算处理器功耗，请参阅 [AM62x 功耗估算工具](#)。

9.2 不同电源轨的最大电流

有关不同电源轨的最大电流的信息，请参阅 [AM62x 最大电流额定值](#)。

9.3 电源模式

有关可用电源模式的更多详细信息，请参阅器件特定 TRM 器件配置一章中的电源模式部分。

9.4 热设计指南

[DSP 和 Arm 应用处理器热设计指南](#) 应用报告为使用 Sitara 系列处理器的电路板设计提供了如何成功实施散热解决方案的指导。本应用报告提供了有关常见术语和方法的背景信息。仅针对遵循应用报告中所含热设计指南的电路板设计提供了可能需要的任何后续设计支持。

可从以下各部分下载散热模型。

9.4.1 AM625/AM623

- [AM62x 热模型](#)

9.4.2 AM625-Q1 / AM620-Q1

- [AM62x AMC 热模型](#)

9.4.3 AM625SIP

使用 [E2E](#) 联系 TI 以检查供货情况。

10 原理图设计、捕获和审阅

在这一电路板设计阶段，可以开始原理图设计和捕获。

请参阅以下常见问题解答，了解在原理图设计和原理图审阅期间可以参考的文档。

[常见问题解答] [AM64x、AM62x、AM62Ax 定制电路板硬件设计 - 原理图设计和原理图审阅期间用于参考的配套资料](#)

在原理图设计和捕获阶段，请参阅以下各节：

10.1 选择元件和值

选择无源器件时，请务必使用器件特定数据表中适用的建议值（包括容差）。

10.2 原理图设计和捕获

在电路板设计的原理图设计和捕获阶段，可以新绘制原理图，也可以重复使用 SK 原理图。

请参阅 ALW 和 AMC 封装的[入门套件 SK-AM62B-P1](#) 和[入门套件 SK-AM62-LP](#) 原理图以及 AMK 封装的[入门套件 SK-AM62-SIP](#) 原理图。

在原理图设计和捕获期间，请遵循 [AM625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 / AM62A7 / AM62A3 原理图设计和审阅检查清单](#) 和器件特定勘误表。

以下链接中汇总了电路板设计人员在重复使用 TI SK 设计文件时必须熟悉的注意事项。

[常见问题解答] [AM625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 定制电路板硬件设计 - 重复使用 TI SK \(EVM\) 设计文件](#)。

备注

重用 SK 原理图时，请确保检查重新设计后的各项功能完整性和网络名称更改。

当重复使用 SK 原理图时，可以复位元件的 DNI 设置。请确保重新配置 DNI（安装 DNI 可能会影响功能）。

10.3 原理图审阅

完成原理图设计和捕获后，根据 [M625 / AM623 / AM625SIP / AM625-Q1 / AM620-Q1 / AM62A7 / AM62A3 原理图设计和审阅检查清单](#) 验证电路板设计。

在内部计划一次原理图检查，参考[原理图设计和审阅检查清单](#)检查原理图。验证电路实现是否存在设计错误、值或连接不准确、网络连接缺失等。请务必对照器件特定数据表的引脚连接要求部分验证原理图。

11 布局规划、布局、布线指南、电路板层和仿真

完成原理图设计、捕获和审阅（自己、团队和外部）后，建议对电路板进行布局规划，以确定各种器件之间的互连距离、电路板尺寸和外形。

电路板设计的下一个阶段是布局。有关电路板布局布线的相关建议，请参阅以下部分。

11.1 PCB 设计迂回布线

以下应用手册介绍了建议的处理器 PCB 迂回布线。

- [AM625 / AM623 \(ALW\) PCB 设计迂回布线](#)
- [AM625-Q1 / AM620-Q1 \(AMC\) PCB 设计迂回布线](#)
- [AM625SIP \(AMK\) PCB 设计迂回布线](#)

11.2 DDR 设计和布局指南

11.2.1 AM625 / AM623 / AM625-Q1 / AM620-Q1

请参阅 [AM62x DDR 电路板设计和布局布线指南](#)。本指南旨在简化 DDR4 或 LPDDR4 实现。从要求中捕获了一组布局（放置和布线）指南，使电路板设计人员能够针对处理器支持的拓扑成功实施稳健的设计。仅针对使用 DDR4 或 LPDDR4 存储器且遵循相关指南的电路板设计提供可能需要的任何后续设计支持。

DDR4 或 LPDDR4 信号的目标阻抗为 40Ω （单端）和 80Ω （差分）。

对于传播延迟，DDR4 或 LPDDR4 需要考虑的延迟是与电路板上布线相关的延迟。

如果需要封装级传播延迟，请联系当地 TI 销售代表。

请参阅 [AM62x DDR 电路板设计和布局布线指南](#)，了解 DDR4 数据速率、器件位宽、器件数和 LPDDR4 数、通道宽度、通道数、芯片、列数等信息。还包括位交换指南。

强烈建议在电路板原理图设计和布局阶段执行信号完整性仿真。

备注

不支持 DDR2 和 DDR3。

11.2.2 AM625SIP

按照器件特定数据表（AM625SIP - 具有集成 LPDDR4 SDRAM 的 AM6254 Sitara 处理器）中的建议进行操作，以连接建议的电源和接地以及 DDR_ZQ（LPDDR4 SDRAM 校准基准电阻）。

按照器件特定数据表（AM62x Sitara 处理器）中的建议连接建议的 DDR0_CAL0（IO 焊盘校准电阻器）。

按照 [AM62x DDR 电路板设计和布局指南](#) 和 SK 原理图连接 LPDDR4 复位电阻（DDR0_RESET0_n）。

备注

不支持外部 DDR 接口。

11.3 高速差分信号布线指南

[高速接口布局指南](#) 应用手册提供了如何为高速差分信号成功布线的指南。这些指南包括 PCB 堆叠和材料指导以及布线偏移、长度和间距限制。任何后续设计支持将仅为遵循 [高速接口布局指南](#) 的电路板设计提供。

备注

考虑使用 [入门套件 SK-AM62B-P1](#) 和 [入门套件 SK-AM62-LP](#) 布局作为 ALW 和 AMC 封装的参考。

考虑使用 [入门套件 SK-AM62-SIP](#) 布局作为 AMK 封装的参考。

11.4 电路板层数和堆叠

11.4.1 AM625 / AM623 / AM625-Q1 / AM620-Q1

确定层数的主要约束条件是实现高速 DDR4 / LPDDR4 接口所需的层数。满足建议指导原则的存储器布局通常要求使用入门套件中使用的层数（TI 建议）。可根据电路板设计和功能优化层数。请参阅封装特定（ALW 或 AMC）PCB 设计迂回布线指南。将 TI Via Channel Array (VCA) 技术与 ALW 封装结合使用可支持进一步的层优化。

有关实现 DDR4 / LPDDR4 接口的进一步指导和优秀实践，请参阅 TI.com 上提供的 *AM62x 和 AM62Ax DDR 电路板设计和布局指南*。

11.4.2 AM625SIP

集成 LPDDR4 可优化仿真、设计和布局工作。集成 LPDDR4 可灵活地优化层数。

请参阅 *AM625SIP (AMK) PCB 设计迂回布线指南*，其中讨论了电路板设计的 4 层迂回。

11.4.3 仿真建议

如果层数得到优化，建议进行板级仿真。

11.5 运行仿真时应遵循的步骤参考

如需了解高速 LPDDR4 接口需要遵循的基本系统级电路板提取、仿真和分析方法，请参阅 *AM62Ax DDR 电路板设计和布局布线指南* 的 *LPDDR4 电路板设计仿真*一章。

12 器件处理和组装

湿敏等级 (MSL) 额定值/回流焊峰值额定值取决于封装尺寸（厚度和体积）。

建议查看器件厚度信息、焊球间距、引脚镀层/焊球材料以及要遵循的建议 MSL 等级/回流焊峰值温度。

如需更多信息，请访问以下链接：

[AM625 订购和质量](#)

[AM623 订购和质量](#)

[AM625SIP 订购和质量](#)

[AM625-Q1 订购和质量](#)

[AM620-Q1 订购和质量](#)

12.1 焊接建议

请注意 TI.com 上针对所选处理器的 MSL 等级/回流焊峰值建议。

12.1.1 附加参考

更多有关湿敏等级的信息，请参阅以下内容：

[MSL 等级和回流曲线](#)

[湿敏等级搜索](#)。

13 参考文献

13.1 AM625SIP

- 德州仪器 (TI)：[AM625SIP - 具有集成 LPDDR4 SDRAM 的 AM6254 Sitara™ 处理器](#)
- 德州仪器 (TI)：[入门套件 SK-AM62-SIP](#)
- 德州仪器 (TI)：[AM625SIP \(AMK\) PCB 设计迂回布线](#)
- 德州仪器 (TI)：[AM625SIP 处理器如何通过集成 LPDDR4 加快开发](#)

13.2 AM625/AM623

- 德州仪器 (TI)：[入门套件 SK-AM62B-P1](#)
- 德州仪器 (TI)：[AM625 / AM623 \(ALW\) PCB 设计迂回布线](#)

13.3 AM625-Q1 / AM620-Q1

- 德州仪器 (TI)：[入门套件 SK-AM62-LP](#)
- 德州仪器 (TI)：[AM625-Q1 / AM620-Q1 \(AMC\) PCB 设计迂回布线](#)

13.4 AM625 / AM623 / AM625-Q1 / AM620-Q1

- 德州仪器 (TI) : [AM62x DDR 电路板设计和布局布线指南](#)

13.5 所有 AM62x 系列处理器通用

- 德州仪器 (TI) : [AM62x Sitara™ 处理器数据表](#)
- 德州仪器 (TI) : [AM62x 器件勘误表](#)
- 德州仪器 (TI) : [AM62x Sitara 处理器技术参考手册](#)
- 德州仪器 (TI) : [AM62x 原理图设计和审阅检查清单](#)
- 德州仪器 (TI) : [AM62x 功耗摘要](#)
- 德州仪器 (TI) : [AM62x 最大电流额定值](#)
- 德州仪器 (TI) : [AM62x 功耗估算工具](#)
- 德州仪器 (TI) : [使用 TPS65219 PMIC 为 AM62x 供电](#)
- 德州仪器 (TI) : [AM62x 的分立式电源解决方案](#)
- 德州仪器 (TI) : [Sitara 处理器配电网络：实施与分析](#)
- 德州仪器 (TI) : [DSP 和 Arm 应用处理器热设计指南](#)
- 德州仪器 (TI) : [PRU-ICSS 特性比较](#)
- 德州仪器 (TI) : [高速接口布局布线指南](#)
- 德州仪器 (TI) : [高速布局指南](#)
- 德州仪器 (TI) : [Jacinto 7 高速接口布局指南](#)
- 德州仪器 (TI) : [仿真和跟踪头技术参考手册](#)
- 德州仪器 (TI) : [MSL 等级和回流曲线](#)
- 德州仪器 (TI) : [湿敏等级搜索](#)
- 德州仪器 (TI) : [KeyStone II 器件硬件设计指南](#)
- 德州仪器 (TI) : [TIDA-01413 - ADAS 8 通道传感器融合集线器参考设计](#)
- 德州仪器 (TI) : [Jacinto™ 7 DDRSS 寄存器配置工具](#)

14 术语

BSDL - 边界扫描描述语言

CAN - 控制器局域网

CAN-FD - 控制器局域网灵活数据速率

CPPI - 通信端口编程接口

CPSW3G - 通用平台 3 端口千兆位以太网交换机

CSIRX - 摄像头流媒体接口接收器

DPI - 显示并行接口

DRD - 双角色设备

E2E - 工程师对工程师

ECAP - 增强型捕获

ECC - 纠错码

eMMC - 嵌入式多媒体卡

EMU - 仿真控制

EPWM - 增强型脉宽调制器

EQEP - 增强型正交编码器脉冲

GEMAC - 千兆位以太网介质访问控制器

GPIO - 通用输入/输出
GPMC - 通用存储器控制器
HS-RTDX - 高速实时数据交换
I²C - 内部集成电路
IBIS - 输入/输出缓冲器信息规范
IEP - 工业以太网外设
JTAG - 联合测试行动组
LDO - 低压降
LVC MOS - 低压互补金属氧化物半导体
LVDS - 低电压差分信号
MCASP - 多通道音频串行端口
MCU - 微控制器单元
MDIO - 管理数据输入/输出
MMC - 多媒体卡
OLDI - 开放式 LVDS 显示接口
OSPI - 八线串行外设接口
PCB - 印刷电路板
PMIC - 电源管理集成电路
POR - 上电复位
PRUSS - 可编程实时单元子系统
QSPI - 四线串行外设接口
RGMII - 简化千兆位媒体独立接口
RMII - 简化媒体独立接口
SD - 安全数字
SDIO - 安全数字输入输出
SPI - 串行外设接口
TCK - JTAG 测试时钟输入
TDI - JTAG 测试数据输入
TDO - JTAG 测试数据输出
TMS - JTAG 测试模式选择输入
TRM - 技术参考手册
TRST_n - JTAG 复位
UART - 通用异步接收器/发送器
USB - 通用串行总线
VCA - 过孔通道阵列

WKUP - 唤醒

XDS - 扩展开发系统

15 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (May 2023) to Revision B (December 2023)	Page
• 更新了 节 摘要	1
• 更新了 节 1	2
• 更新了 节 1.1	3
• 更新了 节 1.2	3
• 添加了 节 1.2.1	3
• 添加了 节 1.2.2	3
• 更新了 节 1.3	3
• 更新了 节 2.1	3
• 更新了 节 2.2	4
• 更新了 节 3.2.2	6
• 添加了 节 3.2.3	6
• 添加了 节 3.2.3.1	6
• 添加了 节 3.2.3.2	6
• 更新了 节 3.2.7	7
• 更新了 节 3.4	8
• 更新了 节 3.5	8
• 添加了 节 3.5.1	8
• 添加了 节 3.5.2	8
• 更新了 节 3.7	9
• 更新了 节 3.8	9
• 更新了 节 4.1	9
• 添加了 节 5.1.1.1	10
• 添加了 节 5.1.1.2	10
• 添加了 节 5.1.1.3	10
• 更新了 节 6.1	11
• 添加了 节 6.3	11
• 更新了 节 7	12
• 更新了 节 7.2	13
• 添加了 节 7.2.1	13
• 添加了 节 7.2.1.2	13
• 添加了 节 7.2.2	13
• 添加了 节 7.2.2.1	13
• 添加了 节 7.2.2.2	13
• 更新了 节 7.3	13
• 更新了 节 7.4	14
• 更新了 节 7.6	14
• 更新了 节 7.8	15
• 添加了 节 7.8.1	15
• 添加了 节 7.8.2	15
• 更新了 节 7.10	15
• 添加了 节 7.10.1	15
• 添加了 节 7.10.2	16
• 更新了 节 7.10.3	16
• 添加了 节 7.10.4	16
• 添加了 节 8.1	16
• 添加了 节 8.2	16
• 添加了 节 8.3	16

修订历史记录

• 添加了节 9.4.1	17
• 添加了节 9.4.2	17
• 添加了节 9.4.3	17
• 更新了 节 10	17
• 更新了 节 10.2	17
• 更新了 节 11.1	18
• 更新了 节 11.2	18
• 添加了节 11.2.1	18
• 添加了节 11.2.2	18
• 更新了 节 11.3	18
• 添加了节 11.4	18
• 添加了节 11.4.1	18
• 添加了节 11.4.2	19
• 添加了节 11.4.3	19
• 添加了节 11.5	19
• 更新了 节 12	19
• 添加了节 12.1	19
• 添加了节 12.1.1	19
• 更新了 节 13	19

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2023, 德州仪器 (TI) 公司