VIDEOREIHE

Extrem Jitterarmer Taktgenerator LMK03328 – Schritt für Schritt zum Design

Diese dreiteilige Videoreihe skizziert den Designprozess für den extrem jitterarmen Taktgenerator LMK03328. Die Reihe behandelt den Design- und Simulationsprozess von WEBENCH Clock Architect mit der GUI-Software TICS Pro EVM und dem WEBENCH-Designbericht zur Unterstützung der Konfiguration des LMK03328-EVM, von Frequenzplanungstechniken und Verwendung von TICS Pro zum Programmieren mehrerer Startprofile für das Baustein-EEPROM. Ein Beispiel für die Taktung von Netzwerk-Switches wird in der Videoreihe erläutert, um die wichtigsten Merkmale und Vorteile des Dual-PLL-Taktgenerators LMK03328 hervorzuheben, wie zum Beispiel extrem geringes Phasenrauschen/Jitter zur Verbesserung der Systemleistung/Spanne, EEPROM-Pin-Modi zur Unterstützung mehrerer Startprofile und Systemvalidierungstests sowie flexibler Frequenzplanung und Frequency-Margining-Funktionen. Dieser Designprozess ist auch für den LMK03318 (Single PLL-Version des LMK03328) anwendbar.

Referent(en)

View series

Extrem Jitterarmer Taktgenerator LMK03328 – Schritt für Schritt zum Design