JAJSNU3A December   2023  – September 2026 AFE782H1 , AFE882H1

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 ピン構成および機能
6. 5 仕様
   1. 5.1  絶対最大定格
   2. 5.2  ESD 定格
   3. 5.3  推奨動作条件
   4. 5.4  熱に関する情報
   5. 5.5  電気的特性
   6. 5.6  タイミング要件
   7. 5.7  タイミング図
   8. 5.8  代表的特性：VOUT DAC
   9. 5.9  代表的特性：ADC
   10. 5.10 代表的特性：リファレンス
   11. 5.11 代表的特性：HART モデム
   12. 5.12 代表的特性：電源
7. 6 詳細説明
   1. 6.1 概要
   2. 6.2 機能ブロック図
   3. 6.3 機能説明
      1. 6.3.1  D/A コンバータ (DAC) の概要
         1. 6.3.1.1 DAC 抵抗列
         2. 6.3.1.2 DAC バッファ アンプ
         3. 6.3.1.3 DAC の伝達関数
         4. 6.3.1.4 DAC のゲインとオフセットのキャリブレーション
         5. 6.3.1.5 プログラム可能な出力スルー レート
         6. 6.3.1.6 DAC レジスタ構造とクリア状態
      2. 6.3.2  A/D コンバータ (ADC) の概要
         1. 6.3.2.1 ADC 動作
         2. 6.3.2.2 ADC カスタム チャネル シーケンサ
         3. 6.3.2.3 ADC 同期
         4. 6.3.2.4 ADC オフセット キャリブレーション
         5. 6.3.2.5 外部監視入力
         6. 6.3.2.6 温度センサ
         7. 6.3.2.7 自己診断マルチプレクサ
         8. 6.3.2.8 ADC バイパス
      3. 6.3.3  範囲外アラームをプログラム可能
         1. 6.3.3.1 アラームベースの割り込み
         2. 6.3.3.2 アラーム アクション構成レジスタ
         3. 6.3.3.3 アラーム電圧ジェネレータ
         4. 6.3.3.4 温度センサ アラーム機能
         5. 6.3.3.5 内部リファレンス アラーム機能
         6. 6.3.3.6 ADC アラーム機能
         7. 6.3.3.7 フォルト検出
      4. 6.3.4  IRQ
      5. 6.3.5  HART インターフェイス
         1. 6.3.5.1  FIFO バッファ
            1. 6.3.5.1.1 FIFO バッファ アクセス
            2. 6.3.5.1.2 FIFO バッファ フラグ
         2. 6.3.5.2  HART モジュレータ
         3. 6.3.5.3  HART 復調器
         4. 6.3.5.4  HART モデム モード
            1. 6.3.5.4.1 半二重モード
            2. 6.3.5.4.2 全二重モード
         5. 6.3.5.5  HART 変調と復調の調停
            1. 6.3.5.5.1 HART 受信モード
            2. 6.3.5.5.2 HART 送信モード
         6. 6.3.5.6  HART 変調器のタイミングおよびプリアンブル要件
         7. 6.3.5.7  HART 復調器のタイミングおよびプリアンブル要件
         8. 6.3.5.8  HART 通信用の IRQ 構成
         9. 6.3.5.9  SPI を使用した HART 通信
         10. 6.3.5.10 UART を使用した HART 通信
         11. 6.3.5.11 メモリの組み込みセルフ テスト(MBIST)
      6. 6.3.6  内部リファレンス
      7. 6.3.7  内蔵高精度発振器
      8. 6.3.8  高精度発振器の診断
      9. 6.3.9  ワンタイム プログラマブル (OTP) メモリ
      10. 6.3.10 GPIO
      11. 6.3.11 タイマ
      12. 6.3.12 固有のチップ識別子 (ID)
      13. 6.3.13 スクラッチ パッド レジスタ
   4. 6.4 デバイスの機能モード
      1. 6.4.1 DAC パワーダウン モード
      2. 6.4.2 レジスタ内蔵セルフ テスト (RBIST)
      3. 6.4.3 リセット
   5. 6.5 プログラミング
      1. 6.5.1 通信セットアップ
         1. 6.5.1.1 SPI モード
         2. 6.5.1.2 UART モード
         3. 6.5.1.3 SPI + UART モード
         4. 6.5.1.4 HART 機能セットアップ オプション
      2. 6.5.2 GPIO のプログラミング
      3. 6.5.3 シリアル・ペリフェラル・インターフェイス (SPI)
         1. 6.5.3.1 SPI フレーム定義
         2. 6.5.3.2 SPI 読み取りおよび書き込み
         3. 6.5.3.3 フレームエラー チェック
         4. 6.5.3.4 同期
      4. 6.5.4 UART インターフェイス
         1. 6.5.4.1 UART ブレーク モード (UBM)
            1. 6.5.4.1.1 FIFO バッファおよびレジスタ マップとのインターフェイス
      5. 6.5.5 ステータス ビット
      6. 6.5.6 ウォッチドッグ タイマ
8. 7 レジスタ マップ
   1. 7.1 AFEx82H1 レジスタ
9. 8 アプリケーションと実装
   1. 8.1 使用上の注意
      1. 8.1.1 マルチチャネル構成
   2. 8.2 代表的なアプリケーション
      1. 8.2.1 4mA ～ 20mA 電流トランスミッタ
         1. 8.2.1.1 設計要件
         2. 8.2.1.2 詳細な設計手順
            1. 8.2.1.2.1 電流ループ制御モデル
            2. 8.2.1.2.2 HART の接続
            3. 8.2.1.2.3 入力保護および整流
            4. 8.2.1.2.4 システム電流バジェット
         3. 8.2.1.3 アプリケーション曲線
   3. 8.3 初期設定
   4. 8.4 電源に関する推奨事項
   5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
       1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
11. 10改訂履歴
12. 11メカニカル、パッケージ、および注文情報

AFEx82H1 16 ビットおよび 14 ビット、低消費電力 D/A コンバータ (DAC)、HART® モデム、電圧リファレンス、プロセス制御用診断 ADC 内蔵

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード