JAJSW88 データシート

JAJSW88A March 2025 – September 2025 AM62L

PRODUCTION DATA

1
1 特長
2 アプリケーション
3 説明
1. 3.1 機能ブロック図
4 デバイスの比較
1. 4.1 関連製品
5 端子構成および機能
1. 5.1 ピン配置図
2. 5.2 ピン属性
  1. 11
  2. 12
3. 5.3 信号の説明
  1. 14
  2. 5.3.1 ADC
    1. 5.3.1.1 メインドメイン
      1. 17
  3. 5.3.2 CPSW3G
    1. 5.3.2.1 メインドメイン
      1. 20
      2. 21
      3. 22
      4. 23
  4. 5.3.3 CPTS
    1. 5.3.3.1 メインドメイン
      1. 26
  5. 5.3.4 DDRSS
    1. 5.3.4.1 メインドメイン
      1. 29
  6. 5.3.5 DSI
    1. 5.3.5.1 メインドメイン
      1. 32
  7. 5.3.6 DSS
    1. 5.3.6.1 メインドメイン
      1. 35
  8. 5.3.7 ECAP
    1. 5.3.7.1 メインドメイン
      1. 38
      2. 39
      3. 40
  9. 5.3.8 エミュレーションおよびデバッグ
    1. 5.3.8.1 メインドメイン
      1. 43
    2. 5.3.8.2 WKUP ドメイン
      1. 45
  10. 5.3.9 EPWM
    1. 5.3.9.1 メインドメイン
      1. 48
      2. 49
      3. 50
      4. 51
  11. 5.3.10 EQEP
    1. 5.3.10.1 メインドメイン
      1. 54
      2. 55
      3. 56
  12. 5.3.11 GPIO
    1. 5.3.11.1 メインドメイン
      1. 59
    2. 5.3.11.2 WKUP ドメイン
      1. 61
  13. 5.3.12 GPMC
    1. 5.3.12.1 メインドメイン
      1. 64
  14. 5.3.13 I2C
    1. 5.3.13.1 メインドメイン
      1. 67
      2. 68
      3. 69
      4. 70
    2. 5.3.13.2 WKUP ドメイン
      1. 72
  15. 5.3.14 MCAN
    1. 5.3.14.1 メインドメイン
      1. 75
      2. 76
      3. 77
  16. 5.3.15 MCASP
    1. 5.3.15.1 メインドメイン
      1. 80
      2. 81
      3. 82
  17. 5.3.16 MCSPI
    1. 5.3.16.1 メインドメイン
      1. 85
      2. 86
      3. 87
      4. 88
  18. 5.3.17 MDIO
    1. 5.3.17.1 メインドメイン
      1. 91
  19. 5.3.18 MMC
    1. 5.3.18.1 メインドメイン
      1. 94
      2. 95
      3. 96
  20. 5.3.19 OSPI
    1. 5.3.19.1 メインドメイン
      1. 99
  21. 5.3.20 電源
    1. 101
  22. 5.3.21 予約済み
    1. 103
  23. 5.3.22 システム、その他
    1. 5.3.22.1 ブートモードの構成
      1. 5.3.22.1.1 メインドメイン
        
        107
    2. 5.3.22.2 クロック
      1. 5.3.22.2.1 RTC ドメイン
        
        110
      2. 5.3.22.2.2 WKUP ドメイン
        
        112
    3. 5.3.22.3 システム
      1. 5.3.22.3.1 メインドメイン
        
        115
      2. 5.3.22.3.2 RTC ドメイン
        
        117
      3. 5.3.22.3.3 WKUP ドメイン
        
        119
  24. 5.3.23 TIMER
    1. 5.3.23.1 メインドメイン
      1. 122
    2. 5.3.23.2 WKUP ドメイン
      1. 124
  25. 5.3.24 UART
    1. 5.3.24.1 メインドメイン
      1. 127
      2. 128
      3. 129
      4. 130
      5. 131
      6. 132
      7. 133
    2. 5.3.24.2 WKUP ドメイン
      1. 135
  26. 5.3.25 USB
    1. 5.3.25.1 メインドメイン
      1. 138
      2. 139
4. 5.4 ピン接続要件
6 仕様
7 詳細説明
8 アプリケーション、実装、およびレイアウト
9 デバイスおよびドキュメントのサポート
改訂履歴
10メカニカル、パッケージ、および注文情報
1. 10.1 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

ANB|373

サーマルパッド・メカニカル・データ

発注情報

6.11.5.14 MCASP

注: MCASP1 および MCASP2 には、複数のピンに多重化可能な信号が 1 つ以上あります。このセクションで定義されているタイミング要件とスイッチング特性は、IOSET と呼ばれる特定のピンの組み合わせにのみ有効です。このインターフェイスに有効なピンの組み合わせ (IOSET) は、SysConfig-PinMux ツールで定義されます。

表 6-69、表 6-70、図 6-65、表 6-71、図 6-66 に、MCASP のタイミング条件、タイミング要件、スイッチング特性を示します。

表 6-69 MCASP のタイミング条件

パラメータ		最小値	最大値	単位
入力条件
SR_I	入力スルーレート	0.7	5	V/ns
出力条件
C_L	出力負荷容量	1	10	pF
PCB 接続要件
t_{d(Trace Delay)}	各パターンの伝搬遅延	100	1100	ps
t_{d(Trace Mismatch Delay)}	すべてのパターンにわたる伝搬遅延の不整合		100	ps

表 6-70 MCASP のタイミング要件図 6-65 参照

番号			モード⁽¹⁾	最小値	単位
ASP1	t_c(AHCLKRX)	サイクル時間、MCASP[x]_AHCLKR/X⁽⁴⁾		20	ns
ASP2	t_w(AHCLKRX)	パルス幅、MCASP[x]_AHCLKR/X⁽⁴⁾ high または low		0.5P⁽²⁾ - 1.53	ns
ASP3	t_c(ACLKRX)	サイクル時間、MCASP[x]_ACLKR/X⁽⁴⁾		20	ns
ASP4	t_w(ACLKRX)	パルス幅、MCASP[x]_ACLKR/X⁽⁴⁾ high または low		0.5R⁽³⁾ - 1.53	ns
ASP5	t_{su(AFSRX-ACLKRX)}	セットアップ時間、MCASP[x]_AFSR/X⁽⁴⁾ 入力有効から MCASP[x]_ACLKR/X⁽⁴⁾ まで	ACLKR/X 内部	9.29	ns
ASP5	t_{su(AFSRX-ACLKRX)}	セットアップ時間、MCASP[x]_AFSR/X⁽⁴⁾ 入力有効から MCASP[x]_ACLKR/X⁽⁴⁾ まで	ACLKR/X 外部入力 / 出力	4	ns
ASP6	t_{h(ACLKRX-AFSRX)}	ホールド時間、MCASP[x]_ACLKR/X⁽⁴⁾ から MCASP[x]_AFSR/X⁽⁴⁾ 入力有効まで	ACLKR/X 内部	-1	ns
ASP6	t_{h(ACLKRX-AFSRX)}	ホールド時間、MCASP[x]_ACLKR/X⁽⁴⁾ から MCASP[x]_AFSR/X⁽⁴⁾ 入力有効まで	ACLKR/X 外部入力 / 出力	1.6	ns
ASP7	t_{su(AXR-ACLKRX)}	セットアップ時間、MCASP[x]_AXR⁽⁴⁾ 入力有効から MCASP[x]_ACLKR/X⁽⁴⁾ まで	ACLKR/X 内部	9.29	ns
ASP7	t_{su(AXR-ACLKRX)}	セットアップ時間、MCASP[x]_AXR⁽⁴⁾ 入力有効から MCASP[x]_ACLKR/X⁽⁴⁾ まで	ACLKR/X 外部入力 / 出力	4	ns
ASP8	t_{h(ACLKRX-AXR)}	ホールド時間、MCASP[x]_ACLKR/X⁽⁴⁾ から MCASP[x]_AXR⁽⁴⁾ 入力有効まで	ACLKR/X 内部	-1	ns
ASP8	t_{h(ACLKRX-AXR)}	ホールド時間、MCASP[x]_ACLKR/X⁽⁴⁾ から MCASP[x]_AXR⁽⁴⁾ 入力有効まで	ACLKR/X 外部入力 / 出力	1.6	ns

(1) ACLKR 内部：ACLKRCTL.CLKRM = 1、PDIR.ACLKR = 1
ACLKR 外部入力：ACLKRCTL.CLKRM = 0、PDIR.ACLKR = 0
ACLKR 外部出力：ACLKRCTL.CLKRM = 0、PDIR.ACLKR = 1
ACLKX 内部：ACLKXCTL.CLKXM = 1、PDIR.ACLKX = 1
ACLKX 外部入力：ACLKXCTL.CLKXM = 0、PDIR.ACLKX = 0
ACLKX 外部出力：ACLKXCTL.CLKXM = 0、PDIR.ACLKX = 1

(2) P = AHCLKR/X 周期 (ns 単位)。AHCLKR/X クロックソースオプションの詳細については、テクニカルリファレンスマニュアルにある「モジュール統合」の章の「マルチチャネルオーディオシリアルポート (MCASP)」セクションの「McASP クロック」表を参照してください。

(3) R = ACLKR/X 周期 (ns 単位)。

(4) MCASP[x]_* の x は 0、1、または 2

A. CLKRP = CLKXP = 0 の場合、MCASP トランスミッタは立ち上がりエッジ (シフトデータアウト) に構成され、MCASP レシーバは立ち下がりエッジ (シフトデータイン) に構成されます。

B. CLKRP = CLKXP = 1 の場合、MCASP トランスミッタは立ち下がりエッジ (シフトデータアウト) に構成され、MCASP レシーバは立ち上がりエッジ (シフトデータイン) に構成されます。

図 6-65 MCASP のタイミング要件

表 6-71 MCASP スイッチング特性図 6-66 参照

番号	パラメータ	説明	モード⁽¹⁾	最小値	最大値	単位
ASP9	t_c(AHCLKRX)	サイクル時間、MCASP[x]_AHCLKR/X⁽⁴⁾		20		ns
ASP10	t_w(AHCLKRX)	パルス幅、MCASP[x]_AHCLKR/X⁽⁴⁾ high または low		0.5P⁽²⁾ - 2		ns
ASP11	t_c(ACLKRX)	サイクル時間、MCASP[x]_ACLKR/X⁽⁴⁾		20		ns
ASP12	t_w(ACLKRX)	パルス幅、MCASP[x]_ACLKR/X⁽⁴⁾ high または low		0.5R⁽³⁾ - 2		ns
ASP13	t_{d(ACLKRX-AFSRX)}	遅延時間、MCASP[x]_ACLKR/X⁽⁴⁾ 送信エッジから MCASP[x]_AFSR/X⁽⁴⁾ 出力有効まで	ACLKR/X 内部	-1	7.25	ns
ASP13	t_{d(ACLKRX-AFSRX)}	遅延時間、MCASP[x]_ACLKR/X⁽⁴⁾ 送信エッジから MCASP[x]_AFSR/X⁽⁴⁾ 出力有効まで	ACLKR/X 外部入力 / 出力	-15.29	12.84	ns
ASP14	t_d(ACLKX-AXR)	遅延時間、MCASP[x]_ACLKX⁽⁴⁾ 送信エッジから MCASP[x]_AXR⁽⁴⁾ 出力有効まで	ACLKR/X 内部	-1	7.25	ns
ASP14	t_d(ACLKX-AXR)	遅延時間、MCASP[x]_ACLKX⁽⁴⁾ 送信エッジから MCASP[x]_AXR⁽⁴⁾ 出力有効まで	ACLKR/X 外部入力 / 出力	-15.29	12.84	ns
ASP15	t_{dis(ACLKX-AXR)}	ディスエーブル時間、MCASP[x]_ACLKX⁽⁴⁾ 送信エッジから MCASP[x]_AXR⁽⁴⁾ 出力ハイインピーダンスまで	ACLKR/X 内部	-1	7.25	ns
ASP15	t_{dis(ACLKX-AXR)}		ACLKR/X 外部入力 / 出力	-14.9	14	ns

(3) R = ACLKR/X 周期 (ns 単位)。

(4) MCASP[x]_* の x は 0、1、または 2

A. CLKRP = CLKXP = 1 の場合、MCASP トランスミッタは立ち下がりエッジ (シフトデータアウト) に構成され、MCASP レシーバは立ち上がりエッジ (シフトデータイン) に構成されます。

B. CLKRP = CLKXP = 0 の場合、MCASP トランスミッタは立ち上がりエッジ (シフトデータアウト) に構成され、MCASP レシーバは立ち下がりエッジ (シフトデータイン) に構成されます。

図 6-66 MCASP スイッチング特性

詳細については、デバイスのテクニカルリファレンスマニュアルで「ペリフェラル」の章にある「マルチチャネルオーディオシリアルポート (MCASP)」セクションを参照してください。