JAJSL83F August   2020  – June 2026 BQ79612-Q1 , BQ79614-Q1 , BQ79616-Q1 , BQ79616H-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 電源
        1. 7.3.1.1 AVAO_REF と AVDD_REF
        2. 7.3.1.2 LDOIN
        3. 7.3.1.3 AVDD
        4. 7.3.1.4 DVDD
        5. 7.3.1.5 CVDD および NEG5V
        6. 7.3.1.6 TSREF
      2. 7.3.2 測定システム
        1. 7.3.2.1 メイン ADC
          1. 7.3.2.1.1 セルの電圧測定
            1. 7.3.2.1.1.1 アナログ フロント エンド
            2. 7.3.2.1.1.2 VC チャネル測定
            3. 7.3.2.1.1.3 ポスト ADC デジタル LPF
            4. 7.3.2.1.1.4 BBP と BBN の測定
          2. 7.3.2.1.2 温度測定
            1. 7.3.2.1.2.1 DieTemp1 の測定
            2. 7.3.2.1.2.2 GPIO と TSREF の測定
          3. 7.3.2.1.3 メイン ADC 動作制御
            1. 7.3.2.1.3.1 動作モードとステータス
        2. 7.3.2.2 AUX ADC
          1. 7.3.2.2.1 AUX セルの電圧測定
            1. 7.3.2.2.1.1 AUX アナログ フロント エンド
            2. 7.3.2.2.1.2 CB および BB チャネルの測定
          2. 7.3.2.2.2 AUX 温度の測定値
            1. 7.3.2.2.2.1 DieTemp2 の測定
            2. 7.3.2.2.2.2 AUX GPIO 測定値
          3. 7.3.2.2.3 MISC 測定
          4. 7.3.2.2.4 AUX ADC 動作制御
        3. 7.3.2.3 メイン ADC 測定と AUX ADC 測定間の同期
      3. 7.3.3 セル バランシング
        1. 7.3.3.1 セル バランシングの設定
          1. 7.3.3.1.1 ステップ 1: バランシング チャネルを決定する
          2. 7.3.3.1.2 ステップ 2: バランシング制御方法の選択
          3. 7.3.3.1.3 ステップ 3a：バランシングによる熱管理
          4. 7.3.3.1.4 ステップ 3b：セル電圧スレッショルドで停止するオプション
          5. 7.3.3.1.5 ステップ 3c：故障時に停止するオプション
        2. 7.3.3.2 スリープ モードでのセル バランシング
        3. 7.3.3.3 セル バランシングの一時停止と停止
          1. 7.3.3.3.1 セル バランシング一時停止
          2. 7.3.3.3.2 セル バランシングの停止
          3. 7.3.3.3.3 残り CB 時間
        4. 7.3.3.4 モジュール バランシング
          1. 7.3.3.4.1 モジュール バランシングの開始
          2. 7.3.3.4.2 モジュール バランシングの停止
      4. 7.3.4 内蔵ハードウェア プロテクタ
        1. 7.3.4.1 OVUV プロテクタ
          1. 7.3.4.1.1 OVUV 動作モード
          2. 7.3.4.1.2 OVUV 制御およびステータス
            1. 7.3.4.1.2.1 OVUV 制御
            2. 7.3.4.1.2.2 OVUV のステータス
        2. 7.3.4.2 OTUT プロテクタ
          1. 7.3.4.2.1 OTUT 動作モード
          2. 7.3.4.2.2 OTUT 制御およびステータス
            1. 7.3.4.2.2.1 OTUT 制御
            2. 7.3.4.2.2.2 OTUT のステータス
      5. 7.3.5 GPIO の構成
      6. 7.3.6 通信、OTP、診断制御
        1. 7.3.6.1 通信
          1. 7.3.6.1.1 シリアル インターフェイス
            1. 7.3.6.1.1.1 UART 物理層
              1. 7.3.6.1.1.1.1 UART トランスミッタ
              2. 7.3.6.1.1.1.2 UART レシーバ
              3. 7.3.6.1.1.1.3 COMM CLEAR
            2. 7.3.6.1.1.2 コマンドおよび応答のプロトコル
              1. 7.3.6.1.1.2.1 トランザクション フレームの構造
                1. 7.3.6.1.1.2.1.1 フレーム初期化バイト
                2. 7.3.6.1.1.2.1.2 デバイス アドレス バイト
                3. 7.3.6.1.1.2.1.3 レジスタ アドレス バイト
                4. 7.3.6.1.1.2.1.4 データ バイト
                5. 7.3.6.1.1.2.1.5 CRC バイト
                6. 7.3.6.1.1.2.1.6 フレーム CRC 値の計算
                7. 7.3.6.1.1.2.1.7 フレーム CRC の検証
              2. 7.3.6.1.1.2.2 トランザクション フレームの例
                1. 7.3.6.1.1.2.2.1 シングル デバイス読み取り / 書き込み
                2. 7.3.6.1.1.2.2.2 スタック読み取り / 書き込み
                3. 7.3.6.1.1.2.2.3 ブロードキャスト読み取り / 書き込み
                4. 7.3.6.1.1.2.2.4 逆方向へのブロードキャスト書き込み
          2. 7.3.6.1.2 デイジーチェーン インターフェイス
            1. 7.3.6.1.2.1 デイジーチェーン トランスミッタとレシーバ機能
            2. 7.3.6.1.2.2 デイジーチェーン プロトコル
          3. 7.3.6.1.3 通信を開始し
            1. 7.3.6.1.3.1 ベースとスタックの識別
            2. 7.3.6.1.3.2 自動アドレッシング
              1. 7.3.6.1.3.2.1 デバイス アドレスの設定
              2. 7.3.6.1.3.2.2 COMM_CTRL[STACK_DEV] および [TOP_STACK] の設定
              3. 7.3.6.1.3.2.3 OTP へのデバイス アドレスの保存
            3. 7.3.6.1.3.3 デイジーチェーン DLL の同期
            4. 7.3.6.1.3.4 リング型通信
          4. 7.3.6.1.4 通信タイムアウト
            1. 7.3.6.1.4.1 短時間通信タイムアウト
            2. 7.3.6.1.4.2 長い通信タイムアウト
          5. 7.3.6.1.5 通信デバッグ モード
          6. 7.3.6.1.6 マルチドロップ構成
          7. 7.3.6.1.7 SPI マスタ
          8. 7.3.6.1.8 SPI のループバック
        2. 7.3.6.2 フォルト処理
          1. 7.3.6.2.1 障害ステータスの階層
            1. 7.3.6.2.1.1 デバッグ レジスタ
          2. 7.3.6.2.2 故障のマスキングとリセット
            1. 7.3.6.2.2.1 フォルト マスク
            2. 7.3.6.2.2.2 故障リセット
          3. 7.3.6.2.3 故障信号
            1. 7.3.6.2.3.1 ACTIVE モードでのフォルト ステータスの送信
            2. 7.3.6.2.3.2 SLEEP モードでのフォルト ステータスの送信
            3. 7.3.6.2.3.3 ハートビートと故障トーン
        3. 7.3.6.3 不揮発性メモリ
          1. 7.3.6.3.1 OTP ページ ステータス
          2. 7.3.6.3.2 OTP プログラミング
        4. 7.3.6.4 診断制御 / ステータス
          1. 7.3.6.4.1 電源の確認
            1. 7.3.6.4.1.1 電源診断チェック
            2. 7.3.6.4.1.2 電源 BIST
          2. 7.3.6.4.2 サーマル シャットダウンおよび警告チェック
            1. 7.3.6.4.2.1 サーマル シャットダウン
            2. 7.3.6.4.2.2 過熱警告
          3. 7.3.6.4.3 発振器ウォッチドッグ
          4. 7.3.6.4.4 OTPエラー チェック
            1. 7.3.6.4.4.1 OTP CRC テストおよび故障
            2. 7.3.6.4.4.2 OTP マージン読み取り
            3. 7.3.6.4.4.3 誤り検出および訂正 (ECC) 機能を備えた OTP
          5. 7.3.6.4.5 内蔵ハードウェア プロテクタのチェック
            1. 7.3.6.4.5.1 パリティ チェック
            2. 7.3.6.4.5.2 OVUV および OTUT DAC チェック
            3. 7.3.6.4.5.3 OVUV プロテクタ BIST
            4. 7.3.6.4.5.4 OTUT プロテクタの BIST
          6. 7.3.6.4.6 ADC の比較による診断
            1. 7.3.6.4.6.1 セル電圧測定チェック
            2. 7.3.6.4.6.2 温度測定チェック
            3. 7.3.6.4.6.3 セル バランシング FET のチェック
            4. 7.3.6.4.6.4 VC および CB 断線検出
      7. 7.3.7 バス バー サポート
        1. 7.3.7.1 BBP/BBN ピンのバス バー
          1. 7.3.7.1.1 代表的な接続
          2. 7.3.7.1.2 バス バー測定
          3. 7.3.7.1.3 セル バランシング処理
          4. 7.3.7.1.4 セル電圧診断制御
        2. 7.3.7.2 個別の VC チャネルのバスバー
          1. 7.3.7.2.1 代表的な接続
          2. 7.3.7.2.2 バス バー測定
          3. 7.3.7.2.3 セル バランシング処理
          4. 7.3.7.2.4 セル電圧診断制御
    4. 7.4 デバイスの機能モード
      1. 7.4.1 電力モード
        1. 7.4.1.1 シャットダウン モード
          1. 7.4.1.1.1 シャットダウンモードの終了
          2. 7.4.1.1.2 SHUTDOWN モードへの移行
        2. 7.4.1.2 SLEEP モード
          1. 7.4.1.2.1 SLEEP モードの終了
          2. 7.4.1.2.2 スリープ モードへの移行
        3. 7.4.1.3 アクティブ モード
          1. 7.4.1.3.1 ACTIVE モードの終了
          2. 7.4.1.3.2 シャットダウン モードからアクティブ モードに移行
          3. 7.4.1.3.3 スリープ モードからアクティブ モードに移行
      2. 7.4.2 デバイス リセット
      3. 7.4.3 Ping およびトーン
        1. 7.4.3.1 Ping
        2. 7.4.3.2 トーン
        3. 7.4.3.3 Ping およびトーンの伝搬
    5. 7.5 レジスタ マップ
      1. 7.5.1 OTP シャドウレジスタの概要
      2. 7.5.2 レジスタの読み取り / 書き込みの概要
      3. 7.5.3 読み取り専用レジスタのまとめ
      4. 7.5.4 レジスタのフィールドの説明
        1. 7.5.4.1  デバイス アドレッシングの設定
          1. 7.5.4.1.1 DIR0_ADDR_OTP
          2. 7.5.4.1.2 DIR1_ADDR_OTP
          3. 7.5.4.1.3 CUST_MISC1～CUST_MISC8
          4. 7.5.4.1.4 DIR0_ADDR
          5. 7.5.4.1.5 DIR1_ADDR
        2. 7.5.4.2  デバイス ID およびスクラッチ パッド
          1. 7.5.4.2.1 PARTID
          2. 7.5.4.2.2 DEV_REVID
          3. 7.5.4.2.3 DIE_ID1～DIE_ID9
        3. 7.5.4.3  一般構成および制御
          1. 7.5.4.3.1  DEV_CONF
          2. 7.5.4.3.2  ACTIVE_CELL
          3. 7.5.4.3.3  BBVC_POSN1
          4. 7.5.4.3.4  BBVC_POSN2
          5. 7.5.4.3.5  PWR_TRANSIT_CONF
          6. 7.5.4.3.6  COMM_TIMEOUT_CONF
          7. 7.5.4.3.7  TX_HOLD_OFF
          8. 7.5.4.3.8  STACK_RESPONSE
          9. 7.5.4.3.9  BBP_LOC
          10. 7.5.4.3.10 COMM_CTRL
          11. 7.5.4.3.11 CONTROL1
          12. 7.5.4.3.12 CONTROL2
          13. 7.5.4.3.13 CUST_CRC_HI
          14. 7.5.4.3.14 CUST_CRC_LO
          15. 7.5.4.3.15 CUST_CRC_RSLT_HI
          16. 7.5.4.3.16 CUST_CRC_RSLT_LO
        4. 7.5.4.4  動作ステータス
          1. 7.5.4.4.1 DIAG_STAT
          2. 7.5.4.4.2 ADC_STAT1
          3. 7.5.4.4.3 ADC_STAT2
          4. 7.5.4.4.4 GPIO_STAT
          5. 7.5.4.4.5 BAL_STAT
          6. 7.5.4.4.6 DEV_STAT
        5. 7.5.4.5  ADC 構成および制御
          1. 7.5.4.5.1 ADC_CONF1
          2. 7.5.4.5.2 ADC_CONF2
          3. 7.5.4.5.3 MAIN_ADC_CAL1
          4. 7.5.4.5.4 MAIN_ADC_CAL2
          5. 7.5.4.5.5 AUX_ADC_CAL1
          6. 7.5.4.5.6 AUX_ADC_CAL2
          7. 7.5.4.5.7 ADC_CTRL1
          8. 7.5.4.5.8 ADC_CTRL2
          9. 7.5.4.5.9 ADC_CTRL3
        6. 7.5.4.6  ADC 測定結果
          1. 7.5.4.6.1  VCELL16_HI/LO
          2. 7.5.4.6.2  VCELL15_HI/LO
          3. 7.5.4.6.3  VCELL14_HI/LO
          4. 7.5.4.6.4  VCELL13_HI/LO
          5. 7.5.4.6.5  VCELL12_HI/LO
          6. 7.5.4.6.6  VCELL11_HI/LO
          7. 7.5.4.6.7  VCELL10_HI/LO
          8. 7.5.4.6.8  VCELL9_HI/LO
          9. 7.5.4.6.9  VCELL8_HI/LO
          10. 7.5.4.6.10 VCELL7_HI/LO
          11. 7.5.4.6.11 VCELL6_HI/LO
          12. 7.5.4.6.12 VCELL5_HI/LO
          13. 7.5.4.6.13 VCELL4_HI/LO
          14. 7.5.4.6.14 VCELL3_HI/LO
          15. 7.5.4.6.15 VCELL2_HI/LO
          16. 7.5.4.6.16 VCELL1_HI/LO
          17. 7.5.4.6.17 BUSBAR_HI/LO
          18. 7.5.4.6.18 TSREF_HI/LO
          19. 7.5.4.6.19 GPIO1_HI/LO
          20. 7.5.4.6.20 GPIO2_HI/LO
          21. 7.5.4.6.21 GPIO3_HI/LO
          22. 7.5.4.6.22 GPIO4_HI/LO
          23. 7.5.4.6.23 GPIO5_HI/LO
          24. 7.5.4.6.24 GPIO6_HI/LO
          25. 7.5.4.6.25 GPIO7_HI/LO
          26. 7.5.4.6.26 GPIO8_HI/LO
          27. 7.5.4.6.27 DIETEMP1_HI/LO
          28. 7.5.4.6.28 DIETEMP2_HI/LO
          29. 7.5.4.6.29 AUX_CELL_HI/LO
          30. 7.5.4.6.30 AUX_GPIO_HI/LO
          31. 7.5.4.6.31 AUX_BAT_HI/LO
          32. 7.5.4.6.32 AUX_REFL_HI/LO
          33. 7.5.4.6.33 AUX_VBG2_HI/LO
          34. 7.5.4.6.34 AUX_AVAO_REF_HI/LO
          35. 7.5.4.6.35 AUX_AVDD_REF_HI/LO
          36. 7.5.4.6.36 AUX_OV_DAC_HI/LO
          37. 7.5.4.6.37 AUX_UV_DAC_HI/LO
          38. 7.5.4.6.38 AUX_OT_OTCB_DAC_HI/LO
          39. 7.5.4.6.39 AUX_UT_DAC_HI/LO
          40. 7.5.4.6.40 AUX_VCBDONE_DAC_HI/LO
          41. 7.5.4.6.41 AUX_VCM_HI/LO
          42. 7.5.4.6.42 REFOVDAC_HI/LO
          43. 7.5.4.6.43 DIAG_MAIN_HI/LO
          44. 7.5.4.6.44 DIAG_AUX_HI/LO
        7. 7.5.4.7  バランシングの構成、制御、ステータス
          1. 7.5.4.7.1  CB_CELL16_CTRL～CB_CELL1_CTRL
          2. 7.5.4.7.2  VMB_DONE_THRESH
          3. 7.5.4.7.3  MB_TIMER_CTRL
          4. 7.5.4.7.4  VCB_DONE_THRESH
          5. 7.5.4.7.5  OTCB_THRESH
          6. 7.5.4.7.6  BAL_CTRL1
          7. 7.5.4.7.7  BAL_CTRL2
          8. 7.5.4.7.8  BAL_CTRL3
          9. 7.5.4.7.9  CB_COMPLETE1
          10. 7.5.4.7.10 CB_COMPLETE2
          11. 7.5.4.7.11 BAL_TIME
        8. 7.5.4.8  プロテクタの構成および制御
          1. 7.5.4.8.1 OV_THRESH
          2. 7.5.4.8.2 UV_THRESH
          3. 7.5.4.8.3 UV_DISABLE1
          4. 7.5.4.8.4 UV_DISABLE2
          5. 7.5.4.8.5 OTUT_THRESH
          6. 7.5.4.8.6 OVUV_CTRL
          7. 7.5.4.8.7 OTUT_CTRL
        9. 7.5.4.9  GPIO の構成
          1. 7.5.4.9.1 GPIO_CONF1
          2. 7.5.4.9.2 GPIO_CONF2
          3. 7.5.4.9.3 GPIO_CONF3
          4. 7.5.4.9.4 GPIO_CONF4
        10. 7.5.4.10 SPI マスタ
          1. 7.5.4.10.1 SPI_CONF
          2. 7.5.4.10.2 SPI_EXE
          3. 7.5.4.10.3 SPI_TX3、SPI_TX2、SPI_TX1
          4. 7.5.4.10.4 SPI_RX3、SPI_RX2、SPI_RX1
        11. 7.5.4.11 診断の制御
          1. 7.5.4.11.1  DIAG_OTP_CTRL
          2. 7.5.4.11.2  DIAG_COMM_CTRL
          3. 7.5.4.11.3  DIAG_PWR_CTRL
          4. 7.5.4.11.4  DIAG_CBFET_CTRL1
          5. 7.5.4.11.5  DIAG_CBFET_CTRL2
          6. 7.5.4.11.6  DIAG_COMP_CTRL1
          7. 7.5.4.11.7  DIAG_COMP_CTRL2
          8. 7.5.4.11.8  DIAG_COMP_CTRL3
          9. 7.5.4.11.9  DIAG_COMP_CTRL4
          10. 7.5.4.11.10 DIAG_PROT_CTRL
        12. 7.5.4.12 故障の構成とリセット
          1. 7.5.4.12.1 FAULT_MSK1
          2. 7.5.4.12.2 FAULT_MSK2
          3. 7.5.4.12.3 FAULT_RST1
          4. 7.5.4.12.4 FAULT_RST2
        13. 7.5.4.13 故障ステータス
          1. 7.5.4.13.1  FAULT_SUMMARY
          2. 7.5.4.13.2  FAULT_COMM1
          3. 7.5.4.13.3  FAULT_COMM2
          4. 7.5.4.13.4  FAULT_COMM3
          5. 7.5.4.13.5  FAULT_OTP
          6. 7.5.4.13.6  FAULT_SYS
          7. 7.5.4.13.7  FAULT_PROT1
          8. 7.5.4.13.8  FAULT_PROT2
          9. 7.5.4.13.9  FAULT_OV1
          10. 7.5.4.13.10 FAULT_OV2
          11. 7.5.4.13.11 FAULT_UV1
          12. 7.5.4.13.12 FAULT_UV2
          13. 7.5.4.13.13 FAULT_OT
          14. 7.5.4.13.14 FAULT_UT
          15. 7.5.4.13.15 FAULT_COMP_GPIO
          16. 7.5.4.13.16 FAULT_COMP_VCCB1
          17. 7.5.4.13.17 FAULT_COMP_VCCB2
          18. 7.5.4.13.18 FAULT_COMP_VCOW1
          19. 7.5.4.13.19 FAULT_COMP_VCOW2
          20. 7.5.4.13.20 FAULT_COMP_CBOW1
          21. 7.5.4.13.21 FAULT_COMP_CBOW2
          22. 7.5.4.13.22 FAULT_COMP_CBFET1
          23. 7.5.4.13.23 FAULT_COMP_CBFET2
          24. 7.5.4.13.24 FAULT_COMP_MISC
          25. 7.5.4.13.25 FAULT_PWR1
          26. 7.5.4.13.26 FAULT_PWR2
          27. 7.5.4.13.27 FAULT_PWR3
        14. 7.5.4.14 デバッグ制御とステータス
          1. 7.5.4.14.1  DEBUG_CTRL_UNLOCK
          2. 7.5.4.14.2  DEBUG_COMM_CTRL1
          3. 7.5.4.14.3  DEBUG_COMM_CTRL2
          4. 7.5.4.14.4  DEBUG_COMM_STAT
          5. 7.5.4.14.5  DEBUG_UART_RC
          6. 7.5.4.14.6  DEBUG_UART_RR_TR
          7. 7.5.4.14.7  DEBUG_COMH_BIT
          8. 7.5.4.14.8  DEBUG_COMH_RC
          9. 7.5.4.14.9  DEBUG_COMH_RR_TR
          10. 7.5.4.14.10 DEBUG_COML_BIT
          11. 7.5.4.14.11 DEBUG_COML_RC
          12. 7.5.4.14.12 DEBUG_COML_RR_TR
          13. 7.5.4.14.13 DEBUG_UART_DISCARD
          14. 7.5.4.14.14 DEBUG_COMH_DISCARD
          15. 7.5.4.14.15 DEBUG_COML_DISCARD
          16. 7.5.4.14.16 DEBUG_UART_VALID_HI/LO
          17. 7.5.4.14.17 DEBUG_COMH_VALID_HI/LO
          18. 7.5.4.14.18 DEBUG_COML_VALID_HI/LO
          19. 7.5.4.14.19 DEBUG_OTP_SEC_BLK
          20. 7.5.4.14.20 DEBUG_OTP_DED_BLK
        15. 7.5.4.15 OTP プログラミング制御およびステータス
          1. 7.5.4.15.1 OTP_PROG_UNLOCK1A～OTP_PROG_UNLOCK1D
          2. 7.5.4.15.2 OTP_PROG_UNLOCK2A～OTP_PROG_UNLOCK2D
          3. 7.5.4.15.3 OTP_PROG_CTRL
          4. 7.5.4.15.4 OTP_ECC_TEST
          5. 7.5.4.15.5 OTP_ECC_DATAIN1～OTP_ECC_DATAIN9
          6. 7.5.4.15.6 OTP_ECC_DATAOUT1 ～ OTP_ECC_DATAOUT9
          7. 7.5.4.15.7 OTP_PROG_STAT
          8. 7.5.4.15.8 OTP_CUST1_STAT
          9. 7.5.4.15.9 OTP_CUST2_STAT
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 ベース デバイスのアプリケーション回路
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 セル センシング入力とバランシング入力
          2. 8.2.1.2.2 BAT および外部 NPN
          3. 8.2.1.2.3 電源入力、リファレンス入力
          4. 8.2.1.2.4 サーミスタ入力用 GPIO
          5. 8.2.1.2.5 内部バランシング電流
          6. 8.2.1.2.6 UART、NFAULT
          7. 8.2.1.2.7 デイジーチェーン絶縁
            1. 8.2.1.2.7.1 同じ PCB 上で接続されたデバイス
            2. 8.2.1.2.7.2 さまざまな PCB に接続されたデバイス
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 デイジー デバイス アプリケーション回路
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
      1. 10.1.1 グランド プレーン
      2. 10.1.2 電源およびリファレンス電圧用のバイパス コンデンサ
      3. 10.1.3 セル電圧センス
      4. 10.1.4 デイジーチェーン通信
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス サポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
Data Sheet

BQ7961X-Q1 機能安全準拠、車載用、16S/14S/12S、バッテリ モニタ / バランサおよび統合型ハードウェア プロテクタ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード