JAJSG05G
November 2009 – November 2022
CDC3RL02
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Device Comparison
6
Pin Configuration and Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Low Additive Noise
8.3.2
Regulated 1.8-V Externally Available I/O Supply
8.3.3
Ultra-Small 8-bump YFP 0.4-mm Pitch WCSP Package
8.4
Device Functional Modes
9
Application and Implementation
9.1
Application Information
9.1.1
Input Clock Squarer
9.1.2
Output Stage
9.1.3
LDO
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.3
Application Curve
9.3
Power Supply Recommendations
9.4
Layout
9.4.1
Layout Guidelines
9.4.2
Layout Example
10
Device and Documentation Support
10.1
Receiving Notification of Documentation Updates
10.2
サポート・リソース
10.3
Trademarks
10.4
Electrostatic Discharge Caution
10.5
Glossary
11
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
YFP|8
MXBG057R
サーマルパッド・メカニカル・データ
発注情報
jajsg05g_oa
jajsg05g_pm
1
特長
小さいノイズの付加:
10kHzで-149dBc/Hzのオフセット位相ノイズ
0.37ps (RMS)の出力ジッタ
出力スルー・レートの制限による EMI の低減
(10pF~50pF の負荷で 1~5ns の立ち上がり/立ち下がり時間)
適応型出力段による反射の制御
外部で利用可能な、レギュレートされた1.8VのI/O電源
超小型の 8 バンプ YFP、0.4mm ピッチ WCSP
(0.8mm×1.6mm)
JESD 22を超えるESD性能
2000V、人体モデル(A114-A)
1000V、デバイス帯電モデル
(JESD22-C101-A Level III)