



DAC8565

JAJS432

2.5V、2ppm/℃内部リファレンス付き、16ビット、 4チャネル、超低グリッチ、電圧出力DAコンバータ

特長

- 相対精度:4LSB
- グリッチ・エネルギー:0.15nV-s
- 内部リファレンス:
 - リファレンス電圧:2.5V (デフォルトでイネー ブル)
 - 初期精度:0.004%(typ)
 - 温度ドリフト:2ppm/°C (typ)
 - 温度ドリフト:5ppm/°C(max)
 - シンク/ソース能力:20mA
- ゼロスケールまたはミッドスケールへのパワーオン・ リセット
- ゼロスケールまたはミッドスケールへの非同期クリア
- 超低電力動作:1mA(5V時)
- 幅広い電源範囲:+2.7V ~ +5.5V
- 動作温度範囲で16ビット単調性を維持
- セトリング・タイム:フルスケール範囲 (FSR)の ±0.003%まで10µs
- シュミット・トリガ入力を持つ低電力シリアル・イン ターフェイス:最大50MHz
- レール・ツー・レール動作の内蔵出力バッファ・アンプ
- 1.8V ~ 5.5Vロジックに対応
- 温度範囲:-40°C~+105°C

アプリケーション

- ポータブル機器
- 閉ループ・サーボ制御
- プロセス制御、PLC
- データ・アクイジション・システム

関連デバイス	16ビット	14ビット	12 ビット
ピンおよび 機能互換	DAC8565	DAC8165	DAC7565
機能互換	DAC8564	DAC8164	DAC7564

SPI, QSPIは、Motorola社の商標です。Microwireは、National Semiconductor社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

この資料は、Texas Instruments Incorporated (TI)が英文で記述した資料 を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI)が英文から和文へ翻訳して作成したものです。 資料によっては正規英語版資料の更新に対応していないものがあります。

資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補 助的参考資料としてご使用下さい。 製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を ご確認下さい。

TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわ らず、更新以前の情報に基づいて発生した問題や障害等につきましては如 何なる責任も負いません。



● プログラマブル・アッテネータ

● PC周辺機器

概要

DAC8565は、低電力、電圧出力、4チャネルの16ビットDAコン バータ(DAC)です。2.5V、2ppm/℃の内部リファレンス(デフォ ルトでイネーブル)により、2.5Vのフルスケール出力電圧範囲 を提供します。内部リファレンスの初期精度は0.004%であり、 V_{REF}H/V_{REF}OUTピンで最大20mAを供給できます。DAC8565 は単調な特性を持ち、直線性が非常に優れ、コード間の不要な 過渡電圧(グリッチ)を最小限に抑えます。また、最大50MHz のクロック速度で動作する多用途な3線式シリアル・インターフェ イスを備えています。このインターフェイスは、標準のSPI™、 QSPI™、Microwire™、およびデジタル信号プロセッサ(DSP) インターフェイスと互換性があります。

DAC8565は、内蔵のパワーオン・リセット回路により、DAC 出力はゼロスケールまたはミッドスケールで起動し、デバイス に有効なコードが書き込まれるまでその状態を保持します。ま た、シリアル・インターフェイス経由でアクセスできるパワー ダウン機能により、デバイスの消費電流が5Vで1.3μAまで低減 されます。低消費電力、内部リファレンス、およびコンパクト なサイズにより、DAC8565は携帯型のバッテリ駆動機器に理想 的です。消費電力は3Vで2.9mWであり、パワーダウン・モード



SBAS411B 翻訳版

最新の英語版資料 http://www.ti.com/lit/gpn/dac8565 では1.5µWまで低減されます。

DAC8565は、DAC7564およびDAC8164とドロップインおよ び機能互換であり、DAC7565、DAC8165、およびDAC8564と 機能互換です。これらのデバイスはすべて、TSSOP-16パッケー ジで供給されます。

DAC8564は、DAC7564およびDAC8164とドロップイン互換/ 機能互換であり、DAC7565, DAC8165およびDAC8565とピン・ コンパチブルです。DAC8564は、TSSOP-16パッケージで供給 されます。



これらのデバイスは、限定的なESD (静電破壊)保護機能を 内蔵しています。保存時または取り扱い時に、MOSゲートに 対する静電破壊を防止するために、リード線どうしを短絡して おくか、デバイスを導電性のフォームに入れる必要があります。

製品情報⁽¹⁾

製品名	相対精度 (LSB)	微分非直線性 (LSB)	リファレンス・ ドリフト (ppm/℃)	パッケージ- リード	パッケージ・ コード	仕様温度 範囲	パッケージ 捺印
DAC8565A	±12	±1	25	TSSOP-16	PW	$-40^{\circ}C \sim +105^{\circ}C$	DAC8565
DAC8565B	±8	±1	25	TSSOP-16	PW	$-40^{\circ}C \sim +105^{\circ}C$	DAC8565B
DAC8565C	±12	±1	5	TSSOP-16	PW	$-40^{\circ}C \sim +105^{\circ}C$	DAC8565
DAC8565D	±8	±1	5	TSSOP-16	PW	-40°C ∼ +105°C	DAC8565D

 (1) 最新のパッケージおよびご発注情報については、このドキュメントの巻末にある「付録:パッケージ・オプション」を参照するか、TIのWebサイト (www.ti.comまたはwww.tij.co.jp)をご覧ください。

絶対最大定格(1)

動作温度範囲内(特に記述のない限り)

		DAC8565	単位
$AV_{DD} \sim GND$		$-0.3 \sim +6$	V
デジタル入力電圧	(対GND)	$-0.3 \sim +V_{DD} + 0.3$	V
$V_{OUT} \sim GND$		$-0.3 \sim +V_{DD} + 0.3$	V
$V_{REF} \sim GND$		$-0.3 \sim +V_{DD} + 0.3$	V
動作温度範囲		-40 ~ +125	°C
保存温度範囲		-65 ~ +150	°C
ジャンクション温	度範囲(T _J max)	+150	°C
消費電力		$(T_J max - T_A)/\theta_{JA}$	W
熱抵抗、θ _{JA}		+118	°C/W
熱抵抗、θ _{JC}		+29	°C/W
	人体モデル(HBM)	4000	V
EOU止俗	デバイス帯電モデル(CDM)	1500	V

 (1)絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を 及ぼすことがあります。



電気的特性

AV_{DD} = 2.7V~5.5V、-40℃~+105℃、データ形式はストレート・バイナリです(特に記述のない限り)。

			D	AC8565	
パラメータ	-	テスト条件	MIN	TYP MAX	単位
静的性能 ⁽¹⁾					
分解能			16		ビット
	ラインパス・スルー、	DAC8565A, DAC8565C		±4 ±12	LSB
和对精度	コード485およひ 64714で測定	DAC8565B, DAC8565D		<u>±4</u> ±8	LSB
微分非直線性	16ビt/mh単調性			±0.5 ±1	LSB
オフセット誤差				±5 ±8	mV
オフセット誤差ドリフト	-			±1	μV/°C
フルスケール誤差	ー ラインパス・スルー、 =	コード485およひ64714で測定		±0.2 ±0.5	% of FSR
ゲイン誤差	1			±0.05 ±0.2	% of FSR
	AV _{DD} = 5V			±1	ppm of
ケイン温度1米数	$AV_{DD} = 2.7V$			<u>+2</u>	FSR/°C
PSRR 電源除去比	出力無負荷			1	mV/V
出力特性 ⁽²⁾					
出力電圧範囲			0	V _{REF}	V
出力電圧セトリング・タイム	±0.003% FSRに対して 0pF < C _L < 200pF	\sim 0200h~FD00h, R _L = 2k Ω ,		8 10	us
	$R_L = 2k\Omega, C_L = 500pF$			12	
スルー・レート				2.2	V/µs
应是社会共中占在	R _L = ∞			470	- 5
谷重性貝何女正皮	$R_L = 2k\Omega$			1000	- рг
コード書き換えによるグリッチ・インパルス	メジャー・キャリー付近	丘の1LSBの変化		0.15	nV-s
デジタル・フィードスルー	SCLK反転、SYNC =	"High"		0.15	nV-s
チャネル間DCクロストーク	隣接チャネルのフルス	ケール・スイング		0.25	LSB
チャネル間ACクロストーク	1kHzフルスケールの正	弦波、出力無負荷		-100	dB
DC出力インピーダンス	ミッド・コード入力			1	Ω
短絡電流				50	mA
お動時間	パワーダウン・モードた	から、AV _{DD} = 5V		2.5	
	パワーダウン・モードた	から、AV _{DD} = 3V		5	μο
AC性能 ⁽²⁾	-				
SNR				90	dB
THD	$T_A = +25^{\circ}C \ BW = 201$	Hz , $V_{DD} = 5V$, $f_{OUT} = 1 \text{ Hz}_{\circ}$		-77	dB
SFDR	│ SNRは最初の19の高調	波を除く		78	dB
SINAD				77	dB
DAC出力ノイズ密度	T _A = +25℃、ミッド・⊐	ュード入力、f _{OUT} = 1kHz		120	nV/√Hz
DAC出力ノイズ	T _A = +25℃、ミッド・コ	ュード入力、0.1Hz~10Hz		6	μV_{PP}
リファレンス			1		1
内部リファレンス消費電流	$AV_{DD} = 5.5V$			360	μΑ
	$AV_{DD} = 3.6V$			348	μΑ
外部リファレンス電流	外部V _{REF} = 2.5V、内部 全4チャネルがアクティ	}リファレンスはディセーブル、 ィブ		80	μΑ
リファレンス入力範囲V _{REF} H電圧	$V_{REF}L < V_{REF}H, AV_{DD}$	$-(V_{REF}H + V_{REF}L)/2 > 1.2V$	0	AV _{DD}	V
リファレンス入力範囲V _{REF} L電圧	$V_{REF}L < V_{REF}H, AV_{DD}$	$-(V_{REF}H + V_{REF}L)/2 > 1.2V$	0	AV _{DD} /2	V
リファレンス入力インピーダンス				31	kΩ

(1) 485~64714の縮小したコード範囲で直線性を計算、出力は無負荷。(2) 設計値および特性評価による、製造試験は未実施。



電気的特性

AV_{DD} = 2.7V~5.5V、-40℃~+105℃、データ形式はストレート・バイナリです(特に記述のない限り)。

			D	AC8565		
	パラメータ	テスト条件	MIN	ТҮР	МАХ	単位
リファレンス	出力	·				
出力電圧		$T_A = +25^{\circ}C$	2.4995	2.5	2.5005	V
初期精度		$T_A = +25^{\circ}C$	0.02	±0.004	0.02	%
山中雪口泊中	ки – г	DAC8565A, DAC8565B ⁽³⁾		5	25	~~~/°C
山刀电圧血反	ドリンド	DAC8565C, DAC8565D ⁽⁴⁾		2	5	ppn/ C
出力電圧ノイン	ズ	f = 0.1Hz to 10Hz		12		μV_{PP}
		$T_A = +25^{\circ}C$, f = 1MHz, $C_L = 0\mu F$		50		
出力電圧ノイン	ズ密度(高周波ノイズ)	$T_A = +25^{\circ}C$, f = 1MHz, $C_L = 1\mu F$		20		nV/√Hz
		$T_A = +25^{\circ}C$, f = 1MHz, $C_L = 4\mu F$		16		
負荷レギュレ・	ーション、ソース ⁽⁵⁾	$T_A = +25^{\circ}C$		30		μV/mA
負荷レギュレ・	ーション、シンク ⁽⁵⁾	$T_A = +25^{\circ}C$		15		μV/mA
出力電流負荷	生能 ⁽⁶⁾			<u>+</u> 20		mA
ライン・レギュ	レーション	$T_A = +25^{\circ}C$		10		μV/V
長期的安定性/	「ドリフト (エージング) ⁽⁵⁾	T _A = +25℃、期間 = 0~1900時間		50		ppm
赤レッフニリング	- (5)	最初のサイクル		100		
熟ヒステリン. 		追加サイクル		25		ppm
ロジック入力	(6)		·			
入力電流				±1		μA
N 1	ロジック1 カ "! ッッ" 電圧	$2.7V \le IOV_{DD} \le 5.5V$		0.	$3 \times IOV_{DD}$	M
VINL	ロシック入力 LOW 电圧	$1.8V \le IOV_{DD} \le 2.7V$		0.	$1 \times IOV_{DD}$	v
N 11	ロジェクチャ 仰に起き 雨圧	$2.7V \le IOV_{DD} \le 5.5V$	$0.7 imes IOV_{DD}$			
VINH	ロンツク入力 High 竜庄	$1.8V \le IOV_{DD} \le 2.7V$	$0.95 imes IOV_{DD}$			v
ピン容量					3	pF
電源要件						
AV _{DD}			2.7		5.5	V
IOV _{DD}			1.8		5.5	V
IOI _{DD} ⁽⁶⁾				10	20	μA
	·····································	$AV_{DD} = IOV_{DD} = 3.6V$ to 5.5V V _{IN} H = IOV _{DD} and V _{IN} L = GND		1	1.6	0
. (7)	<u>标伴て一下</u>	$\begin{array}{l} {AV}_{DD} = {IOV}_{DD} = 2.7 V \text{ to } 3.6 V \\ {V}_{IN} H = {IOV}_{DD} \text{ and } {V}_{IN} L = GND \end{array}$		0.95	1.5	mA
I _{DD} ^(*)		$AV_{DD} = IOV_{DD} = 3.6V$ to 5.5V V _{IN} H = IOV _{DD} and V _{IN} L = GND		1.3	3.5	
	9 X CONV-9 9 2 · E - F	$AV_{DD} = IOV_{DD} = 2.7V$ to 3.6V V _{IN} H = IOV _{DD} and V _{IN} L = GND		0.5	2.5	μΑ
	·····································	$\begin{array}{l} {AV}_{DD} = {IOV}_{DD} = 3.6V \text{ to } 5.5V \\ {V}_{IN}H = {IOV}_{DD} \text{ and } {V}_{IN}L = GND \end{array}$		3.6	8.8	
※書書エ(7)	「「「「「」」「「」」「「」」「「」」「「」」「「」」「」」「」」「」」「「」」」「」」「」」」「」」「」」」「」」」「」」」「」」」「」」」「」」」」	$AV_{DD} = IOV_{DD} = 2.7V$ to 3.6V V _{IN} H = IOV _{DD} and V _{IN} L = GND		2.6	5.4	mvv
消貨電力 "'	オベズのパローダウン・エード	$AV_{DD} = IOV_{DD} = 3.6V \text{ to } 5.5V$ $V_{IN}H = IOV_{DD} \text{ and } V_{IN}L = GND$		4.7	19	
				1.4	9	μνν
温度範囲					I	
仕様性能			-40		+105	°C

(3) リファレンスは室温で調整および試験が行われ、-40℃~+120℃で仕様が規定されています。
(4) リファレンスは2つの温度(+25℃および+105℃)で調整および試験が行われ、-40℃~+120℃で仕様が規定されています。
(5) このデータシートの「アプリケーション情報」で詳細に説明されています。
(6) 設計値および特性評価による、製造試験は未実施。
(7) 入力コード = 32768。リファレンス電流を含む。無負荷。



ピン配置



ピン構成

ピン	名称	
1	V _{OUT} A	DAC Aからのアナログ出力電圧
2	V _{OUT} B	DAC Bからのアナログ出力電圧
3	V _{REF} H/ V _{REF} OUT	正のリファレンス入力 / 内部リファレンス使用時は、リファレンス出力2.5V
4	AV_{DD}	電源入力、2.7V~5.5V
5	V _{REF} L	負のリファレンス入力
6	GND	グランド基準点
7	V _{OUT} C	DAC Cからのアナログ出力電圧
8	V _{OUT} D	DAC Dからのアナログ出力電圧
9	SYNC	レベル・トリガ制御入力(アクティブ"Low")。この入力は、入力データのフレーム同期信号です。SYNCが"Low"に なると、入力シフト・レジスタがイネーブルになり、以降のクロック立ち下がりエッジでデ <u>ータが</u> サンプリングされま す。DAC出力は、24回目のクロック後に更新されます。24回目のクロック・エッジより前にSYNCが"High"になった 場合、SYNCの立ち上がりエッジが割り込みとして機能し、DAC8565は書き込みシーケンスを無視します。シュミット・ トリガロジック入力です。
10	SCLK	シリアル・クロック入力。データは最大50MHzで転送できます。シュミット・トリガロジック入力です。
11	D _{IN}	シリアル・データ入力。シリアル・クロック入力の各立ち下がりエッジで、データが24ビットの入力シフト・レジスタに 取り込まれます。シュミット・トリガロジック入力です。
12	IOV_DD	デジタル入出力電源
13	RST	非同期リセット。アクティブ"Low"。RSTが"Low"になると、すべてのDACチャネルがゼロスケール(RSTSEL=0) またはミッドスケール(RSTSEL=1)にリセットされます。
14	RSTSEL	リセット選択。RSTSELが"Low"の場合、入力コーディングはバイナリです。"High"の場合は、2の補数となります。
15	ENABLE	イネーブル・ピン(アクティブ"Low")は、SPIインターフェイスをシリアル・ポートに接続します。
16	LDAC	DACのロード。立ち上がりエッジでトリガされ、すべてのDACレジスタにデータをロードします。







タイミング要件⁽¹⁾⁽²⁾

AV_{DD} = IOV_{DD} = 2.7V~5.5V、-40℃~+105℃の範囲内です(特に記述のない限り)。

			D	AC856	5	
	パラメータ	テスト条件	MIN	TYP	MAX	単位
↓ (3)		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	40			
τ ₁ ,	SULKリイクル時间	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	20			ns
	001/ "Illah" 吐問	$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	10			
τ ₂	SCLK High 時间	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	20			ns
	001// "…" "中間	$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	20			
t3	SCLK LOW 时间	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	10			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	0			
τ ₄	SYNCからSOLK立ら上がりエッジまでのセットアップ時间	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	0			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	5			
τ ₅	テーダ・セットアップ时间	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	5			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	4.5			
t ₆	テーダ・ホールト時間	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	4.5			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	0			
t ₇	SCLK立ち下かりエッシからSYNC立ち上かりエッシ	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	0			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	40			
t ₈	最小SYNC "High" 時間	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	20			ns
	24回目のSCLK立ち下がりエッジからSYNC立ち下がり	$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	130			
t ₉	エッジ	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	130			ns
	SYNC立ち上がりエッジから24回目のSCLK立ち下がり	$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	15			
τ ₁₀	エッジ(SYNC割り込み成功)	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	15			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	15			
t ₁₁	ENABLE立ち下かりエッンからSYNC立ち下かりエッン	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	15			ns
	24回目のSCLK立ち下がりエッジからENABLE立ち上が	$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	10			
τ ₁₂	りエッジ	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	10			ns
	24回目のSCLK立ち下がりエッジからLDAC立ち上がり	$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	50			
τ ₁₃	エッジ	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	50			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	10			
t ₁₄	LDAG立ち上かりエッンからENABLE立ち上かりエッン	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	10			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	10			
t ₁₅	LDAC "High" 時间	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	10			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	35			
t ₁₆	HSIエら上かりエッンからSYNC立ち下かりエッジ	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	35			ns
		$IOV_{DD} = AV_{DD} = 2.7V \sim 3.6V$	10			
τ ₁₇	KSI HIGN 時间	$IOV_{DD} = AV_{DD} = 3.6V \sim 5.5V$	10			ns

すべての入力信号は、t_R = t_F = 3ns(V_{DD}の10%~90%)、電圧レベル(V_{IL} + V_{IH})/2で規定されます。
(2)「シリアル書き込み動作」のタイミング図を参照してください。
(3)最大SCLK周波数は、IOV_{DD} = V_{DD} = 3.6V~5.5Vで50MHz、IOV_{DD} = AV_{DD} = 2.7V~3.6Vで25MHzです。













図 5

(1) このデータシートの「アプリケーション情報」で詳細に説明されています。

INTERNAL REFERENCE VOLTAGE vs TEMPERATURE (Grades A and B) 2.503 2.502 2.501 V_{REF} (V) 2.500 2.499 2.498 13 Units Shown 2 4 9 7 -40 -20 0 20 40 60 80 100 120 Temperature (°C) 図 2

REFERENCE OUTPUT TEMPERATURE DRIFT (-40°C to +120°, Grades A and B)





図 6







図 8





INTERNAL REFERENCE VOLTAGE vs LOAD CURRENT (Grades A and B) 2.505 2.504 +120°C 2.503 2.502 2.501 S +25°C V_{REF} (2.500 2.499 2.498 2.497 –40°C 2.496 2.495 -25 -20 -15 -10 -5 0 5 10 15 20 25 I_{LOAD} (mA) 図 10





代表的特性:DAC(AV_{DD} = 5V)

T_A = +25℃、外部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。











図 17















代表的特性:DAC(AVDD = 5V)

T_A = +25℃、外部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。

















LINEARITY ERROR AND DIFFERENTIAL LINEARITY ERROR vs DIGITAL INPUT CODE (+105°C)



図 22



図 24



代表的特性:DAC(AV_{DD} = 5V)

T_A = +25℃、外部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。





図 26











図 28



図 30



代表的特性:DAC (AV_{DD} = 5V)

T_A = +25℃、外部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。





POWER-SUPPLY CURRENT vs POWER-SUPPLY VOLTAGE 1100 $AV_{DD} = 2.7V$ to 5.5V Internal V_{REF} Included Power-Supply Current (µA) 1090 DAC Loaded with 8000h 1080 1070 1060 1050 3.1 3.5 4.3 4.7 5.1 3.9 5.5 2.7 AV_{DD} (V) 図 33

POWER-DOWN CURRENT vs TEMPERATURE 3.0 $AV_{DD} = 5.5V$ 2.5 Power-Down Current (µA) 2.0 1.5 1.0 0.5 0 -40 -20 0 20 40 60 80 100 120 Temperature(°C)

図 35

POWER-DOWN CURRENT vs POWER-SUPPLY VOLTAGE

1.2







代表的特性:DAC(AV_{DD} = 5V)

T_A = +25℃、外部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。





TOTAL HARMONIC DISTORTION vs OUTPUT FREQUENCY -40 $AV_{DD} = 5V$, External $V_{REF} = 4.9V$, Ch C -1dB FSR Digital Input, f_S = 225kSPS -50 Measurement Bandwidth = 20kHz -60 THD (dB) -70 THD -80 3rd Harmonic -90 2nd Harmonic -100 0 1 2 3 4 5 f_{OUT} (kHz)











図 35



代表的特性:DAC (AV_{DD} = 5V) T_A = +25℃、外部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。





図 43

FULL-SCALE SETTLING TIME: 5V RISING EDGE









FULL-SCALE SETTLING TIME: 5V FALLING EDGE



図 45



Time (2µs/div)

図 47



代表的特性:DAC(AVDD = 5V)

T_A = +25℃、外部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。



図 48











図 52



Time (400ns/div)







図 53



代表的特性:DAC (AV_{DD} = 5V) T_A = +25℃、外部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。





(1) このデータシートの「アプリケーション情報」で詳細に説明されています。 (2) 詳細については、「アプリケーション情報」を参照してください。



代表的特性:DAC(AV_{DD} = 3.6V) T_A= +25℃、内部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。









代表的特性:DAC(AVDD = 2.7V)

T_A= +25℃、内部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。







図 62



図 64







図 63



図 65



代表的特性:DAC(AVDD = 2.7V)

T_{A=} +25℃、内部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。



図 66







図 70











図 71



代表的特性:DAC(AV_{DD} = 2.7V)

T_A= +25℃、内部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。

















図 77



代表的特性:DAC (AV_{DD} = 2.7V) T_A= +25℃、内部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。





図 80



Time (2µs/div)

図 82

FULL-SCALE SETTLING TIME: 2.7V FALLING EDGE

2.5

3.0



図 81



図 83



代表的特性:DAC(AVDD = 2.7V)

T_{A=} +25℃、内部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。



図 84



図 85







図 88







Time (400ns/div)





代表的特性:DAC (AV_{DD} = 2.7V) T_A= +25℃、内部リファレンス使用、DAC出力が無負荷、すべてのDACコードがストレート・バイナリ・データ形式です (特に記述のない限り)。



Texas **INSTRUMENTS**

動作原理

D/Aコンバータ(DAC)

DAC8565のアーキテクチャは、ストリング型DACと、それ に続く出力バッファ・アンプから構成されています。図92に、 DACアーキテクチャのブロック図を示します。



図 92. DAC8565のアーキテクチャ

DAC8565に対する入力コーディングにはストレート・バイナ リまたは2の補数を使用でき、理想的な出力電圧は式(1)で与 えられます。

$$V_{OUT}X = 2 \times V_{REF}L + (V_{REF}H - V_{REF}L) \times \frac{D_{IN}}{65536}$$
(1)

ここで、 D_{IN} は、DACレジスタにロードされるバイナリ・コードに等価な10進数です。これは、 $0\sim65535$ となります。Xは、チャネルA、B、C、またはDを表します。

データ形式

データ形式は、ストレート・バイナリまたは2の補数を使用で きます。表1に、USB(符号なしストレート・バイナリ)とBTC (バイナリ2の補数)のデータ形式の違いを示します。

USB⊐ード	BTC⊐ード	説明											
FFFFh	7FFFh	+フルスケール – 1LSB											
8001h 0001h ミッドスケール + 1LSB 8000h 0000h ミッドスケール													
8000h	0000h	ミッドスケール											
7FFFh	FFFFh	ミッドスケール – 1LSB											
0000h	0000h 8000h ゼロスケール												
<u>表1 USBお上7</u>	バBTC フード												

表 1. USBおよびBTCコード

抵抗ストリング

図93に、抵抗ストリング部を示します。これは単純に、それ ぞれ値Rを持つ抵抗の列です。DACレジスタにロードされたコー ドに応じて、ストリングをアンプに接続しているスイッチの1つ が閉じられ、ストリング上の該当するノードの電圧が出力アン プに印加されます。これは抵抗の列であるため、電圧は単調に 変化します。



図 93. 抵抗ストリング

出力アンプ

出力バッファ・アンプは、0V~AV_{DD}の出力範囲で、出力に レール・ツー・レールの電圧を生成することができます。GND に対して2kΩおよび1000pFの並列負荷を駆動可能です。出力アン プのソースおよびシンク能力は、「代表的特性」に示されてい ます。スルー・レートは2.2V/μsであり、出力無負荷時のフルス ケール・セトリング・タイムはμsです。



内部リファレンス

DAC8565には、2.5Vの内部リファレンスが備えられ、デフォ ルトでイネーブルになっています。この内部リファレンスは、 V_{REF}H/V_{REF}OUTピンから外部に供給できます。ノイズのフィ ルタリングのために、リファレンス出力とGNDの間には100nF 以上のコンデンサを接続することを推奨します。

DAC8565の内部リファレンスは、バイポーラ・トランジスタを ベースとした、高精度のバンドギャップ電圧リファレンスです。 図94に、基本的なバンドギャップ・トポロジを示します。トラン ジスタQ₁およびQ₂は、Q₁の電流密度がQ₂の電流密度よりも大 きくなるようにバイアスされています。2つのベース-エミッタ 間電圧の差(V_{BE1}-V_{BE2})は正の温度係数を持ち、この差が抵抗 R₁に印加されています。この電圧が増幅され、負の温度係数を 持つQ₂のベース-エミッタ間電圧に加算されます。その結果、 出力電圧はほとんど温度に依存しなくなります。短絡電流は、 設計により約100mAに制限されています。

内部リファレンスのイネーブル/ディセーブル

DAC8565の内部リファレンスは、デフォルトでイネーブル であり、自動モードで動作します。ただし、デバッグや評価 の際や、外部リファレンスを使用する場合には、内部リファ レンスをディセーブルにできます。内部リファレンスをディセー ブルにするには、表2に示すような、24ビットの書き込みシー ケンスによるシリアル・コマンドを使用する必要があります (「シリアル・インターフェイス」の項を参照)。内部リファレン スがディセーブルの場合、DACは外部リファレンスを使用して 正常に機能します。このとき、内部リファレンスはV_{REF}H/ V_{REF}OUTピン(3ステート出力)から切り離されています。 V_{REF}H/V_{REF}OUTピンを内部と外部から同時に駆動しないよう にしてください。



図 94. バンドギャップ・リファレンスの概略図

内部リファレンスをイネーブルにするには、パワー・サイクル によってデバイスをリセットするか、または表3に示す24ビッ ト・シリアル・コマンドを書き込みます。それにより、内部リファ レンスがデフォルト・モードに戻ります。デフォルト・モードで は、任意のパワーダウン・モードですべてのDACがパワーダウン されると、内部リファレンスが自動的にパワーダウンされます (「パワーダウン・モード」の項を参照)。いずれかのDACがパ ワーオンされると、内部リファレンスも自動的にパワーオン されます。

DAC8565には、DACの状態(パワーオンまたはパワーダウン) に関係なく内部リファレンスを常にオン状態に保持するオプ ションも用意されています。DAC状態に関係なく内部リファ レンスをオン状態に保持するには、表4に示す24ビット・シリア ル・コマンドを書き込みます

DB23	3						DB16			DB13													DB0
0	0	0	0	0	0	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
	•							I							- Data	Bits -							

表 2. 内部リファレンスをディセーブルにする書き込みシーケンス (内部リファレンスは常にパワーダウン - 012000h)

C)B23							DB16																DB0
	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
																- Data	Bits -							[
ĦĦ	₹3.	内部り	ノファ	レン	スをイ	ネー	ブルに	する	書き辺	<u>ヽ</u> みシ	ーケン	ノス (ア	り部リ	ファレ	ノンス	はデ	フォル	ト・モ	- ド	でパワ	/ 一才	ン - 01	100001	1)
Г)B23							DB16				DB12												
	,620							2210				0012												

0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
								I							- Data	Bits -							

表 4. 内部リファレンスをイネーブルにする書き込みシーケンス(内部リファレンスは常にパワーオン - 011000h)



シリアル・インターフェイス

DAC8565は、SPI、QSPI、Microwireの各インターフェイス標 準およびほとんどのDSPと互換性のある、3線式シリアル・イン ターフェイス (\overline{SYNC} 、SCLK、 D_{IN})を備えています。代表的な 書き込みシーケンスの例については、「シリアル書き込み動作」 のタイミング図を参照してください。

DAC8565の入力シフト・レジスタは24ビット幅であり、8個の 制御ビット(DB23~DB16)と16個のデータ・ビット(DB15~ DB0)から構成されています。データの24ビットすべてが、シ リアル・クロック入力SCLKの制御でDACにロードされます。 最初にDB23(MSB)がDACのシフト・レジスタにロードされます。 続けて、24ビット・ワード・パターンの残りのビットが左詰めで ロードされます。この構成は、データの最初の24ビットがシフ ト・レジスタにラッチされ、それ以降のデータ・クロックは無視 されることを意味します。DAC8565は、データの全24ビットを 受け取ると、最初の8ビットをデコードして、DACの動作/制 御モードを決定します。データの16ビットをデコードして等価 なアナログ出力が決定されます。データ形式はストレート・バ イナリであり、オール '0' が0V出力、オール '1' がフルス ケール出力(つまり、V_{REF} – 1LSB)に対応します。詳細につい ては、「データ形式」を参照してください。

書き込みシーケンスは、SYNCラインを"Low"にすること で開始されます。SCLKの各立ち下がりエッジで、D_{IN}ライン からのデータが24ビット・シフト・レジスタに取り込まれます。 シリアル・クロック周波数は最大50MHzに設定でき、高速DSP にも対応可能です。シリアル・クロックの24回目の立ち下がり エッジで、最後のデータ・ビットがシフト・レジスタに取り込ま れ、シフト・レジスタがロックされます。それ以降のクロック では、シフト・レジスタのデータは変更されません。24ビットが シフト・レジスタ内にロックされると、上位8ビットが制御ビッ トとして、下位16ビットがデータとして使用されます。24回目 の立ち下がりエッジを受信すると、DAC8565はSYNCの立ち上 がりエッジを待つことなく、8個の制御ビットと16個のデータ・ ビットをデコードして必要な機能を実行します。SYNCの次の 立ち下がりエッジで、新しい書き込みシーケンスが開始されま す。24ビット・シーケンスが完了する前にSYNCの立ち上がり エッジが受信されると、SPIインターフェイスがリセットされ、 データ転送は行われません。SCLKの24回目の立ち下がりエッ ジの受信後、SYNCラインは"Low"に保持するか、または "High" にすることができます。いずれの場合も、次のサイク ルを適切に開始するには、SCLKの24回目の立ち下がりエッジか らSYNCの次の立ち下がりエッジまでの最小遅延時間を遵守す

る必要があります。デバイスの消費電力を最小にするためには、 レベルを各レールにできるだけ近づけるよう注意が必要です。 「代表的特性」の図36、図57、および図79(電源電流対ロジック 入力電圧)を参照してください。

IOVDDと電圧トランスレータ

IOVDDピンは、DAC8565のデジタル入力構造に電源を供給し ます。単一電源動作の場合は、AVDDに接続できます。デュア ル電源動作の場合、IOVDDピンは各種CMOSロジック/ファミ リーとの柔軟なインターフェイスを提供するため、システムの ロジック電源に接続する必要があります。DAC8565のアナログ 回路および内部ロジックは、電源電圧としてAVDDを使用しま す。外部のロジック "High"入力が、レベル・シフタでAVDD に変換されます。これらのレベル・シフタは、IOVDD電圧をリ ファレンスとして使用し、入力されたロジック"High"レベ ルをAV_{DD}にシフトします。IOV_{DD}は、AV_{DD}電圧に関係なく 2.7V~5.5Vで動作し、各種ロジック·ファミリーとの互換性が 確保されています。しかし、仕様上の2.7Vでは、タイミングお よび温度性能が劣化するが、IOVDDは最低1.8Vでの動作が可能 です。消費電力を最小限に抑えるためには、ロジックV_{IH}レベ ルをIOV_{DD}にできる限り近くし、ロジックVILレベルをGND電 圧にできる限り近くする必要があります。

非同期リセット

RSTピンが"Low"になるとすぐに、DAC8565の出力はゼロ スケール電圧またはミッドスケール電圧(RSTSELの状態に応 じて)に、非同期で設定されます。RST信号はすべての内部レ ジスタをリセットするため、パワーオン・リセットのように機 能します。書き込みシーケンスを開始する前に、RSTピンは "High"に戻す必要があります。RSTSELピンが"High"の場 合、RST信号が"Low"になると出力はすべてミッドスケール にリセットされます。RSTSELピンが"Low"の場合、RST信 号が"Low"になると出力はすべてゼロスケールにリセットさ れます。RSTSELは、パワーオン時に設定する必要があります。

入力シフト・レジスタ

表5に示すように、DAC8565の入力シフト・レジスタ(SR)は 24ビット幅であり、8個の制御ビット(DB23~DB16)と16個の データ・ビット(DB15~DB0)から構成されています。DB23お よびDB22は、常に'0'にする必要があります。

DB23											DB12
0	0	LD1	LD0	0	DAC Select 1	DAC Select 0	PD0	D15	D14	D13	D12
DB11											DB0
D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

表 5. DAC8565のデータ入力レジスタ形式



LD1 (DB21) およびLD0 (DB20) は、指定された16ビット・デー タ値またはパワーダウン・コマンドによる各アナログ出力の更 新を制御します。ビットDB19は、常に'0'にする必要があり ます。DACチャネル選択ビット (DB18、DB17) は、データ(ま たはパワーダウン・コマンド)の格納先をDAC A~DAC Dの中 から選択します。最後の制御ビットPD0 (DB16) は、DAC8565 の各チャネルのパワーダウン・モードおよび内部リファレンス のパワーダウン・モードを選択します。

DAC8565は、いくつかの異なるロード・コマンドをサポートします。ロード・コマンドには、SPIバス上のすべてのDAC8565を アドレス指定するブロードキャスト・コマンドも含まれます。 各ロード・コマンドについて、以下にまとめます。

DB21 = 0およびDB20 = 0:単一チャネルのストア。DB18およ びDB17で選択されたDACに対応する一時レジスタ(データ・バッ ファ)が、SRデータの内容(またはパワーダウン)で更新されます。 **DB21 = 0およびDB20 = 1:**単一チャネルの更新。DB18および DB17で選択されたDACに対応する一時レジスタとDACレジス タが、SRデータの内容(またはパワーダウン)で更新されます。

DB21 = 1およびDB20 = 0:同時更新。DB18およびDB17で選 択されたチャネルがSRデータで更新されます。同時に、他のす べてのチャネルが、一時レジスタから以前にストアされたデー タ(またはパワーダウン)で更新されます。

DB21 = 1およびDB20 = 1: ブロードキャスト更新。DB18 = 0 の場合、SRデータは無視され、すべてのチャネルが以前にス トアされたデータ(またはパワーダウン)で更新されます。 DB18 = 1の場合、すべてのチャネルがSRデータ(またはパワー ダウン)で更新されます。詳細については、表6を参照してくだ さい。

DB23	DB22	DB21	DB20	DB19	DB18	DB17	DB16	DB15	DB14	DB13-DB0	
0	0	LD 1	LD 0	0	DAC Sel 1	DAC Sel 0	PD0	MSB	MSB-1	MSB-2LSB	説明
		0	0	0	0	0	0		デー	- タ	バッファAにデータを書き込みます。
		0	0	0	0	1	0		デー	-タ	バッファBにデータを書き込みます。
		0	0	0	1	0	0		デー	-タ	バッファCにデータを書き込みます。
		0	0	0	1	1	0		デー	ータ	バッファDにデータを書き込みます。
		0	0	0	(00, 01, ⁻	10, or 11)	1	表7を	6参照	0	(DB17およびDB18で選択された)バッファにパワー ダウン・コマンドを書き込みます。
		0	1	0	(00, 01, 1	10, or 11)	0		デー	- <i>\$</i>	(DB17およびDB18で選択された)バッファにデータを 書き込んでDACにロードします。
		0	1	0	(00, 01, 1	10, or 11)	1	表7を参照 0		0	(DB17およびDB18で選択された)バッファにパワー ダウン・コマンドを書き込んでDACにロードします。
		1	0	0	(00, 01, 1	10, or 11)	0		データ		(DB17およびDB18で選択された)バッファにデータを 書き込んだ後、すべてのDACに対して同時に、対応す るバッファからデータをロードします。
		1	0	0	(00, 01, 1	10, or 11)	1	表7を	F参照	0	(DB17およびDB18で選択された)バッファにパワー ダウン・コマンドを書き込んだ後、すべてのDACに対して 同時に、対応するバッファからデータをロードします。
					ブロードキャ	- スト·モード					
x	x	1	1	0	0	x	х	х			DAC8565のすべてのチャネルを同時に、各チャネルの 一時レジスタに格納されたデータで更新します。
х	х	1	1	0	1	x	0	データ		- タ	すべてのチャネルに書き込み、すべてのDACにSRデー タをロードします。
х	х	1	1	0	1	x	1	表7を	·参照	0	すべてのチャネルに書き込み、すべてのDACにSR内の パワーダウン・コマンドをロードします。

表 6. DAC8565の制御マトリックス



SYNC割り込み

通常の書き込みシーケンスでは、最低24回のSCLKの立ち下 がりエッジの間、SYNCラインが"Low"に保持され、24回目 の立ち下がりエッジで、アドレス指定されたDACレジスタが更 新されます。ただし、24回目の立ち下がりエッジより前に SYNCが"High"になった場合は、書き込みシーケンスへの割 り込みとして機能し、シフト・レジスタがリセットされて書き 込みシーケンスが破棄されます。データ・バッファおよびDAC レジスタの内容は更新されず、動作モードも変化しません(図 95を参照)。

ゼロスケールまたはミッドスケールへのパ ワーオン・リセット

DAC8565には、電源投入時の出力電圧を制御するパワーオン・ リセット回路が搭載されています。電源投入時にはDACレジス タがリセットされ、RSTSEL信号の状態に応じて、出力電圧は ゼロスケール(RSTSEL=0)またはミッドスケール(RSTSEL=1) に設定されます。これらの状態は、対応するDACチャネルに有 効な書き込みシーケンスおよびロード・コマンドが実行される まで維持されます。パワーオン・リセットは、デバイスの電源 投入プロセス中に各DACの出力状態を知る必要があるようなア プリケーションで有用です。

デバイスに電源が供給される前には、どのデバイス・ピンも "High"にしないでください。内部リファレンスはデフォルト でオンになり、有効なリファレンス変更コマンドが実行される までオン状態に保持されます。

LDAC機能

DAC8565には、ソフトウェアとハードウェアの両方の同時更 新機能があります。DACのダブル・バッファ・アーキテクチャは、 アナログ出力に影響を与えることなく各DACに新しいデータを 入力できるよう設計されています。

DAC8565のデータ更新は、SYNCの立ち下がりエッジに続く 24回目のSCLKサイクルの立ち下がりエッジに同期されます。 そのような同期更新には、LDACピンは不要であり、GNDに固 定接続する必要があります。LDACピンは、非同期DAC更新用 の正エッジ・トリガのタイミング信号として使用されます。 LDAC動作を行うには、LD0およびLD1を '0' に設定して、単一 チャネルのストアを実行 (DACバッファのロード) する必要が あります。複数の単一チャネル更新を実行することで、複数の 異なるチャネル・バッファを目的の値に設定してから、LDAC の立ち上がりエッジを発生させることができます。LDACの立 ち上がりエッジの前に、すべてのチャネルのデータ・バッファ に目的のデータをロードしておく必要があります。LDACの "Low"から "High" への遷移の後、すべてのDACが同時に、 対応するデータ・バッファの内容で更新されます。データ・バッ ファの内容がシリアル・インターフェイスで変更されていない 場合、対応するDAC出力はLDACのトリガ後も変化しません。

イネーブル・ピン

通常の動作を行う場合、イネーブル・ピンは"Low"にする 必要があります。イネーブル・ピンが"High"になると、 DAC8565はシリアル・ポートの監視を停止します。ただし、 SCLK、SYNC、およびD_{IN}はフローティングにはせず、特定の ロジック・レベルに固定する必要があります。この機能は、複 数のアプリケーションが同じシリアル・ポートを共有する場合 に有用です。



図 95. SYNC割り込み機能



パワーダウン・モード

DAC8565には、2つの独立したパワーダウン・コマンドのセットがあります。1つはDACチャネル用であり、もう1つは内部リファレンス用です。リファレンスのパワーダウンの詳細については、「内部リファレンスのイネーブル/ディセーブル」を参照してください。

DACパワーダウン・コマンド

DAC8565は、4つの動作モードを使用します。これらのモード には、シフト・レジスタの3つのビット (PD2、PD1、PD0)を設定 することでアクセスできます。表7に、データ・ビットPD0 (DB16)、PD1 (DB15)、およびPD2 (DB14) で動作モードを制御 する方法を示します。

PD0 (DB16)	PD1 (DB15)	PD2 (DB14)	DAC動作モード
0	Х	Х	通常動作
1	0	1	標準1kΩ(対GND)出力
1	1	0	標準100kΩ(対GND)出力
1	1	1	ハイ・インピーダンス出力

表 5. DACの動作モード

DAC8565は、パワーダウン・モード条件をデータとして扱い ます。すべての動作モードがパワーダウンに対して引き続き有 効です。システム内のすべてのDAC8565に対してパワーダウン 条件をブロードキャストすることが可能です。また、あるチャ ネルのデータを更新しながら、同時に他のチャネルをパワーダ ウンすることも可能です。

PD0ビットが '0' に設定されていると、デバイスは通常、 標準1mAの消費電流 (5.5V、入力コード = 32768) で動作します。 4つのDACすべての動作に、リファレンス電流が含まれます。 ただし、3つのパワーダウン・モードでは、電源電流が5.5Vで 1.3μA (3.6Vで0.5μA) に低下します。電源電流が低下するだけで なく、出力段もアンプ出力から既知の値の抵抗ネットワークへ と内部で切り替えられます。 この切り替えの利点は、パワーダウン・モード中でもデバイ スの出力インピーダンスが既知であることです。表7に示され るように、3つの異なるパワーダウン・オプションがあります。 V_{OUT}は、内部で1kΩまたは100kΩの抵抗を介してGNDに接続 するか、またはオープン (ハイ・インピーダンス) にできます。 出力段を図96に示します。DB16、DB15、DB14 = '111' であ る場合は、選択されたチャネルの出力がハイ・インピーダンスで あるパワーダウン条件を表しています。'101' は出力インピー ダンスが1kΩのパワーダウン条件を表しています。



図 96. パワーダウン中の出力段

パワーダウン・モードに入ると、すべてのアナログ・チャネル 回路がシャットダウンされます。ただし、DACレジスタの内容 はパワーダウン中も保持されます。パワーダウン・モードから 出るのにかかる標準時間は、 $V_{DD} = 5V$ の場合は2.5 μ s、 $V_{DD} = 3V$ の場合は5 μ sです。詳細については、「代表的特性」を参照 してください。



動作例:DAC8565

0

0

0

1

以下の例で、X=don't careです。値は '0' と '1' のいずれでもかまいません。

例1:データ・バッファA~Dに書き込み、DAC A~Dに同時にロード

• 1回目:データ·バッファAに書き込み:

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	0	0	0	0	0	0	D15	D14	D13	D12	D11–D0
			·		•	•		•			•	•

• 2回目:データ·バッファBに書き込み:

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	0	0	0	0	1	0	D15	D14	D13	D12	D11-D0

• 3回目:データ·バッファCに書き込み:

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	0	0	0	1	0	0	D15	D14	D13	D12	D11–D0

• 4回目:データ・バッファDに書き込み、同時にすべてのDACを更新:

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	1	0	0	1	1	0	D15	D14	D13	D12	D11–D0

4回目の書き込みシーケンスの完了後、DAC A、DAC B、DAC C、およびDAC Dのアナログ出力が同時に、指定された値に設定されます。(4回目の書き込みサイクルの24回目のSCLK立ち下がりエッジの後、各DAC電圧が同時に更新されます。)

例2:DAC A~DAC Dにシーケンシャルに新しいデータをロード

• 1回目:データ・バッファAに書き込み、DAC Aにロード:完了後、DAC Aの出力が指定値に設定される:

					-							
DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	1	0	0	0	0	D15	D14	D13	D12	D11–D0
• 2DE	∃:データ	タ・バッフ	ァBに書	き込み、	DAC Bにロ-	- ド:完了後	、DAC B	の出力が	「指定値に	設定され	1る:	
DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	0	1	0	0	1	0	D15	D14	D13	D12	D11–D0
• 3DE	∃:データ	タ・バッフ	ァCに書	き込み、	DAC Cにロ-	-ド:完了後	、DAC C	の出力カ	が指定値は	こ設定され	1る:	
DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	1	0	1	0	0	D15	D14	D13	D12	D11–D0
• 4DE	1:データ	タ・バッフ	ァDに書	き込み、	DAC Dにロ-	-ド:完了後		の出力カ	が指定値は	こ設定され	1る:	
DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0

1

0

D15

D14

D13

D12

D11-D0

各書き込みサイクルの完了後に、DACのアナログ出力が指定された電圧に設定されます。

1

0



例3:DAC AおよびBを1kΩにパワーダウン、同時にDAC CおよびDを100kΩにパワーダウン

• 1回目:データ・バッファAにパワーダウン・コマンドを書き込み:DAC Aを1kΩ。

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	0	0	0	0	1	0	1	Х	Х	Х

• 2回目:データ・バッファBにパワーダウン・コマンドを書き込み:DAC Bを1kΩ。

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	0	0	0	0	1	1	0	1	Х	X	х

• 3回目:データ・バッファCにパワーダウン・コマンドを書き込み:DAC Cを100kΩ。

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	0	0	0	1	0	1	1	0	Х	х	Х

4回目:データ・バッファDにパワーダウン・コマンドを書き込み:DAC Dを100kΩ、同時にすべてのDACを更新。

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	1	0	0	1	1	1	1	0	x	x	x

4回目の書き込みシーケンスの完了後、DACA、DACB、DACC、およびDACDのアナログ出力が同時に、それぞれ指定されたモードにパワーダウンされます。

例4:DAC A~DAC Dをシーケンシャルにハイ・インピーダンスにパワーダウン

•	1回目:デー	-タ・バッファAにパワ-	-ダウン・コマン	ドを書き込み、	DACAにロー	ド:DAC A出力 = Hi-Z:
---	--------	--------------	----------	---------	---------	-------------------

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	1	0	0	0	1	1	1	Х	Х	Х
• 2DE	∃:データ	タ・バッフ	ァBにパ	ワーダウ	ン・コマンド	を書き込み、	DAC B	こロード	: DAC B	出力 = Hi	-Z:	
DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	1	0	0	1	1	1	1	Х	Х	Х
• 3DE	1:データ	タ・バッフ	ァCにパ	ワーダウ	ン・コマンド	を書き込み、	DAC C	こロード	: DAC C	出力 = H	i-Z:	
DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	1	0	1	0	1	1	1	Х	Х	Х
• 4DE	1:データ	タ・バッフ	ァDにパ	ワーダウ	ン・コマンド	を書き込み、	DAC D	こロード	: DAC D	出力 = H	i-Z:	
DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	1	0	1	1	1	1	1	Х	Х	Х

1回目、2回目、3回目、4回目の各書き込みシーケンスの完了後、DACA、DACB、DACC、DACDのアナログ出力がそれぞれハイ・インピーダンスにパワーダウンされます。



例5:リファレンスを常時オンにして、すべてのチャネルを同時にパワーダウン

• 1回目:DAC8565内部リファレンスを常時イネーブルにするための書き込みシーケンス:

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	0	0	0	0	1	0	0	0	1	Х

• 2回目:すべてのDACをハイ・インピーダンスにパワーダウンするための書き込みシーケンス:

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	1	1	0	1	0	1	1	1	х	x	x

1回目と2回目の各書き込みシーケンスの完了後、DAC A、DAC B、DAC C、DAC Dのアナログ出力がそれぞれハイ・インピーダンスにパワーダウンされます。

例6:リファレンスを常時パワーダウンにして、すべてのDACに特定の値を書き込み

 1回目:DAC8565の内部リファレンスを常時ディセーブルにするための書き込みシーケンス(このシーケンスの後、 DAC8565の動作には外部リファレンス・ソースが必要):

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	0	0	0	0	1	0	0	1	0	Х

• 2回目:すべてのDACに指定されたデータを書き込むための書き込みシーケンス:

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	1	1	0	1	0	0	D15	D14	D13	D12	D11-D0

4回目の書き込みシーケンスの完了後、DAC A、DAC B、DAC C、およびDAC Dのアナログ出力が同時に、指定された値に設定されます。(4回目の書き込みサイクルの24回目のSCLK立ち下がりエッジの後、各DAC電圧が同時に更新されます。)リファレンスは常時パワーダウン状態です。

例7:DAC Aに特定の値を書き込み、リファレンスはデフォルト・モード、他のすべてのDACを ハイ・インピーダンスにパワーダウン

- 1回目:DAC8565内部リファレンスをデフォルト・モードにするための書き込みシーケンス:
- または、この手順の代わりにパワーオン・リセットを実行(「パワーオン・リセット」の項を参照):

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	0	0	0	0	0	1	0	0	0	0	Х

 2回目:すべてのDACをハイ・インピーダンスにパワーダウンするための書き込みシーケンス (このシーケンスの後、DAC8565の内部リファレンスは自動的にパワーダウン):

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11–DB0
0	0	1	1	0	1	0	1	1	1	Х	Х	Х

 3回目:DAC Aを指定値にパワーオンするための書き込みシーケンス (このシーケンスの後、DAC8565の内部リファレンスは自動的にパワーオン):

DB23	DB22	DB21 (LD1)	DB20 (LD0)	DB19	DB18 (DAC Sel 1)	DB17 (DAC Sel 0)	DB16 (PD0)	DB15	DB14	DB13	DB12	DB11-DB0
0	0	0	1	0	0	0	0	D15	D14	D13	D12	D11-D0

完了後、DAC B、DAC C、DAC Dのアナログ出力が同時にハイ・インピーダンスにパワーダウンされ、DAC Aは指定された値に設定されます。



アプリケーション情報

内部リファレンス

DAC8565の内部リファレンスは、任意の容量性負荷に対して 安定であるため、安定化のための外部負荷コンデンサを必要と しません。ただし、ノイズ性能を向上させるために、150nF以 上の外部負荷コンデンサをV_{REF}H/V_{REF}OUT出力に接続するこ とを推奨します。図97に、DAC8565の内部リファレンスの動作 に必要な代表的な接続を示します。AV_{DD}入力に電源バイパス・ コンデンサを接続することも推奨します。





電源電圧

内部リファレンスのドロップアウト電圧は非常に低くなって います。無負荷状態では、リファレンス出力電圧よりわずか 5mV高い電源で動作できます。負荷を接続した場合については、 「負荷レギュレーション」の項を参照してください。電源電圧 の変動に対する内部リファレンスの安定性(ライン・レギュレー ション、DC PSRR)も非常に優れています。仕様の電源電圧範 囲内(2.7V~5.5V)において、V_{REF}H/V_{REF}OUTでの変動は 10µV/V未満です。「代表的特性」を参照してください。

温度ドリフト

内部リファレンスはドリフト誤差を最小限にするよう設計されています。ドリフト誤差は、温度の変化に対するリファレン ス出力電圧の変化として定義されます。ドリフトは、式(2)で 表されるボックス法を用いて計算されます。



ここで

- V_{REF_MAX} = 温度範囲T_{RANGE}内で測定される最大のリファレ ンス電圧
- V_{REF_MIN} = 温度範囲T_{RANGE}内で測定される最小のリファレ ンス電圧

V_{REF} = 2.5V(リファレンス出力電圧の目標値)

内部リファレンス (グレードCおよびD) の標準ドリフト係数 は、-40℃~+120℃の範囲で2ppm/℃と非常に優れています。 多数のユニットの特性評価では、最大で5ppm/℃(グレードC およびD)のドリフト係数が測定されました。温度ドリフトの 結果は、「代表的特性」にまとめられています。

ノイズ性能

図8 (内部リファレンス・ノイズ)では、標準で0.1Hz~10Hzの 電圧ノイズが見られます。追加のフィルタリングを使用すれば 出力ノイズ・レベルを改善できますが、出力インピーダンスに よってAC性能が低下しないように注意する必要があります。 図7 (内部リファレンス・ノイズ密度対周波数)には、外部部品 なしでのV_{REF}H/V_{REF}OUTにおける出力ノイズ・スペクトルを 示しています。図7には、別のノイズ密度スペクトルも示され ています。これは、ノイズ・フィルタリングのために V_{REF}H/V_{REF}OUTに4.8μFの負荷コンデンサを使用した場合の スペクトルです。内部リファレンス・ノイズは、DAC出力ノイ ズに影響を与えます。詳細については、「DACのノイズ性能」を 参照してください。

負荷レギュレーション

負荷レギュレーションは、負荷電流の変化に起因するリファ レンス出力電圧の変化として定義されます。内部リファレンス の負荷レギュレーションは、図98に示されるようなフォースお よびセンス接点を用いて測定されます。これらのフォース・ラ インとセンス・ラインは、接点抵抗およびパターン抵抗の影響を 低減するので、内部リファレンスのみの寄与による負荷レギュ レーションを正確に測定することができます。測定結果は、 「代表的特性」にまとめられています。負荷レギュレーション の向上が必要なアプリケーションでは、フォース・ラインおよ びセンス・ラインを使用する必要があります。







長期的な安定性

長期的な安定性/エージングとは、数ヶ月間または数年間という期間でのリファレンス出力電圧の変化を示すものです。この影響は、時間がたつにつれて低下します(図6の長期的安定性の代表的曲線を参照)。内部リファレンスの標準的なドリフト 値は、0~1900時間の期間で50ppmです。このパラメータは、 1900時間にわたり、20個のユニットの電源投入と測定を定期的 な間隔で繰り返すことで求めています。

熱ヒステリシス

リファレンスの熱ヒステリシスとは、デバイスを+25℃で稼 動させ、その後動作温度範囲全体を通過させてから、再び +25℃に戻した後の、出力電圧の変化として定義されます。ヒ ステリシスは式(3)で表されます。

$$V_{HYST} = \left(\frac{|V_{REF_PRE} - V_{REF_POST}|}{V_{REF_NOM}}\right) \times 10^{6} \text{ (ppm/°C)}$$
(3)

ここで

V_{HYST}=熱ヒステリシス

V_{REF_PRE} = 温度サイクル前に+25℃で測定した出力電圧 V_{REF_POST} = -40℃~+120℃の温度範囲通過後、デバイスを +25℃に戻した後に測定した出力電圧

DACのノイズ性能

内部リファレンスがイネーブルのときのDAC8565の標準ノイ ズ性能を図54~図56に示します。図54には、周波数に対する V_{OUT} ピンの出力ノイズ·スペクトル密度を、フルスケール、ミッ ドスケール、およびゼロスケールの入力コードについて示して います。ミッドスケール・コードに対する標準ノイズ密度は、 1kHzで120nV/ \sqrt{Hz} 、1MHzで100nV/ \sqrt{Hz} です。図55に示すよう に、リファレンス・ノイズをフィルタリングすることで高周波 ノイズを改善できます。ここでは、4.8µFの負荷コンデンサを $V_{REF}H/V_{REF}OUT$ ピンに接続し、無負荷状態の場合と比較して います。図56に示されるように、0.1Hz~10Hzでの合計ノイズ は約6µVpp (ミッドスケール)です。

DAC8565を使用したバイポーラ動作

DAC8565は、単一電源動作用に設計されていますが、図99ま たは図100に示す回路を使用して、バイポーラ出力範囲を実現 することもできます。この回路では、出力電圧範囲が±V_{REF}と なります。OPA703を出力アンプとして使用することにより、 アンプ出力でレール・ツー・レール動作を実現できます。 与えられた入力コードに対する出力電圧は、式(4)で計算で きます。

$$V_{O} = \left(V_{REF} \times \left(\frac{D}{65536} \right) \times \left(\frac{R_{1} + R_{2}}{R_{1}} \right) - V_{REF} \times \left(\frac{R_{2}}{R_{1}} \right) \right)$$
(4)

ここで、Dは入力コードを10進数で表した値です(0~65535)。 $V_{REF}H = 5V, R_1 = R_2 = 10k\Omegaの場合は、次のようになります。$

$$V_{\rm O} = \left(\frac{10 \times D}{65536}\right) - 5V \tag{5}$$

図99に示されるように、この出力範囲は±5Vであり、0000h が-5V出力、FFFFhが+5V出力に対応します。同様に、内部リ ファレンスを使用する場合は、図100に示すように、±2.5Vの出 力電圧範囲が得られます。







図 100. 内部リファレンスを使用した場合の バイポーラ出力範囲



マイクロプロセッサとのインターフェイス

DAC8565から8051へのインターフェイス

図101に、DAC8565と標準的な8051タイプのマイクロコント ローラ間のシリアル・インターフェイスを示します。このイン ターフェイスの構成は次のとおりです。8051のTXDが DAC8565のSCLKを駆動し、RXDがシリアル・データ・ラインを 駆動します。SYNC信号は、8051のポート上のビット・プログ ラマブル・ピンから供給されます。この例では、ポート・ライン P3.3を使用しています。DAC8565にデータを送信するときには、 P3.3を"Low"にします。8051は8ビット・バイトでデータを送 信するため、送信サイクルでは立ち下がりクロック・エッジが8 回しか発生しません。DACにデータをロードするために、最初 の8ビットの送信後P3.3は"Low"に維持します。その後、デー タの2番目のバイトを送信するために次の書き込みサイクルが 開始されます。3回目の書き込みサイクルの完了後、P3.3を "High" にします。8051は、シリアル・データをLSBファースト 形式で出力します。一方、DAC8565は、最初のビットとして MSBを受け取る必要があります。したがって、8051の送信ルー チンではこの要件を考慮し、必要に応じてデータの順序を逆転 させる必要があります。





DAC8565からMicrowireへのインターフェイス

図102は、DAC8565と任意のMicrowire互換デバイスとの間の インターフェイスを示しています。シリアル・クロックの立ち下 がりエッジでシリアル・データがシフト・アウトされ、SK信号の 立ち上がりエッジでDAC8565に取り込まれます。





DAC8565から68HC11へのインターフェイス

図103に、DAC8565と68HC11マイクロコントローラとの間の シリアル・インターフェイスを示します。68HC11のSCKが DAC8565のSCLKを駆動し、MOSI出力がDACのシリアル・デー タ・ラインを駆動します。8051の場合と同様に、SYNC信号は ポート・ライン (PC7)から供給されます。



図 103. DAC8565から68HC11へのインターフェイス

68HC11では、CPOLビットを'0'およびCPHAビットを '1'に設定する必要があります。この設定により、MOSIの出 カデータがSCKの立ち下がりエッジで有効になります。DAC にデータを送信するときには、SYNCラインを"Low"にしま す(PC7)。68HC11からのシリアル・データは8ビット・バイトで 送信されるため、送信サイクルでは立ち下がりクロック・エッ ジが8回しか発生しません。(データは、MSBファーストで送 信されます)。DAC8565にデータをロードするために、最初の8 ビットの送信後PC7は"Low"に維持します。その後、DACに 対して2回目および3回目の書き込み動作が行われます。この手 順の終了後、PC7を"High"にします。

レイアウト

高精度のアナログ部品に対しては、注意深いレイアウトと、 適切なバイパス、およびクリーンで十分にレギュレーションさ れた電源が必要となります。

DAC8565は単一電源動作が可能であり、多くの場合、デジタ ル・ロジック、マイクロコントローラ、マイクロプロセッサ、デ ジタル信号プロセッサの近くで使用されます。設計に含まれる デジタル・ロジックが増え、スイッチング速度が高くなるにつれ、 出力からデジタル・ノイズを分離することが難しくなります。

DAC8565はグランド・ピンが1本であるため、すべてのリターン 電流 (DACのデジタルおよびアナログ・リターン電流を含む) が 1点を通って流れる必要があります。理想的には、GNDをアナロ グ・グランド・プレーンに直接接続します。このプレーンは、デジ タル部品がシステムの電源入力ポイントに接続されるまで、デジ タル部品のグランド接続から切り離されている必要があります。

V_{DD}に印加する電源は、適切にレギュレーションされ、低ノ イズである必要があります。スイッチング電源やDC/DCコン バータの場合、出力電圧に高周波グリッチやスパイクが見られ ることが多くあります。また、デジタル部品はその内部ロジッ ク状態が変化するときに、同様な高周波スパイクを発生させる 場合があります。このノイズは、電源接続とアナログ出力と の間のさまざまな経路を通じてDACの出力電圧に容易にカッ プリングされます。

GND接続と同様に、V_{DD}を接続する電源プレーンまたはパ ターンは、電源入力ポイントに接続されるまでデジタル・ロジッ クの接続から切り離されている必要があります。それに加えて、 1μF~10μFのコンデンサおよび0.1μFのバイパス・コンデンサを 使用することを強く推奨します。状況によっては、さらにバイ パスが必要な場合もあります。100μFの電解コンデンサや、場合 によってはインダクタとコンデンサで構成されるπフィルタが必 要になります。基本的に、これらはすべて電源から高周波ノイ ズを排除するためのローパス・フィルタとして使用されます。



パラメータの定義

製品データシートには多くの異なる仕様が含まれ複雑さが増 しているため、ここでは、D/Aコンバータに関連する主要な仕 様についてまとめています。

静的性能

静的性能パラメータには、微分非直線性 (DNL) や積分非直 線性 (INL) などの仕様が含まれます。これらはDC仕様であり、 DACの精度に関する情報を提供します。これらのパラメータは、 信号が低速で変化し、正確さが要求されるアプリケーションで 最も重要となります。

分解能

一般に、DACの分解能はいくつかの異なる形式で表現できま す。IEC 60748-4などの仕様では、数値分解能、アナログ分解 能、および相対分解能が使用されます。数値分解能は、転送特 性の全ステップ数を表現するために必要な、選択された記数法 の桁数として定義されます。ここでステップは、デジタル入力 コードおよび対応する離散アナログ出力値の両方を表します。 データシートに記載される最も一般的な分解能の定義は、ビッ トで表現された数値分解能です。

最下位ビット (LSB)

最下位ビット (LSB) は、2進符号化における最小の値として 定義されます。LSBの値は、フルスケール出力電圧を2ⁿで割る ことにより求められます。"n"はコンバータの分解能です。

最上位ビット (MSB)

最上位ビット (MSB) は、2進符号化における最大の値として 定義されます。MSBの値は、フルスケール出力電圧を2で割る ことにより求められます。つまり、フルスケールの1/2となり ます。

相対精度または積分非直線性(INL)

相対精度または積分非直線性(INL)は、実際の伝達関数と、 理想的なDAC伝達関数の端点を通る直線との間の、最大偏差と して定義されます。DNLはLSB単位で測定されます。

微分非直線性 (DNL)

微分非直線性 (DNL) は、理想的な1LSBステップからの実際 のLSBステップの最大偏差として定義されます。理想的には、 任意の2つの隣接するデジタル・コードが、正確に1LSBだけ離 れた出力アナログ電圧に対応します。DNLが1LSB未満の場合、 DACは"単調"となります。

フルスケール誤差

フルスケール誤差は、DACのレジスタにフルスケール・コー ド(0xFFFF)をロードしたときの、理想的な出力電圧に対する 実際のフルスケール出力電圧の偏差として定義されます。理想 的には、出力は(V_{DD} – 1LSB)となります。フルスケール誤差 は、フルスケール範囲に対するパーセンテージ(%FSR)で表さ れます。

オフセット誤差

オフセット誤差は、伝達関数の直線領域における実際の出力 電圧と理想的な出力電圧の差として定義されます。この差は、 2つのコード(コード485および64714)で定義される直線を使っ て求められます。オフセット誤差は直線によって定義されるた め、負または正の値を持ちます。オフセット誤差の単位はmV です。

ゼロコード誤差

ゼロコード誤差は、DACのレジスタにオール'0'がロード されたときのDAC出力電圧として定義されます。ゼロコード誤 差は、実際の出力電圧と理想的な出力電圧(0V)との差を示す ものです。単位はmVです。この誤差は、主に出力アンプ内の オフセットによって生じます。

ゲイン誤差

ゲイン誤差は、理想的な伝達関数からの実際のDAC伝達特性 勾配の偏差として定義されます。ゲイン誤差は、フルスケール 範囲に対するパーセンテージ(%FSR)で表されます。

フルスケール誤差ドリフト

フルスケール誤差ドリフトは、温度の変化によって生じるフ ルスケール誤差の変化として定義されます。単位は%FSR/℃ です。

オフセット誤差ドリフト

オフセット誤差ドリフトは、温度の変化によって生じるオフ セット誤差の変化として定義されます。単位はµV/℃です。

ゼロコード誤差ドリフト

ゼロコード誤差ドリフトは、温度の変化によって生じるゼロ コード誤差の変化として定義されます。単位はµV/℃です。

ゲイン温度係数

ゲイン温度係数は、温度の変化によって生じるゲイン誤差の 変化として定義されます。ゲイン温度係数は、FSR/℃のppmで 表されます。



電源除去比(PSRR)

電源除去比(PSRR)は、DACのフルスケール出力時の、電源 電圧の変化に対する出力電圧の変化の比として定義されます。 デバイスのPSRRは、DACの出力が電源電圧の変化によってど の程度影響を受けるかを示します。PSRRの単位はデシベル (dB)です。

単調性

単調性は、符号が変化しない勾配として定義されます。DAC が単調である場合、入力コード内の各増加(または減少)ステ ップに対して、出力は常に同じ方向に変化するか、または少な くとも一定に保持されます。

動的性能

動的性能パラメータは、セトリング・タイムやスルー・レート などの仕様であり、信号が高速で変化するアプリケーションや 高周波信号が存在するアプリケーションで重要です。

スルー・レート

アンプまたは他の電子回路の出力スルー・レート (SR) は、す べての可能な入力信号に対する出力電圧の最大変化レートとし て定義されます。

$$SR = max \left[\left| \frac{\Delta V_{OUT}(t)}{\Delta t} \right| \right]$$

ここで $\Delta V_{OUT}(t)$ は、アンプから生成される出力で、時間tの関数です。

出力電圧セトリング・タイム

セトリング・タイムは、入力の変化後に、DAC出力がその最 終値の特定の誤差幅以内まで安定するのにかかる合計時間(ス ルー時間を含む)です。セトリング・タイムは、フルスケール範 囲(FSR)の±0.003%以内として規定されています。

コード変化/デジタル-アナログ・グリッチ・エネルギー

デジタル-アナログ・グリッチ・インパルスは、DACレジスタ内 の入力コードの状態が変化したときに、アナログ出力に注入さ れるインパルスです。これは通常、ナノボルト秒 (nV-s) 単位の グリッチ面積として表され、デジタル入力コードがメジャー・ キャリー遷移時に1LSB変化するときに測定されます。

デジタル・フィードスルー

デジタル・フィードスルーは、DACのデジタル入力から見た、 DACの出力におけるインパルスとして定義されます。これは、 DAC出力が更新されないときに測定されます。単位はnV-sであ り、データ・バス上でのフルスケールのコード変化、つまりオー ル '0' からオール '1' (またはその逆)のときに測定されます。

チャネル間DCクロストーク

チャネル間DCクロストークは、1つのDACチャネルの出力の 変化に対する、別のDACチャネルの出力レベルのDC変化とし て定義されます。これは、一方のDACチャネルをミッドスケー ルに保持しながら、他のDACチャネルにフルスケール出力変化を 与えることで測定されます。単位はLSBです。

チャネル間ACクロストーク

マルチチャネルDACのACクロストークは、あるチャネルの 出力値が周波数fで変化したときに隣接チャネルの出力に現れ る、周波数f(およびその高調波)のAC干渉量として定義されま す。これは、あるチャネルの出力を周波数1kHzの正弦波で発 振させながら、隣接DACチャネル出力(ゼロスケールに保持) 上の1kHz高調波の振幅を監視することで測定されます。単位 はdBです。

信号対雑音比 (SNR)

信号対雑音比(SNR)は、出力信号の2乗平均平方根(RMS) 値を、出力周波数の1/2未満の他のすべてのスペクトル成分 (高調波とDCを除く)の和のRMS値で割った比として定義され ます。単位はdBです。

全高調波歪 (THD)

全高調波歪 + ノイズは、基本周波数の値に対する、高調波と ノイズのRMS値の比として定義されます。これは、サンプリン グ・レートがf_Sのときの基本周波数振幅に対するパーセンテー ジで表されます。



スプリアスフリー・ダイナミック・レンジ (SFDR)

スプリアスフリー・ダイナミック・レンジ (SFDR) は、スプリ アス・ノイズによって基本波信号が干渉を受けたり歪んだりす ることのないDACのダイナミック・レンジです。SFDRは、DC からフル・ナイキスト帯域幅 (DACサンプリング・レートの1/2、 またはfs/2) までの高調波または非高調波の最大スパーの振幅 と、基本波の振幅との差を表します。スパーとは、スペクト ル・アナライザまたはフーリエ変換で確認される、DACのアナ ログ出力の任意の周波数成分です。SFDRは、dBc (搬送波に対 するdB) 単位で表されます。

信号対 (雑音+歪) (SINAD)

SINADでは、内部のランダム・ノイズ電力の量子化に加えて、 すべての高調波および顕著なスプリアス成分が、出力ノイズ電 力の定義に含まれます。SINADは、指定された入力周波数およ びサンプリング・レートfsにおけるdBとして表されます。

DAC 出力 ノイズ 密度

出力ノイズ密度は、内部で発生したランダム・ノイズとして 定義されます。ランダム・ノイズは、スペクトル密度 (nV/\Hz) として定義されます。この値は、DACにミッドスケールの負荷 を与えて出力のノイズを測定することにより得られます。

DAC出力ノイズ

DAC出力ノイズは、DAC出力における目的の値からの任意の 電圧偏差として定義されます(特定の周波数帯域内)。この値は、 DACチャネルをミッドスケールに保持しながら、出力電圧を 0.1Hz~10Hzの帯域内にフィルタリングし、その振幅ピークを測 定することで得られます。DAC出力ノイズはピーク・ツー・ピー ク電圧(V_{pp})で表されます。

フルスケール範囲 (FSR)

フルスケール範囲 (FSR) は、DACが提供するよう規定されて いる最大アナログ出力値と最小アナログ出力値との差です。一 般には、最大値と最小値も指定されます。nビットDACの場合、 これらの値は通常、コード0および2ⁿに一致する値として与え られます。



製品情報

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins	Package Qty	e Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾
DAC8565IAPW	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IAPWG4	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IAPWR	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IAPWRG4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IBPW	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IBPWG4	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IBPWR	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IBPWRG4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565ICPW	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565ICPWG4	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565ICPWR	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565ICPWRG4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IDPW	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IDPWG4	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IDPWR	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
DAC8565IDPWRG4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM

(1) マーケティング・ステータスは次のように定義されています。

ACTIVE:製品デバイスが新規設計用に推奨されています。

LIFEBUY:TIによりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。

NRND:新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW:デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。 OBSOLETE:TIによりデバイスの生産が中止されました。

⁽²⁾ エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free (RoHS)、Pb-Free (RoHS Expert)およびGreen (RoHS & no Sb/Br) があります。最新情報およ び製品内容の詳細については、http://www.ti.com/productcontentでご確認ください。 TBD : Pb-Free/Green変換プランが策定されていません。

Pb-Free (RoHS): TIにおける"Lead-Free"または"Pb-Free"(鉛フリー)は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味しま す。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定 された鉛フリー・プロセスでの使用に適しています。

Pb-Free (RoHS Exempt):この部品は、1)ダイとパッケージの間に鉛ベースの半田バンプ使用、または 2)ダイとリードフレーム間に鉛ベースの接着剤を使用、 が除外されています。それ以外は上記の様にPb-Free (RoHS)と考えられます。

Green (RoHS & no Sb/Br):TIにおける "Green"は、"Pb-Free"(RoHS互換)に加えて、臭素 (Br) およびアンチモン (Sb) をベースとした難燃材を含まない (均質 な材質中のBrまたはSb重量が0.1%を超えない) ことを意味しています。

⁽³⁾ MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。

重要な情報および免責事項:このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者に よって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合 するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部 材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、 CAS番号やその他の制限された情報が公開されない場合があります。



パッケージ・マテリアル情報

テープおよびリール・ボックス情報



*All	dimensions	are	nominal
------	------------	-----	---------

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DAC8565IAPWR	TSSOP	PW	16	2000	330.0	12.4	7.0	5.6	1.6	8.0	12.0	Q1
DAC8565IBPWR	TSSOP	PW	16	2000	330.0	12.4	7.0	5.6	1.6	8.0	12.0	Q1
DAC8565ICPWR	TSSOP	PW	16	2000	330.0	12.4	7.0	5.6	1.6	8.0	12.0	Q1
DAC8565IDPWR	TSSOP	PW	16	2000	330.0	12.4	7.0	5.6	1.6	8.0	12.0	Q1





*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DAC8565IAPWR	TSSOP	PW	16	2000	346.0	346.0	29.0
DAC8565IBPWR	TSSOP	PW	16	2000	346.0	346.0	29.0
DAC8565ICPWR	TSSOP	PW	16	2000	346.0	346.0	29.0
DAC8565IDPWR	TSSOP	PW	16	2000	346.0	346.0	29.0



メカニカル・データ

PW (R-PDSO-G**) 14 PINS SHOWN



注: A. 全ての線寸法の単位はミリメートルです。 B. 図は予告なく変更することがあります。 C. 本体寸法には0.15以下のバリや突起を含みません。

D. JEDEC MO-153に適合しています。



(SBAS411B)

ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、 改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を 中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場 合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご 注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応 した性能を有していること、またはお客様とTI」との間で合意された保証条件に従 い合意された仕様に対応した性能を有していることを保証します。検査およびそ の他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行 なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府 がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計につい て責任を負うことはありません。TI製部品を使用しているお客様の製品及びその アプリケーションについての責任はお客様にあります。TI製部品を使用したお客様 の製品及びアプリケーションについて想定されうる危険を最小のものとするため、 適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは 方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的 財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的に も保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報 を提供することは、TIが当該製品もしくはサービスを使用することについてライセン スを与えるとか、保証もしくは是認するということを意味しません。そのような情報を 使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセ ンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づ きTI からライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報 に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、 制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情 報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そ のような変更された情報や複製については何の義務も責任も負いません。 TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパ ラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくは サービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的 保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為 です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例 えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当 な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めて おりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用に ついて明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情 報やサポートを提供したとしても、お客様は、そのようなアプリケーションに関連した情 報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及 び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を 持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致 命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守 する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、 かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないこ とが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表 者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補 償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空 宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図 されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラス テペック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対 応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客 様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは 軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされると いうこと、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされ る全ての法的要求事項及び規制上の要求事項を満足させなければならないこと を認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるよう には設計されていませんし、また使用されることを意図されておりません。但し、TI がISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。 お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使 用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も 負わないことを認め、かつ同意します。

Copyright © 2009, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

素手で半導体製品単体を触らないこと。どうしても触る必要がある 場合は、リストストラップ等で人体からアースをとり、導電性手袋 等をして取り扱うこと。

弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。

マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類 は、静電気の帯電を防止する措置を施すこと。

前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。

2. 温·湿度環境

温度:0~40 、相対湿度:40~85%で保管・輸送及び取り扱 いを行うこと。(但し、結露しないこと。) 直射日光があたる状態で保管・輸送しないこと。

 防湿梱包
防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装 すること。

4. 機械的衝撃

梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。

5. 熱衝撃

はんだ付け時は、最低限260 以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)

6. 汚染

はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚 染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。 はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有 率が一定以下に保証された無洗浄タイプのフラックスは除く。)