JAJSF42D April   2018  – March 2026 DLPC3478

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電源の電気的特性
    6. 5.6  ピンの電気的特性
    7. 5.7  内部プルアップおよびプルダウンの電気特性
    8. 5.8  DMD SubLVDS インターフェイスの電気的特性
    9. 5.9  DMD 低速インターフェイスの電気的特性
    10. 5.10 システム発振器のタイミング要件
    11. 5.11 電源およびリセットのタイミング要件
    12. 5.12 パラレル インターフェイス フレームのタイミング要件
    13. 5.13 パラレル インターフェイスの一般的なタイミング要件
    14. 5.14 BT656 インターフェイスの一般的なタイミング要件
    15. 5.15 フラッシュ インターフェイスのタイミング要件
    16. 5.16 その他のタイミング要件
    17. 5.17 DMD Sub - LVDS インターフェイスのスイッチング特性
    18. 5.18 DMD パーキングのスイッチング特性
    19. 5.19 チップセット コンポーネントの使用方法の仕様
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  入力ソース
        1. 6.3.1.1 対応可能な解像度とフレーム レート
        2. 6.3.1.2 3D ディスプレイ
        3. 6.3.1.3 パラレル インターフェイス
          1. 6.3.1.3.1 PDATA バス – パラレル インターフェイスのビット マッピング モード
      2. 6.3.2  パターン ディスプレイ
        1. 6.3.2.1 外部パターン モード
          1. 6.3.2.1.1 8 ビット モノクロ パターン
          2. 6.3.2.1.2 1 ビット モノクロ パターン
        2. 6.3.2.2 内部パターン モード
          1. 6.3.2.2.1 フリーランニング モード
          2. 6.3.2.2.2 トリガ イン モード
      3. 6.3.3  デバイスの起動
      4. 6.3.4  SPI フラッシュ
        1. 6.3.4.1 SPI フラッシュ インターフェイス
        2. 6.3.4.2 SPI フラッシュ プログラミング
      5. 6.3.5  I2C インターフェイス
      6. 6.3.6  コンテンツ適応型の照明制御 (CAIC)
      7. 6.3.7  局所的輝度ブースト (LABB)
      8. 6.3.8  3D メガネの操作
      9. 6.3.9  テスト ポイントのサポート
      10. 6.3.10 DMD インターフェイス
        1. 6.3.10.1 SubLVDS (HS) インターフェイス
    4. 6.4 デバイスの機能モード
    5. 6.5 プログラミング
  8. 7 アプリケーションと実装
    1. 7.1 使用上の注意
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 3D 深度スキャン用パターン プロジェクタ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 内部パターン ストリーミング モードを使用する 3D 深度スキャナ
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション曲線
  9. 8 電源に関する推奨事項
    1. 8.1 PLL 設計の検討事項
    2. 8.2 システムのパワーアップおよびパワーダウン シーケンス
    3. 8.3 パワーアップ初期化シーケンス
    4. 8.4 DMD 高速パーク制御 (PARKZ)
    5. 8.5 ホット プラグ I/O の使用
  10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
      1. 9.1.1 PLL 電力のレイアウト
      2. 9.1.2 リファレンス クロックのレイアウト
        1. 9.1.2.1 推奨される水晶発振器の設定
      3. 9.1.3 未使用のピン
      4. 9.1.4 DMD 制御および SubLVDS 信号
      5. 9.1.5 レイヤの変更
      6. 9.1.6 スタブ
      7. 9.1.7 終端
      8. 9.1.8 ビアの配線
      9. 9.1.9 熱に関する注意事項
    2. 9.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
      2. 10.1.2 デバイスの命名規則
        1. 10.1.2.1 デバイスのマーキング
      3. 10.1.3 ビデオ タイミング パラメータの定義
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.3.4.2 SPI フラッシュ プログラミング

フラッシュの SPI ピンはフラッシュ書き込みのために直接駆動できますが、その間、DLPC34xx コントローラの I/O はトライステート状態となります。コントローラに電源が供給されている状態で RESETZ をロジック Low に保持することにより、SPI0_CLK、SPI0_DOUT、および SPI0_CSZ0 の I/O をトライステート状態にすることができます。SPI0_CSZ1 ピンのロジック状態は、このアクションの影響を受けません。また、すでに有効なファームウェア イメージがロードされており、コントローラが動作している場合は、I2C を介してコマンドを送ることで、DLPC34xx コントローラ自身が SPI フラッシュをプログラムすることも可能です。