DS90CR215,DS90CR216

DS90CR215/DS90CR216 +3.3V Rising Edge Data Strobe LVDS 21-Bit Channel Link - 66 MHz



Literature Number: JAJS927



DS90CR215/DS90CR216

2009年6月

+ 3.3V 立ち上がりエッジ・データ・ストローブ LVDS 21-Bit Channel Link-66MHz

概要

トランスミッタの DS90CR215 は 21 ビットの CMOS/TTL データを3 つの LVDS (Low Voltage Differential Signaling) データ・ストリームへ変換します。 位相調整されたトランスミット・クロックはデータ・ストリームとともに並列に4つ目の LVDS リンクにより転送されます。トランスミット・クロックのサイクル毎に21 ビットの入力データはサンプリングされ、転送されます。レシーバのDS90CR216 は LVDS データ・ストリームを21 ビットの CMOS/TTL データに復元します。トランスミット・クロックの周波数が66MHz 時には、21 ビットの TTL データは LVDS 1 チャネルあたり462Mbps のスピードになり、トータル・スループットは1.386Gbps (173Mbyte/s) で転送されます。


データを多重化することにより、ケーブルの線数を減少できます。シングルエンドのバスを長距離伝送する場合には、通常 1 信号線に付き 1 本のグラウンド(同時に低ノイズ耐性)を使用しています。 21 ビット幅のデータとクロックでは 44 本の線数が必要となります。 チャネルリンク・チップセットではわずか 9 本 (3ペアのデータ、1ペアのクロック、1本のグラウンド)でつなぐことができます。必要なケーブルの線数を 80%削減でき、コネクタのサイズとコスト、ケーブルの狭小化に伴なうシールドの減少などシステムコストの低減につながります。

21 CMOS/TTL 入力は、 例えば 5×4 ビット・ニブルと 1 制御信号や 2×9 ビット (バイト+パリティ) と 3 制御信号といった種々の信号の組み合わせに対応します。


特長

- 単一+ 3.3V 電源
- 250mW 以下のチップセット (Tx + Rx) 消費電力 (typ)
- 消費電力を低減するパワーダウン・モード (< 0.5mW TOTAL)
- 173MByte/S の高速転送
- データ・スループット 1.386Gbit/s
- バス幅の低減によりケーブル、コネクタを小型化可能
- 低 EMI を実現する 290mV 信号振幅
- + 1V コモンモード・レンジ (約+1.2V)
- PLL は外付け部品不要
- 高密度実装を可能にする 48 ピン TSSOP パッケージ
- 立ち上がりエッジデータ・ストローブ
- TIA/EIA-644 LVDS 標準準拠
- ESD 耐圧 7kV 以上■ 動作温度範囲
- 40 °C∼+ 85 °C

ブロック図




Order Number DS90CR215MTD See NS Package Number MTD48




Order Number DS90CR216MTD See NS Package Number MTD48


TRI-STATE® はナショナル セミコンダクター社の登録商標です。

ピン配置図





代表的なアプリケーション



絶対最大定格 (Note 1)

本データシートには軍用・航空宇宙用の規格は記載されていません。 関連する電気的信頼性試験方法の規格を参照ください。

電源電圧 (V_{CC}) $-0.3V\sim+4V$ CMOS/TTL 入力電圧 $-0.3V\sim V_{CC}+0.3V$

CMOS/TTL 出力電圧 $-0.3\mathrm{V} \sim \mathrm{V}_{\mathrm{CC}} + 0.3\mathrm{V}$ LVDS レシーバ入力電圧 $-0.3\mathrm{V} \sim \mathrm{V}_{\mathrm{CC}} + 0.3\mathrm{V}$

LVDSドライバ出力電圧 $-0.3V \sim V_{CC} + 0.3V$

LVDS 出力短絡時間 連続

PN 接合温度 +150 $\mathbb C$ 保存温度範囲 -65 $\mathbb C \sim +150$ $\mathbb C$ 許容リード温度 (ハンダ付け 4 秒) +260 $\mathbb C$

最大パッケージ許容損失(+25℃のとき)

取入ハッケーシ計谷損夫 (〒 25 Cの MTD48(TSSOP) パッケージ:

DS90CR215 1.98 W DS90CR216 1.89 W * 周囲温度+25℃を超える場合は、

DS90CR215 16mW/ $^{\circ}$ C DS90CR216 15mW/ $^{\circ}$ C

を減じてください。

ESD 耐圧

(HBM、 1.5k Ω、 100pF) > 7 kV

推奨動作条件

	最小値	標準値	最大値	単位
電源電圧 (V _{CC})	3.0	3.3	3.6	V
動作周囲温度 (T _A)	- 40	+ 25	+ 85	$^{\circ}\! \mathbb{C}$
レシーバ入力電圧範囲	0		2.4	V
電源ノイズ電圧			100	mV_{PP}

電気的特性

特記のない限り、推奨動作電源電圧および動作温度範囲に対して適用。

Symbol	Parameter	Conditions	Min	Тур	Max	Units
CMOS/TT	TL DC SPECIFICATIONS					
V _{IH}	High Level Input Voltage		2.0		V _{cc}	V
V _{IL}	Low Level Input Voltage		GND		0.8	٧
V _{OH}	High Level Output Voltage	I _{OH} = -0.4 mA	2.7	3.3		٧
V _{OL}	Low Level Output Voltage	I _{OL} = 2 mA		0.06	0.3	٧
V _{CL}	Input Clamp Voltage	I _{CL} = -18 mA		-0.79	-1.5	٧
I _{IN}	Input Current	V _{IN} = V _{CC} , GND, 2.5V or 0.4V		±5.1	±10	μA
I _{os}	Output Short Circuit Current	V _{OUT} = 0V		-60	-120	mA
LVDS DF	IVER DC SPECIFICATIONS					t
V _{OD}	Differential Output Voltage	R _L = 100Ω	250	290	450	mV
ΔV_{OD}	Change in V _{OD} between Complimentary Output States				35	mV
V _{os}	Offset Voltage (Note 4)		1.125	1.25	1.375	V
ΔV _{OS}	Change in V _{OS} between Complimentary Output States				35	mV
I _{os}	Output Short Circuit Current	V _{OUT} = 0V,		-3.5	-5	mA
I _{OZ}	Output TRI-STATE® Current	$R_{L} = 100\Omega$ $\overline{PWR DWN} = 0V,$		±1	±10	μA
		V _{OUT} = 0V or V _{CC}				
LVDS RE	CEIVER DC SPECIFICATIONS					
V _{TH}	Differential Input High Threshold	V _{CM} = +1.2V			+100	mV
V_{TL}	Differential Input Low Threshold		-100			mV
I _{IN}	Input Current	$V_{IN} = +2.4V, V_{CC} = 3.6V$			±10	μΑ
		$V_{IN} = 0V, V_{CC} = 3.6V$			±10	μΑ

電気的特性(つづき)

特記のない限り、推奨動作電源電圧および動作温度範囲に対して適用。

Symbol	Parameter	Conditions			Тур	Max	Units
I _{CCTW}	Transmitter Supply Current Worst Case (with	$R_L = 100\Omega$,	f = 32.5 MHz		31	45	mA
	Loads)	$C_L = 5 pF$,	f = 37.5 MHz		32	50	mA
		Worst Case Pattern	f = 66 MHz		37	55	mA
		(Figures 1, 2)					
		$T_{A} = -10^{\circ}C \text{ to } +70^{\circ}C$					
		$R_L = 100\Omega$,	f = 40 MHz		38	51	mA
		$C_L = 5 pF$,	f = 66 MHz		42	55	mA
		Worst Case Pattern					
	es a	(Figures 1, 2)					
		$T_{A} = -40^{\circ}C \text{ to } +85^{\circ}C$		ļ			
CCTZ	Transmitter Supply Current Power Down	PWR DWN = Low Driver Outputs in TRI-S			10	55	μA
		under Powerdown Mode	•				
RECEIVE	R SUPPLY CURRENT	Io o =	T	7	T 40	T	T
CCRW	Receiver Supply Current Worst Case	$C_L = 8 \text{ pF},$	f = 32.5 MHz		49	65	mA
		Worst Case Pattern	f = 37.5 MHz		53	70	mA
		(<i>Figures 1, 3</i>) , T _A = -10°C to +70°C	f = 66 MHz		78	105	mA
		$C_L = 8 pF,$	f = 40 MHz		55	82	mA
		Worst Case Pattern	f = 66 MHz		78	105	mA
		(Figures 1, 3)			ļ		
~~~~		$T_{A} = -40^{\circ}C \text{ to } +85^{\circ}C$					
I _{CCRZ}	Receiver Supply Current Power Down	PWR DWN = Low			10	55	μA
		Receiver Outputs Stay I	_ow during				
		Powerdown Mode			1		

- Note 1: 「絶対最大定格」とは、この範囲を超えるとデバイスの安全性が保証されないリミット値をいい、これらのリミット値でデバイスが動作することを意味するものではありません。 電気的特性の表にデバイスの実動作条件を記載しています。
- Note 2: 代表値 (Typ) はすべて  $V_{CC}=3.3V$ 、  $T_{A}=+25$   $^{\circ}$   $^{\circ}$  で得られる最も標準的な数値です。
- Note 3: デバイス・ピンに流れ込む電流は正、デバイス・ピンから流れ出る電流は負と定義されます。  $V_{\mathrm{OD}}$  と  $\Delta V_{\mathrm{OD}}$  以外、 すべての電圧値はグラウンド・ピンを基準とします。
- Note 4:  $V_{OS}$  は以前は  $V_{CM}$  と表記されていました。

#### トランスミッタ・スイッチング特性

特記のない限り、推奨動作電源電圧範囲および-40℃~+85℃に対して適用。

Symbol	Parameter	Min	Тур	Max	Units	
LLHT	LVDS Low-to-High Transition Time (Figure 2		0.5	1.5	ns	
LHLT	LVDS High-to-Low Transition Time (Figure 2	)		0.5	1.5	ns
TCIT	TxCLK IN Transition Time (Figure 4)				5	ns
TCCS	TxOUT Channel-to-Channel Skew (Figure 5)			250		ps
TPPos0	Transmitter Output Pulse Position for Bit0 (Note 7) (Figure 16)	-0.4	0	0.4	ns	
TPPos1	Transmitter Output Pulse Position for Bit1		3.1	3.3	4.0	ns
TPPos2	Transmitter Output Pulse Position for Bit2		6.5	6.8	7.6	ns
TPPos3	Transmitter Output Pulse Position for Bit3		10.2	10.4	11.0	ns
TPPos4	Transmitter Output Pulse Position for Bit4		13.7	13.9	14.6	ns
TPPos5	Transmitter Output Pulse Position for Bit5		17.3	17.6	18.2	ns
TPPos6	Transmitter Output Pulse Position for Bit6		21.0	21.2	21.8	ns
TPPos0	Transmitter Output Pulse Position for Bit0		-0.4	0	0.3	ns
TPPos1	Transmitter Output Pulse Position for Bit1		1.8	2.2	2.5	ns
TPPos2	Transmitter Output Pulse Position for Bit2		4.0	4.4	4.7	ns
TPPos3	Transmitter Output Pulse Position for Bit3		6.2	6.6	6.9	ns
TPPos4	Transmitter Output Pulse Position for Bit4	1	8.4	8.8	9.1	ns

## **トランスミッタ・スイッチング特性**(つづき)

特記のない限り、推奨動作電源電圧範囲および-40℃~+85℃に対して適用。

Symbol	Parameter	Min	Тур	Max	Units	
TPPos5	Transmitter Output Pulse Position for Bit5		10.6	11.0	11.3	ns
TPPos6	Transmitter Output Pulse Position for Bit6		12.8	13.2	13.5	ns
TCIP	TxCLK IN Period (Figure 6)		15	T	50	ns
TCIH	TxCLK IN High Time (Figure 6)	0.35T	0.5T	0.65T	ns	
TCIL	TxCLK IN Low Time (Figure 6)	0.35T	0.5T	0.65T	ns	
TSTC	TxIN Setup to TxCLK IN (Figure 6)		2.5			ns
THTC	TxIN Hold to TxCLK IN (Figure 6)		0			ns
TCCD	TxCLK IN to TxCLK OUT Delay @ 25°C,V _{CC} =	3	3.7	5.5	ns	
TPLLS	Transmitter Phase Lock Loop Set (Figure 10)			10	ms	
TPDD	Transmitter Powerdown Delay (Figure 14)				100	ns

### レシーバ・スイッチング特性

特記のない限り、推奨動作電源電圧範囲および-40℃~+85℃に対して適用。

Symbol	Parameter	Min	Тур	Max	Units	
CLHT	CMOS/TTL Low-to-High Transition Time (Figure 3)		2.2	5.0	ns	
CHLT	CMOS/TTL High-to-Low Transition Time (Figure 3)		2.2	5.0	ns	
RSPos0	Receiver Input Strobe Position for Bit 0 (Note 7)(Figure 17)	f = 40 MHz	1.0	1.4	2.15	ns
RSPos1	Receiver Input Strobe Position for Bit 1		4.5	5.0	5.8	ns
RSPos2	Receiver Input Strobe Position for Bit 2		8.1	8.5	9.15	ns
RSPos3	Receiver Input Strobe Position for Bit 3		11.6	11.9	12.6	ns
RSPos4	Receiver Input Strobe Position for Bit 4		15.1	15.6	16.3	ns
RSPos5	Receiver Input Strobe Position for Bit 5		18.8	19.2	19.9	ns
RSPos6	Receiver Input Strobe Position for Bit 6		22.5	22.9	23.6	ns
RSPos0	Receiver Input Strobe Position for Bit 0 (Note 6)(Figure 17)	f = 66 MHz	0.7	1.1	1.4	ns
RSPos1	Receiver Input Strobe Position for Bit 1		2.9	3.3	3.6	ns
RSPos2	Receiver Input Strobe Position for Bit 2		5.1	5.5	5.8	ns
RSPos3	Receiver Input Strobe Position for Bit 3		7.3	7.7	8.0	ns
RSPos4	Receiver Input Strobe Position for Bit 4		9.5	9.9	10.2	ns
RSPos5	Receiver Input Strobe Position for Bit 5		11.7	12.1	12.4	ns
RSPos6	Receiver Input Strobe Position for Bit 6		13.9	14.3	14.6	ns
RSKM	RxIN Skew Margin (Note 5) (Figure 18)	f = 40 MHz	490			ps
		f = 66 MHz	400			ps
RCOP	RxCLK OUT Period (Figure 7)		15	Т	50	ns
RCOH	RxCLK OUT High Time (Figure 7)	f = 40 MHz	6.0	10.0		ns
		f = 66 MHz	4.0	6.1		ns
RCOL	RxCLK OUT Low Time (Figure 7)	f = 40 MHz	10.0	13.0		ns
		f = 66 MHz	6.0	7.8		ns
RSRC	RxOUT Setup to RxCLK OUT (Figure 7)	f = 40 MHz	6.5	14.0		ns
		f = 66 MHz	2.5	8.0		ns
RHRC	RxOUT Hold to RxCLK OUT (Figure 7)	f = 40 MHz	6.0	8.0		ns
		f = 66 MHz	2.5	4.0		ns
RCCD	RxCLK IN to RxCLK OUT Delay (Figure 9)	f = 40 MHz	4.0	6.7	8.0	ns
		f = 66 MHz	5.0	6.6	9.0	ns
RPLLS	Receiver Phase Lock Loop Set (Figure 11)				10	ms
RPDD	Receiver Powerdown Delay (Figure 15)				1	μs

Note 5: レシーバ・スキュー・マージンはレシーバ入力でのサンプリングに必要な有効データ範囲と定義されます。このマージンはトランスミッタ・パルスポジション (TPPos min と max) とレシーバの入力セットアップ / ホールドタイム (内部データサンプリング長 - RSPos) により導き出されています。このマージンは LVDS 配線スキュー、ケーブル・スキュー (タイプと長さにより異なります。) とクロック・ジッタ (250ps) により減少します。

Note 6: 上限および下限値は、理想的な位置から-400ps/+300psシフトした最悪のビットに基づいています。

Note 7: 上限および下限値は、LVDS データ・ストリーム内にある各 7 ビットの実際のビット位置に基づいています。

## AC タイミング図





FIGURE 1. "Worst Case" Test Pattern






FIGURE 2. DS90CR215 (Transmitter) LVDS Output Load and Transition Times




FIGURE 3. DS90CR216 (Receiver) CMOS/TTL Output Load and Transition Times





FIGURE 4. D590CR215 (Transmitter) Input Clock Transition Time



Note 8:  $V_{\mathrm{DIFF}} = 0 \mathrm{V}$  で測定。

Note 9: TCCS は最初の LVDS エッジのもっとも速いエッジと最も遅いエッジで測定されます。

Note 10: TxCLK ディファレンシャル出力のうち Low から High のエッジを測定。

FIGURE 5. D590CR215 (Transmitter) Channel-to-Channel Skew




FIGURE 6. D590CR215 (Transmitter) Setup/Hold and High/Low Times




FIGURE 7. D590CR216 (Receiver) Setup/Hold and High/Low Times




FIGURE 8. DS90CR215 (Transmitter) Clock In to Clock Out Delay




FIGURE 9. D590CR216 (Receiver) Clock In to Clock Out Delay




FIGURE 10. DS90CR215 (Transmitter) Phase Lock Loop Set Time




FIGURE 11. DS9OCR216 (Receiver) Phase Lock Loop Set Time




FIGURE 12. Seven Bits of LVDS in Once Clock Cycle




FIGURE 13. 21 Parallel TTL Data Inputs Mapped to LVDS Outputs (DS90CR215)




FIGURE 14. Transmitter Powerdown Delay




FIGURE 15. Receiver Powerdown Delay




FIGURE 16. Transmitter LVDS Output Pulse Position Measurement





FIGURE 17. Receiver LVDS Input Strobe Position



C ーセットアップ / ホールドタイム (内部データサンプリング長)は Rspos (レシーバ入力ストローブ・ポジション) min と max により定義されます。

Tppos ートランスミッタ出力パルスポジション (min と max)

RSKM≧ケーブル・スキュー(ケーブル種、長さ)+ソースクロック・ジッタ(サイクルtoサイクル・ジッタ)(サイクルtoサイクル・ジッタは250ps未満)+ISI(伝送波形干渉) (ISI は内部配線の長さに依存。 ゼロの場合もあり)

ケーブル・スキューー通常  $10 \sim 40 \text{ps/}300 \text{mm}$ 、ケーブルにより異なります。

**Note 11:** サイクル to サイクル・ジッタは 250ps 以下。

Note 12: ISI は伝達路により異なり、ゼロの場合もあります。

#### FIGURE 18. Receiver LVDS Input Skew Margin

#### アプリケーション情報

DS90CR215 と DS90CR216 は既存の 5V Channel Link トランスミッタ / レシーバ・ペア (DS90CR213 と DS90CR214) と互換性があります。 5V から 3.3V システムへ移行される際には、次のことに注意してください。

- 1. 電源を 5V から 3.3V へ変更し、トランスミッタとレシーバの 全電源ピン ( $V_{CC}$ 、LVDS  $V_{CC}$ 、PLL  $V_{CC}$ ) に供給してください。
- 2. トランスミッタの入力ピンと制御入力ピンには 3.3V TTL/CMOS 信号を入力してください。 5V 信号入力耐圧はありません。
- 3. レシーバはパワーダウン時に出力が Low に固定されます。 5V/66MHz ではパワーダウンがアクティブになったときの状態を保持します。

#### DS90CR215 ピン説明ーチャネル・リンク・トランスミッタ

 ピン名	I/O	ピン番号	説明
TxIN	Ι	21	TTLレベル入力。
TxOUT+	О	3	正の LVDS 差動データ出力
TxOUT -	О	3	負の LVDS 差動データ出力
TxCLK IN	I	1	TTLレベルのクロック入力。 立ち上がりエッジがデータ取り込みに使用されます。 ピン名は TxCLK IN です。
TxCLK OUT +	О	1	正の LVDS 差動クロック出力
TxCLK OUT -	О	1	負の LVDS 差動クロック出力
PWR DWN	I	1	TTLレベル入力。 入力が Low にアサートされると、出力は TRI-STATE になり、パワー・ダウン時に低電流となります。
V _{CC}	Ι	4	TTL 入力用の電源ピン
GND	Ι	5	TTL 入力用のグラウンド・ピン
PLL V _{CC}	I	1	PLL 用の電源ピン
PLL GND	I	2	PLL 用のグラウンド・ピン
LVDS V _{CC}	I	1	LVDS 出力用の電源ピン
LVDS GND	I	3	LVDS 出力用のグラウンド・ピン

#### DS90CR216 ピン説明ーチャネル・リンク・レシーバ

ピン名	I/O	ピン番号	説明
RxIN +	I	3	正の LVDS 差動データ入力
RxIN —	I	3	負の LVDS 差動データ入力
RxOUT	О	21	TTL レベルデータ出力
RxCLK IN +	I	1	正の LVDS 差動クロック入力
RxCLK IN -	I	1	負の LVDS 差動クロック入力

#### アプリケーション情報(つづき)

#### DS90CR216 ピン説明ーチャネル・リンク・レシーバ (つづき)

ピン名	I/O	ピン番号	説明
RxCLK OUT	О	1	TTLレベルのクロック出力。 立ち上がりエッジがデータ取り込みに使用されます。 ピン名は RxCLK OUT です。
PWR DWN	I	1	TTL レベル入力。 入力が Low にアサートされると、レシーバ出力は Low になります。
V _{CC}	I	4	TTL 出力用の電源ピン
GND	I	5	TTL 出力用のグラウンド・ピン
PLL V _{CC}	I	1	PLL 用の電源ピン
PLL GND	1	2	PLL 用のグラウンド・ピン
LVDS V _{CC}	I	1	LVDS 入力用の電源ピン
LVDS GND	I	3	LVDS 入力用のグラウンド・ピン

チャネルリンクはいろいろなデータ送受信システムでの使用を目的に開発されました。システムにより接続する部材は異なります。例えば低速でかつケーブル長も短い (2m) 場合には、部材の電気的性能はさほど重要ではありませんが、高速かつ長距離のアプリケーションでは部材の性能が重要となります。実際、ケーブルの構成によりスキュー(ペア間における接続点間の電気的な線長差)を低減できます。例えば、TWIN-COAXでは 5mで 1.38Gbit/s の伝送実績があります。さらに詳しい情報については以下のアプリケーション・ノートを参照してください。

AN = ####	Topic
AN-1041	Introduction to Channel Link
AN-1035	PCB Design Guidelines for LVDS and
	Link Devices
AN-806	Transmission Line Theory
AN-905	Transmission Line Calculations and
	Differential Impedance
AN-916	Cable Information

#### ケーブル

トランスミッタとレシーバのインタフェースに用いられている差動の LVDS 信号はケーブルにより伝送されます。 21 ビット・チャネルリンク・チップセット (DS90CR215/216) では 4 ペアの信号線が、28 ビット・チャネルリンク・チップセット (DS90CR285/286) では 5 ペアの信号線が必要となります。 理想的なケーブル/コネクタのインタフェースは伝送路すべてにわたり  $100\Omega$  一定の差動インピーダンスに保つことです。 また、レシーバで十分なデータのサンプル・ウィンドウを確保するために 150ps (66MHz 時) 以下にスキューを抑えてください。

さらに、データとクロックを伝送する 4 または 5 ペアのケーブルに最低 1 本 (または 1 ペア)のグラウンドを用意することを推奨します。このグラウンドによりコモンモードのリターンパスを構成できます。一対一のアプリケーションで一般的に使用されているケーブルにはフラット、フレックス、ツイストペア、TWINCOAX があります。構成やオプションによりさまざまなケーブルが用意されています。フラット、フレックス、ツイストペアは短い一対一のアプリケーションには十分です。TWIN-COAX は長短どちらでも高い性能を示します。フラットケーブル使用時には各差動信号間にグラウンド線を入れることを推奨します。このグラウンドにより、近接するペア間のノイズによる干渉を防ぐことができます。TWIN-COAX ケーブルでは各ケーブル・ペアをシールドすることを推奨します。一対一で距離を伸ばす場合にはケーブルのタイプによらず全ケーブル・ペアをシールドしてください。全体をシールドすると、EMS やEMI に起因する問題を

解決し、長距離化、高速化といった伝送パラメータの向上になります。

いろいろなケーブル・タイプで LVDS 信号は優れた性能を示しています。しかし、総合的に最高の性能となったのは TWIN-COAX ケーブルを使用したときです。 TWIN-COAX ケーブルはその構造とシールドの二重化により、優れたスキューと EMI性能を持っています。ここに記載している情報と関連のアプリケーション・ノートには設計者に有用な数多くのガイドラインを載せています。 設計者は各アプリケーションで安全かつ経済的なケーブルのために様々なトレードオフを査定するように推奨します。

#### ボードレイアウト

LVDS の EMI、ノイズ・マージンを最大限活用するには差動信 号のレイアウトに注意を払う必要があります。 他の信号からのノ イズによる干渉を抑え、差動信号のノイズ・キャンセル性能を 有効に利用するために、差動信号ラインは常に近接していなけ ればなりません。また、差動信号線長も等長になるようにトレー スを調整してください。あらゆる高速設計で、インピーダンスの 不整合は避けなければいけません (ビアを減らす、90 度に曲 がるトレースを避けるなど)。差動信号の一方ラインにインピー ダンスの不整合があると他方の信号ラインにも影響が現れま す。差動信号のトレースのインピーダンスは選択されたケーブ ルのインピーダンスと整合していなければいけません (このイン ピーダンスはレシーバ入力端で差動信号間に入れる終端抵抗 とも一致していなければなりません)。最後に、チャネルリンク の TxOUT/RxIN ピンは、PCB 上での余分なトレースを避けるた めにボードの端にできるだけ近づけてください。これらはすべて 高速性やEMIに影響を与える反射やクロストークを抑制します。

#### 未使用入力

TxIN の未使用入力はすべてグラウンドに接続してください。 レシーバの未使用入力はオープンのままでかまいません。

#### 終端

電流モードのドライバではレシーバの入力に終端抵抗が必要です。チャネルリンク・チップセットではレシーバ差動入力ペアの+と一ごとに 100Ω の終端抵抗が必要です。 実際の終端抵抗値はケーブルの差動特性インピーダンス(90~120Ω)と同じになるように選択します。 Figure 19 の例を参照してください。 PECL のような他の動作信号と異なり、プルアップやプルダウンの抵抗も必要ありません。リードのインダクタンスを減らすために面実装タイプの抵抗を推奨します。 終端抵抗は差動信号を効果的に終端し、スタブを短くするためにレシーバ入力ピンのできるだけ近くに配置してください。

#### アプリケーション情報(つづき)




FIGURE 19. LVDS Serialized Link Termination

#### デカップリング・コンデンサ

性能を制限するスイッチング・ノイズを低減するために、バイパス・コンデンサを入れてください。 各  $V_{CC}$  と GND に 3 個並列にデカップリング・コンデンサ (多層セラミックの面実装タイプ)を挿入されることを推奨します (Figure 20)。3 個のコンデンサの値は  $0.1\,\mu\,\mathrm{F}$ 、 $0.001\,\mu\,\mathrm{F}$  です。電源とグラウンドはできるだけ幅広のトレースを使用し各コンデンサはそれぞれ個別にグラウンド接続してください。ボード上に十分なスペースがない場合、PLL  $V_{CC}$ 、LVDS  $V_{CC}$ 、ロジック  $V_{CC}$ の順に優先してください。




FIGURE 20. CHANNEL LINK Decoupling Configuration

#### クロック・ジッタ

チャネルリンクではPLLによりLVDSを介して送られてきたクロックを再生します。LVDS 上のシリアル化されたデータ、1 ビットの幅はクロックの 1/7 となります。例えば 66MHz クロックでは周期は約 15ns、1 ビットのデータ幅は 2.16ns となります。差動スキュー (1 差動ペア内の  $\Delta t)$ 、接続スキュー (1 差動ペア間の  $\Delta t)$ 、クロック・ジッタはシリアル化されたデータをサンプリングするマージンを減少させる要因となります。トランスミッタへ入力するクロックはできるだけきれいなクロックを入力してください。各  $V_{CC}$  ごとのデカップリング・コンデンサにより内部 PLL へ回り込むジッタを低減することができ、LVDS クロックのジッタも低減できます。全体のジッタ、スキューのマージンの割り振りにここでの測定が役立ちます。

#### ノイズ・マージン

通常、LVDS 信号は十 1.2V を振幅の中心として、信号振幅 300mV です。チャネルリンク・レシーバは 100mV のスレッショルド範囲を持っているため、200mV の差動ノイズ・マージンとなります。差動信号によるデータ転送ではコモンモードの対策がシステムではより重要です。 LVDS レシーバの入力範囲はグラウンドから+ 2.4V です。つまり、グラウンド・レベルの違いやコモンモード・ノイズにより振幅の中心が± 1V の変動が許されています。

#### パワー・シーケンスとパワーダウン・モード

チャネルリンク・トランスミッタの出力は電源電圧が 2V になるまで TRI-STATE を維持します。 クロックとデータ出力は  $V_{CC}$  が 3V、PWR DOWN ピンが 1.5V 以上になってから 10ms 後に動作を開始します。 ドライバ、レシーバともに PWR DOWN ピン (Low アクティブ) に Low を入力するだけで、 いつでもパワーダウン・モードにできます。この時消費電力は  $5\,\mu$  W (typ) まで落とせます。

チャネルリンク・チップセットはトランスミッタ、レシーバどちらかの電源が落ちた場合に自身を保護する設計になっています。トランスミッタの電源が落ちた場合、レシーバのクロック(入力、出力とも)は停止します。 データ出力 (RxOUT) はクロックが止まった時点での状態を保持します。レシーバの電源が落ちた場合、レシーバの入力は内部のダイオードを介して V_{CC} に短絡されます。この時流れ込む電流はトランスミッタからの定電流ドライバのため制限 (入力あたり 5mA)され、ラッチアップを回避しています。

# **アプリケーション情報**(つづき)





FIGURE 21. Single-Ended and Differential Waveforms

15

www.national.com/jpn/



Order Number DS90CR215MTD or DS90CR216MTD NS Package Number MTD48

このドキュメントの内容はナショナル セミコンダクター社製品の関連情報として提供されます。ナショナル セミコンダクター社は、この発行物の内容の正確性または完全性について、いかなる表明または保証もいたしません。また、仕様と製品説明を予告なく変更する権利を有します。このドキュメントはいかなる知的財産権に対するライセンスも、明示的、黙示的、禁反言による惹起、またはその他を問わず、付与するものではありません。

試験や品質管理は、ナショナルセミコンダクター社が自社の製品保証を維持するために必要と考える範囲に用いられます。政府が課す要件によって指定される場合を除き、各製品のすべてのパラメータの試験を必ずしも実施するわけではありません。ナショナルセミコンダクター社は製品適用の援助や購入者の製品設計に対する義務は負いかねます。ナショナルセミコンダクター社の部品を使用した製品および製品適用の責任は購入者にあります。ナショナルセミコンダクター社の製品を用いたいかなる製品の使用または供給に先立ち、購入者は、適切な設計、試験、および動作上の安全手段を講じなければなりません。

それら製品の販売に関するナショナル セミコンダクター社との取引条件で規定される場合を除き、ナショナル セミコンダクター社は一切の義務を負わないものとし、また、ナショナル セミコンダクター社の製品の販売か使用、またはその両方に関連する特定目的への適合性、商品の機能性、ないしは特許、著作権、または他の知的財産権の侵害に関連した義務または保証を含むいかなる表明または黙示的保証も行いません。

#### 生命維持装置への使用について

ナショナル セミコンダクター社の製品は、ナショナル セミコンダクター社の最高経営責任者 (CEO) および法務部門 (GENERAL COUNSEL) の事前の書面による承諾がない限り、生命維持装置または生命維持システム内のきわめて重要な部品に使用することは認められていません。

ここで、生命維持装置またはシステムとは (a) 体内に外科的に使用されることを意図されたもの、または (b) 生命を維持あるいは 支持するものをいい、ラベルにより表示される使用法に従って適切に使用された場合に、これの不具合が使用者に身体的障害を与 えると予想されるものをいいます。重要な部品とは、生命維持にかかわる装置またはシステム内のすべての部品をいい、これの不 具合が生命維持用の装置またはシステムの不具合の原因となりそれらの安全性や機能に影響を及ぼすことが予想されるものをいい ます。

- National Semiconductor とナショナル セミコンダクターのロゴはナショナル セミコンダクター コーポレーションの登録商標です。その他のブランド や製品名は各権利所有者の商標または登録商標です。

Copyright © 2010 National Semiconductor Corporation

製品の最新情報については www.national.com をご覧ください。

## ナショナル セミコンダクター ジャパン株式会社

本社/〒 135-0042 東京都江東区木場 2-17-16

TEL.(03)5639-7300

技術資料(日本語/英語)はホームページより入手可能です。

www.national.com/jpn/

# ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定して収ない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されておりません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

#### 弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1 熱霊気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。

#### 2. 温·湿度環境

■ 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

- 直射日光があたる状態で保管・輸送しないこと。
- 3. 防湿梱包
  - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
- 4. 機械的衝撃
  - 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。
- 5. 熱衝撃
  - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)
- 6. 汚染
  - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
  - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。)

以上