JAJSCZ6G データシート

JAJSCZ6G March 2017 – August 2021 ISOW7840 , ISOW7841 , ISOW7842 , ISOW7843 , ISOW7844

PRODUCTION DATA

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

DWE|16
- MPSS091

サーマルパッド・メカニカル・データ

発注情報

9.3.1 電磁両立性 (EMC) に関する検討事項

ISOW784x デバイス・ファミリは、エミッション低減方式を使った内部発振器と高度な内部レイアウト技法によって、放射エミッションをシステム・レベルで最小化しています。

過酷な産業用環境で使用される多くのアプリケーションは、静電気放電 (ESD)、電気的高速過渡現象 (EFT)、サージ、電磁放射のような外乱の影響を受けやすくなっています。これらの電磁妨害は、IEC 61000-4-x およびCISPR 22 などの国際規格により規制されています。システム・レベルの性能と信頼性は、アプリケーション・ボードの設計およびレイアウトによって大きく左右されますが、ISOW784x デバイス・ファミリは、チップ・レベルの設計改善を多数採用して、システム全体の堅牢性を高めています。改善項目の一部を以下に示します。

入出力信号ピンおよびチップ間のボンド・パッドに、堅牢な ESD 保護セル。
電源ピンおよびグランド・ピンに、 ESD セルの低抵抗接続。
高電圧絶縁コンデンサの性能を強化し、ESD、EFT、サージの各イベントに対する耐性を向上。
低インピーダンス・パスを経由して不要な高エネルギー信号をバイパスする、オンチップ・デカップリング・コンデンサの大容量化。
ガード・リングによって PMOS デバイスと NMOS デバイスを相互に絶縁し、寄生 SCR がトリガされるのを防止。
完全差動内部動作を確保し、絶縁バリアをまたぐコモン・モード電流を低減。