JAJSAK4L August   2006  – November 2018 LM3880

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     Device Images
      1.      シンプルな電源シーケンシング
  4. 改訂履歴
  5. 端子構成および機能
    1.     端子機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱特性
    5. 6.5 電気的特性
      1. 6.5.1 タイミング要件
    6. 6.6 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 イネーブル・ピンの動作
      2. 7.3.2 不完全なシーケンス動作
    4. 7.4 デバイスの機能モード
      1. 7.4.1 ENピンによる電源オン
      2. 7.4.2 ENピンによる電源オフ
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 オープン・ドレイン・フラグのプルアップ
      2. 8.1.2 デバイスのイネーブル
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 3つの電源の単純なシーケンシング
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 独立したフラグ電源を使用するシーケンシング
    3. 8.3 必須事項と禁止事項
  9. 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス・サポート
      1. 11.1.1 デベロッパー・ネットワークの製品に関する免責事項
      2. 11.1.2 デバイスの項目表記
    2. 11.2 コミュニティ・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

不完全なシーケンス動作

電源オン・シーケンス全体にわたってイネーブル信号がHIGHに維持された場合、本デバイスは標準タイミング図に示すように動作します。しかし、電源オン・シーケンスが完了する前にイネーブル信号がデアサートされた場合、本デバイスは制御されたシャットダウンを開始します。これによりシステムは、制御されたパワー・サイクルを実行でき、ラッチ状態の発生を防止できます。この状態は、タイマ1の完了後、かつ電源オン・シーケンス全体の完了前にイネーブル・ピンがデアサートされた場合のみ発生します。

その場合、ENピンの立ち下がりエッジで現在のタイマがリセットされ、電源オフ・シーケンスの開始前に、残りの電源オン・サイクルを完了できます。電源オフ・シーケンスは、最後の電源オン・フラグから約120ms後に開始されます。これによって、システム全体がシャットダウンする前に、システムの出力電圧が安定します。この動作の例を、Figure 13に示します。

LM3880 20192618.gifFigure 13. 不完全な電源オン・シーケンス

イネーブル信号がデアサートされると、本デバイスは電源オフ・シーケンスを開始します。電源オフ・シーケンスの完了前にイネーブル信号がHIGHになった場合、本デバイスは電源オンを開始する前に、電源オフ・シーケンスを確実に完了させます。このように、システムの部分的な電源オフまたはオンが行われないようにすることで、FPGAやマイクロプロセッサなどでラッチアップを防止できます。この状態は、タイマ1の完了後、かつ電源オフ・シーケンス全体の完了前にイネーブル・ピンがHIGHになった場合のみ発生します。

その場合、イネーブル・ピンの立ち上がりエッジで現在のタイマがリセットされ、電源オン・シーケンスを開始する前に、残りの電源オフ・サイクルを完了できます。電源オン・シーケンスは、最後の電源オフ・フラグから約120ms後に開始されます。これにより、システムは電源オンの前に完全にシャットダウンできます。この動作の例を、Figure 14に示します。

LM3880 td_incomplete_power_down_snvs451.gifFigure 14. 不完全な電源オフ・シーケンス

すべての内部タイマは、温度係数が非常に小さいマスタ・クロックから生成されます。これにより、温度範囲全体にわたって厳密な精度を維持し、各タイマ間の比率も一定に保たれます。タイマ1および4には、EPROMのリフレッシュに起因して約400µsのわずかな追加遅延が存在します。このリフレッシュ時間はプログラムされた遅延時間に加算されますが、タイマ遅延が最短の場合以外はほとんど無視できます。