JAJSSX2A February   2025  – December 2025 LMG3650R025

PRODMIX  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 ピン構成および機能
6. 5 仕様
   1. 5.1 絶対最大定格
   2. 5.2 ESD 定格
   3. 5.3 推奨動作条件
   4. 5.4 熱に関する情報
   5. 5.5 電気的特性
   6. 5.6 スイッチング特性
   7. 5.7 代表的特性
7. 6 パラメータ測定情報
   1. 6.1 スイッチング パラメータ
      1. 6.1.1 ターンオン時間
      2. 6.1.2 ターンオフ時間
      3. 6.1.3 ドレイン ソース間のターンオンおよびターンオフ スルーレート
      4. 6.1.4 ゼロ電圧検出時間（LMG3656R025のみ）
8. 7 詳細説明
   1. 7.1 概要
   2. 7.2 機能ブロック図
      1. 7.2.1 LMG3650R025 機能ブロック図
      2. 7.2.2 LMG3651R025 機能ブロック図
      3. 7.2.3 LMG3656R025 機能ブロック図
      4. 7.2.4 LMG3657R025 機能ブロック図
   3. 7.3 機能説明
      1. 7.3.1 ドライブ強度調整
      2. 7.3.2 GaN パワー FET のスイッチング機能
      3. 7.3.3 VDD 電源
      4. 7.3.4 過電流および短絡保護
      5. 7.3.5 過熱保護
      6. 7.3.6 UVLO 保護
      7. 7.3.7 障害通知
      8. 7.3.8 補助 LDO (LMG3651R025のみ)
      9. 7.3.9 ゼロ電圧検出 (ZVD) (LMG3656R025 のみ)
   4. 7.4 デバイスの機能モード
9. 8 アプリケーションと実装
   1. 8.1 アプリケーション情報
   2. 8.2 代表的なアプリケーション
      1. 8.2.1 詳細な設計手順
         1. 8.2.1.1 スルーレートの選択
         2. 8.2.1.2 信号レベル・シフト
   3. 8.3 電源に関する推奨事項
      1. 8.3.1 絶縁型電源の使用
      2. 8.3.2 ブートストラップダイオードの使用
         1. 8.3.2.1 ダイオードの選択
         2. 8.3.2.2 ブートストラップ電圧の管理
   4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
         1. 8.4.1.1 半田接合に対する信頼
         2. 8.4.1.2 電力ループのインダクタンス
         3. 8.4.1.3 信号-グランド接続
         4. 8.4.1.4 バイパス コンデンサ
         5. 8.4.1.5 スイッチ・ノードの静電容量
         6. 8.4.1.6 シグナル インテグリティ
         7. 8.4.1.7 高電圧間隔
         8. 8.4.1.8 基板に関する推奨事項
      2. 8.4.2 レイアウト例
10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
11. 10改訂履歴
12. 11メカニカル、パッケージ、および注文情報
    1.     付録：パッケージ･オプション
    2. 11.1 テープおよびリール情報
    3.     70

LMG365xR025 ドライバと保護機能を内蔵した 650V、25mΩ GaN FET

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード