JAJSLN7G April   2022  – March 2025 LMK6C , LMK6D , LMK6H , LMK6P

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス注文情報
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 環境関連法令順守
    4. 6.4 推奨動作条件
    5. 6.5 熱に関する情報
    6. 6.6 熱に関する情報
    7. 6.7 電気的特性
    8. 6.8 タイミング図
    9. 6.9 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 デバイス出力構成
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 バルク弾性波 (BAW)
      2. 8.3.2 デバイス ブロック レベルの説明
      3. 8.3.3 機能ピン
      4. 8.3.4 クロック出力のインターフェイスと終端
      5. 8.3.5 温度安定性
      6. 8.3.6 機械的堅牢性
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
        1. 9.4.1.1 熱に関する信頼性の実現
        2. 9.4.1.2 推奨される半田リフロー プロファイル
      2. 9.4.2 レイアウト
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.7 電気的特性

 推奨動作条件 (全体)、標準温度= 25°C、周波数出力= 156.25MHz、VDD = 3.3V、LVCMOS 出力コンデンサ負荷= 2.2pF (特に記述のない限り) (4)
パラメータ テスト条件 最小値 標準値 最大値 単位
消費電流特性
IDD デバイスの消費電力 (LVPECL、VDD = 2.5V/3.3V、負荷電流を除く) 100MHz 65 82 mA
156.25 MHz 69 87 mA
200 MHz 67 85 mA
312.5 MHz 76 95 mA
400 MHz 88 108 mA
デバイスの消費電力 (LVPECL、VDD = 1.8V、負荷電流を除く) 100MHz 61 79 mA
156.25 MHz 66 83 mA
200 MHz 64 82 mA
312.5 MHz 73 91 mA
400 MHz 84 104 mA
デバイスの消費電力 (HCSL、VDD = 2.5V/3.3V、負荷電流を除く) 100MHz 65 82 mA
156.25 MHz 69 87 mA
200 MHz 67 86 mA
312.5 MHz 76 96 mA
400 MHz 88 108 mA
デバイスの消費電力 (HCSL、VDD = 1.8V、負荷電流を除く) 100MHz 58 75 mA
156.25 MHz 62 80 mA
200 MHz 60 78 mA
312.5 MHz 69 88 mA
400 MHz 77 97 mA
デバイスの消費電力 (LVDS、VDD = 2.5V/3.3V、負荷電流を除く) 100MHz 54 71 mA
156.25 MHz 58 75 mA
200 MHz 56 74 mA
312.5 MHz 65 84 mA
400 MHz 76 96 mA
デバイスの消費電力 (LVDS、VDD = 1.8V、負荷電流を除く) 100MHz 52 68 mA
156.25 MHz 56 72 mA
200 MHz 54 71 mA
312.5 MHz 63 80 mA
400 MHz 74 92 mA
デバイスの消費 電力（LVCMOS、VDD = 2.5V/3.3V、負荷あり） 100MHz 45 62 mA
156.25 MHz 55 71 mA
200 MHz 61 77 mA
デバイス消費電力 (LVCMOS、VDD = 1.8V、負荷あり) 100MHz 44 59 mA
156.25 MHz 50 65 mA
200 MHz 56 72 mA
IDD-STBY デバイス スタンバイ電流 ST (スタンバイ) = GND 6 13 mA
IDD-PD 出力がディスエーブルのデバイス電流 (100MHz) OE = GND、LVPECL モード、VDD = 3.3V 48 67 mA
OE = GND、HCSL モード、VDD = 3.3V 49 67 mA
OE = GND、LVDS モード、VDD = 3.3V 49 66 mA
OE = GND、LVCMOS モード、VDD = 3.3V 40 56 mA
LVPECL 出力特性
Fout 出力周波数 1 400 MHz
VOD 出力電圧スイング (VOH - VOL) AC 結合、VDD = 3.3V 525 645 765 mV
AC 結合、VDD = 2.5V 450 555 660 mV
AC 結合、VDD = 1.8 V 280 375 470 mV
DC 結合、VDD = 2.5V/3.3V(1) 650 800 950 mV
DC 結合、VDD = 1.8V(1) 450 600 750 mV
VOD,DIFF 差動出力ピーク ツー ピーク スイング 2×|VOD| Vpp
VOS 出力同相電圧 VDD = 3.3V (1) 1.5 1.6 1.7 V
VDD = 2.5V (1) 0.825 0.9 0.975 V
VDD = 1.8V (1) 0.45 0.5 0.55 V
tR/tF 出力立ち上がり / 立ち下がり時間 VOD,DIFF の 20%～80%、VDD = 2.5V/3.3V 120 200 ps
VOD,DIFF の20%～80%、VDD = 1.8V 120 200 ps
ODC 出力デューティ サイクル VDD = 2.5V/3.3V、波形上の 50% ポイントの間で測定 45 50 55 %
VDD = 1.8V、波形上の 50% ポイントの間で測定 45 50 55 %
LVDS 出力特性
Fout 出力周波数 1 400 MHz
VOD 出力電圧スイング (VOH - VOL) LVDS 負荷条件下 250 350 450 mV
VOD,DIFF 差動出力ピーク ツー ピーク スイング 2×|VOD| Vpp
VOS 同相モード出力電圧 VDD = 2.5V または 3.3V 1.025 1.2 1.375 V
VDD = 1.8 V 0.80 0.9 1.0 V
tR/tF 出力立ち上がり / 立ち下がり時間 VOD,DIFF の 20%～80%、VDD = 2.5V/3.3V 150 250 ps
VOD,DIFF の20%～80%、VDD = 1.8V 150 250 ps
ODC 出力デューティ サイクル VDD = 2.5V/3.3V、波形上の 50% ポイントの間で測定 45 50 55 %
VDD = 1.8V、波形上の 50% ポイントの間で測定 45 50 55 %
HCSL 出力特性
Fout 出力周波数 1 400 MHz
VOH 出力 HIGH 電圧 DC 結合、グランドに対し 50Ω、VDD = 2.5V/3.3V 650 750 850 mV
DC 結合、グランドに対し 50Ω、VDD = 1.8V 460 560 660 mV
VOL 出力 LOW 電圧 DC 結合、グランドに対し 50Ω、VDD = 2.5V/3.3V  -150 0 150 mV
DC 結合、グランドに対し 50Ω、VDD = 1.8V -150 0 150 mV
VOD,DIFF 差動出力ピーク ツー ピーク スイング 2×|VOH - VOL| V
Vcross 絶対交差点電圧 VDD = 3.3V/2.5V、fout = 100MHz 0.2 0.35 0.50 Vpp
VDD = 1.8V、fout = 100MHz 0.15 0.275 0.40 Vpp
Vcross-delta 絶対交差点電圧の変動 VDD = 3.3V/2.5V/1.8V、fout = 100MHz 0.14 V
dV/dt 出力スルーレート グランドに対し 50Ω、DC 結合負荷、センターから ±150mV で測定されたスルーレート  2 12 V/ns
ΔdV/dt 出力スルーレートの変動 20 %
ODC 出力デューティ サイクル 45 50 55 %
LVCMOS 出力特性
Fout 出力周波数 1 200 MHz
VOL 出力 LOW 電圧 IOL = 3.6mA、VDD = 1.8V 0.36 V
IOL = 5.0mA、VDD = 2.5V 0.5 V
IOL = 6.6mA、VDD = 3.3V 0.66 V
VOH 出力 HIGH 電圧 IOH = 3.6mA、VDD = 1.8V 1.44 V
IOH = 5.0mA、VDD = 2.5V 2 V
IOH = 6.6mA、VDD = 3.3V 2.64 V
tR/tF 出力立ち上がり / 立ち下がり時間 VOH - VOL の 20%～80%、CL = 2pF 0.5 1 ns
ODC 出力デューティ サイクル 45 50 55 %
Rout 出力インピーダンス OE = HIGH 40 50 60 Ω
CL 最大容量性負荷 Fout > 50MHz(3) 15 pF
Fout < 50MHz(3) 30 pF
機能ピンの入力特性 (OE/ST ピン)
VIL 入力 Low 電圧 0.6 V
VIH 入力 High 電圧 1.3 V
IIL 入力低電流 OE = GND -40 µA
IIH 入力高電流 OE = VDD 40 µA
CIN 入力容量 2 pF
LVDS、HCSL、および LVPECL の周波数の許容誤差
FT 総合的な周波数安定性 はんだシフト、初期公差、-40℃～85℃ にわたる変動、定格供給電圧範囲における変動、25℃ での 10 年間の経年変化を含みます。 -25 25 ppm
はんだシフト、初期公差、-40℃～85℃での変動、電源電圧範囲での変動を含む。 -20 20 ppm
LVCMOS 周波数の許容誤差
FT 総合的な周波数安定性 はんだシフト、初期公差、-40℃～105℃ にわたる変動、定格供給電圧範囲における変動、25℃ での 10 年間の経年変化を含みます。 -25 25 ppm
はんだシフト、初期公差、-40℃～105℃ での変動、定格供給電圧範囲での変動を含む。 -20 20 ppm
差動出力 PSRR 特性
PSRR 156.25MHz 出力において 50mV の電源リップルにより誘導されるスプリアス、VDD = 2.5V/3.3V、電源デカップリング コンデンサなし 50 kHz の正弦波 -71 dBc
100 kHz の正弦波 -71 dBc
500 kHz の正弦波 -72 dBc
1 MHz の正弦波 -70 dBc
PSRR 156.25MHz 出力で 50mV の電源リップルにより誘導されるスプリアス、VDD = 1.8V、電源デカップリング コンデンサなし 50 kHz の正弦波 -64 dBc
100 kHz の正弦波 -64 dBc
500 kHz の正弦波 -67 dBc
1 MHz の正弦波 -68 dBc
PSRR 電源リップルに対するジッタ感度。  100kHz 正弦波リップル、3.3V電源(2) 4 fs/mV
LVCMOS の PSRR 特性
PSRR 50MHz 出力において 50mV の電源リップルにより誘導されるスプリアス、VDD = 2.5V/3.3V、電源デカップリング コンデンサなし 50 kHz の正弦波 -72 dBc
100 kHz の正弦波 -71 dBc
500 kHz の正弦波 -70 dBc
1 MHz の正弦波 -69 dBc
PSRR 50MHz 出力で 50mV の電源リップルにより誘導されるスプリアス、VDD = 1.8V、電源デカップリング コンデンサなし 50 kHz の正弦波 -50 dBc
100 kHz の正弦波 -50 dBc
500 kHz の正弦波 -52 dBc
1 MHz の正弦波 -55 dBc
PSRR 電源リップルに対するジッタ感度。  100kHz 正弦波リップル、3.3V電源(2) 10 fs/mV
パワーオン特性
tSTART_UP 起動時間 0.95 x VDD から出力がイネーブルになり、仕様範囲内になるまでの経過時間。VDD 電源ランプ時間約 200μs でテスト済み  5 ms
tOE-EN 出力イネーブル時間 OE = VIH から出力がイネーブルになり、仕様範囲内になるまでの経過時間、Fout > 10MHz 25 μs
tOE-DIS 出力ディスエーブル時間 OE = VIL から出力がディスエーブルになるまでの経過時間、Fout > 10MHz 1 μs
LVPECL - クロック出力ジッタ
PN1k 1 kHz オフセットでの位相ノイズ Fout = 156.25 MHz. -95 dBc/Hz
PN10k 10 kHz オフセットでの位相ノイズ -127 dBc/Hz
PN100k 100 kHz オフセットでの位相ノイズ -146 dBc/Hz
PN1M 1 MHz オフセットでの位相ノイズ -156 dBc/Hz
PN10M 10 MHz オフセットでの位相ノイズ -158 dBc/Hz
PN1k 1 kHz オフセットでの位相ノイズ Fout = 312.5 MHz. -89 dBc/Hz
PN10k 10 kHz オフセットでの位相ノイズ -121 dBc/Hz
PN100k 100 kHz オフセットでの位相ノイズ -140 dBc/Hz
PN1M 1 MHz オフセットでの位相ノイズ -150 dBc/Hz
PN10M 10 MHz オフセットでの位相ノイズ -154 dBc/Hz
R J RMS ジッタ (積分 BW：12kHz～20MHz) Fout = 100 MHz 125 170 fs
Fout = 125 MHz 100 125 fs
Fout = 155.52 MHz 100 125 fs
Fout = 156.25 MHz 100 125 fs
Fout = 161.1328125 MHz 110 150 fs
Fout = 200 MHz 120 150 fs
Fout = 312.5 MHz 100 125 fs
Fout = 400 MHz 100 135 fs
RPeriodJITT、RMS RMS 周期ジッタ Fout ≥ 25MHz 1.7 ps
RJITT、PK-PK ピーク ツー ピーク周期ジッタ Fout ≥ 25MHz 13 ps
LVDS - クロック出力ジッタ
PN1k 1 kHz オフセットでの位相ノイズ Fout = 156.25 MHz -95 dBc/Hz
PN10k 10 kHz オフセットでの位相ノイズ -128 dBc/Hz
PN100k 100 kHz オフセットでの位相ノイズ -146 dBc/Hz
PN1M 1 MHz オフセットでの位相ノイズ -156 dBc/Hz
PN10M 10 MHz オフセットでの位相ノイズ -156.5 dBc/Hz
PN1k 1 kHz オフセットでの位相ノイズ Fout = 312.5 MHz. -89 dBc/Hz
PN10k 10 kHz オフセットでの位相ノイズ -122 dBc/Hz
PN100k 100 kHz オフセットでの位相ノイズ -139 dBc/Hz
PN1M 1 MHz オフセットでの位相ノイズ -150 dBc/Hz
PN10M 10 MHz オフセットでの位相ノイズ -153.5 dBc/Hz
R J RMS ジッタ (積分 BW：12kHz～20MHz) Fout = 100 MHz 140 170 fs
Fout = 125 MHz 110 125 fs
Fout = 155.52 MHz 105 140 fs
Fout = 156.25 MHz 100 125 fs
Fout = 161.1328125 MHz 125 160 fs
Fout = 200 MHz 125 150 fs
Fout = 312.5 MHz 100 125 fs
Fout = 400 MHz 100 135 fs
RPeriodJITT、RMS RMS 周期ジッタ Fout ≥ 25MHz 1.6 ps
RJITT、PK-PK ピーク ツー ピーク周期ジッタ Fout ≥ 25MHz 13 ps
HCSL - クロック出力ジッタ
JPCIe1-cc PCIe Gen 1 の共通クロックのジッタ (ジッタ制限 = 86ps) Fout = 100MHz 0.146 6.4 ps
JPCIe1-SRNS PCIe Gen 1 の SRNS ジッタ 0.447 6.99 ps
JPCIe2-cc PCIe Gen 2 の共通クロックのジッタ (ジッタ制限 = 3ps) 0.103 0.554 ps
JPCIe2-SRNS PCIe Gen 2 の SRNS ジッタ 0.135 0.56 ps
JPCIe3-cc PCIe Gen 3 の共通クロックのジッタ (ジッタ制限 = 1ps) 0.029 0.164 ps
JPCIe3-SRNS PCIe Gen 3 の SRNS ジッタ 0.033 0.180 ps
JPCIe4-cc PCIe Gen 4 の共通クロックのジッタ (ジッタ制限 = 500fs) 0.029 0.164 ps
JPCIe4-SRNS PCIe Gen 4 の SRNS ジッタ 0.033 0.180 ps
JPCIe5-cc PCIe Gen 5 の共通クロックのジッタ (ジッタ制限 = 150fs) 0.007 0.070 ps
JPCIe5-SRNS PCIe Gen 5 の SRNS ジッタ 0.007 0.074 ps
JPCIe6-cc PCIe Gen 6 の共通クロックのジッタ (ジッタ制限 = 100fs) 0.007 0.042 ps
JPCIe6-SRNS PCIe Gen 6 の SRNS ジッタ 0.009 0.052 ps
JPCIe7-cc PCIe Gen 7 の共通クロックのジッタ (ジッタ制限 = 67fs) 0.005 0.028 ps
JPCIe7-SRNS PCIe Gen 7 の SRNS ジッタ 0.006 0.034 ps
PN1k 1 kHz オフセットでの位相ノイズ Fout = 156.25 MHz. -95 dBc/Hz
PN10k 10 kHz オフセットでの位相ノイズ -127 dBc/Hz
PN100k 100 kHz オフセットでの位相ノイズ -146 dBc/Hz
PN1M 1 MHz オフセットでの位相ノイズ -156 dBc/Hz
PN10M 10 MHz オフセットでの位相ノイズ -158 dBc/Hz
PN1k 1 kHz オフセットでの位相ノイズ Fout = 312.5 MHz. -89 dBc/Hz
PN10k 10 kHz オフセットでの位相ノイズ -121 dBc/Hz
PN100k 100 kHz オフセットでの位相ノイズ -140 dBc/Hz
PN1M 1 MHz オフセットでの位相ノイズ -150 dBc/Hz
PN10M 10 MHz オフセットでの位相ノイズ -154 dBc/Hz
R J RMS ジッタ (積分 BW：12kHz～20MHz) Fout = 100 MHz 125 170 fs
Fout = 125 MHz 100 125 fs
Fout = 155.52 MHz 100 125 fs
Fout = 156.25 MHz 100 125 fs
Fout = 161.1328125 MHz 110 150 fs
Fout = 200 MHz 120 150 fs
Fout = 312.5 MHz 100 125 fs
Fout = 400 MHz 100 135 fs
RPeriodJITT、RMS RMS 周期ジッタ Fout ≥ 25MHz 1.7 ps
RJITT、PK-PK ピーク ツー ピーク周期ジッタ Fout ≥ 25MHz 13 ps
LVCMOS - クロック出力ジッタ
PN1k 1 kHz オフセットでの位相ノイズ Fout = 156.25 MHz -100 dBc/Hz
PN10k 10 kHz オフセットでの位相ノイズ -128 dBc/Hz
PN100k 100 kHz オフセットでの位相ノイズ -143 dBc/Hz
PN1M 1 MHz オフセットでの位相ノイズ -150 dBc/Hz
PN10M 10 MHz オフセットでの位相ノイズ -152 dBc/Hz
R J RMS ジッタ (積分 BW：12kHz～5MHz) Fout = 24 MHz 0.25 0.5 ps
Fout = 25 MHz 0.25 0.5 ps
Fout = 33.33 MHz 0.25 1 ps
RMS ジッタ (積分 BW：12kHz～20MHz) Fout = 40 MHz 0.5 1 ps
Fout = 50 MHz 0.4 1 ps
Fout = 66.66 MHz 0.5 1 ps
Fout = 74.25 MHz 0.3 0.5 ps
Fout = 78 MHz 0.35 0.5 ps
Fout = 100 MHz 0.35 0.5 ps
Fout = 125 MHz 0.35 0.5 ps
Fout = 156.25 MHz 0.25 0.5 ps
RPeriodJITT、RMS RMS 周期ジッタ Fout ≥ 25MHz 1.5 ps
RJITT、PK-PK ピーク ツー ピーク周期ジッタ Fout ≥ 25MHz 13 ps
(1) DC 負荷条件
(2) テキサス・インスツルメンツの LMK6x 評価基板を使用して測定。
(3) コンデンサ負荷のさまざまな値に関する、立ち上がり時間および立ち下がり時間の詳細については、「アプリケーション曲線」セクションを参照してください。
(4) ジッタ仕様は、設計と特性に基づいています