LMP7707,LMP7708,LMP7709

LMP7707/LMP7708/LMP7709 Precision, CMOS Input, RRIO, Wide Supply Range
Decompensated Amplifiers



Literature Number: JAJSAM6



2008年7月

LMP7707/LMP7708/LMP7709

高精度、CMOS 入力、入出力フルスイング、広電圧範囲非補償アンプ

概要

LMP7707/LMP7708/LMP7709 は、シングル / デュアル / クワッド の低オフセット電圧、入出力フルスイングの高精度アンプです。それぞれに CMOS 入力段を備え、広い電源電圧範囲が特長です。LMP7707/LMP7708/LMP7709 は LMP[®] 高精度アンプ・ファミリの一員であり、センサ・インタフェースやその他の計測機器アプリケーションに最適です。これらの非補償アンプはゲイン 6 以上で安定動作します。

± 200 µV 未満の低オフセット電圧と± 1pA 未満の低入力パイアス電流が保証されていることで、LMP7707/LMP7708/LMP7709 は高精度アプリケーションに最適となっています。 LMP7707/LMP7708/LMP7709 は VIP50 技術を採用しています。 VIP50 は、CMOS 入力段と 12V の電源電圧範囲をフルスイングのコモンモード電圧と組み合わせることが可能な技術です。この技術にお、従来の CMOS 部品が電圧条件により動作できないような多くのアプリケーションにおいてLMP7707/LMP7708/LMP7709が最適な選択肢となります。

LMP7707/LMP7708/LMP7709 それぞれのフルスイング入力段は特別な設計になっているため、一般にフルスイング入力アンプに生じる CMRR グリッチを大幅に減少させることができます。 相補形入力段の両側がトリミングされ、NMOS オフセットと PMOS オフセットの差が小さくなっています。 出力は両方の電源電圧レールから40mV 以内の振幅を持ち、低電源電圧が求められるアプリケーションで信号のダイナミック・レンジを最大限に引き出します。

LMP7707は省スペース型の5ピンSOT23と8ピンSOICパッケージ、LMP7708は8ピンMSOPと8ピンSOICパッケージ、クワッドのLMP7709は14ピンTSSOPと14ピンSOICパッケージで提供されます。これらの小型パッケージは、面積の制約を受けるPC基板および携帯エレクトロニクス機器向けの理想的ソリューションです。

特長

特記のない限り、 $V_S = 5V$ における代表値。

入力オフセット電圧 (LMP7707) $\pm 200 \mu V (max)$ 入力オフセット電圧 (LMP7708/LMP7709) ± 220 µV (max) 入力バイアス電流 ± 200fA 入力電圧ノイズ 9nV/ Hz **CMRR** 130dB 開ループ・ゲイン 130dB 周囲温度範囲 - 40 ~ + 125 ゲイン帯域幅積 (A_V = 10) 14MHz ゲイン 10 以上で安定に動作

消費電流 (LMP7707)715 μA消費電流 (LMP7708)1.5mA消費電流 (LMP7709)2.9mA電源電圧範囲2.7V ~ 12V

入出力フルスイング

アプリケーション

高インピーダンス・センサ・インタフェース

バッテリ駆動計測機器


高ゲイン・アンプ

DAC バッファ

計装アンプ

アクティブ・フィルタ

開ループ周波数応答



Increased Bandwidth for Same Supply Current at A_V> 10

LMP[®] はナショナル セミコンダクターの登録商標です。

絶対最大定格 (Note 1)

本データシートには軍用・航空宇宙用の規格は記載されていません。

関連する電気的信頼性試験方法の規格を参照ください。

ESD 耐圧 (Note 1)

人体モデル2000 Vマシン・モデル200 V帯電モデル1000 VV_{IN} 差動電圧± 300 m V電源電圧 (V_S = V + - V -)13.2 V入出力ピン電圧V + + 0.3 V ~ V - - 0.3 V入力電流10 m A

 保存周囲温度範囲
 - 65 ~ + 150

 接合部温度 (Note 3)
 + 150

ハンダ付け情報

赤外線または対流方式 (20 秒)235ウェーブ・ハンダ付けリード温度 (10 秒)260

動作定格 (Note 1)

温度範囲 (Note 3)	- 40 ~ + 125
電源電圧 (V_S = V^+ - V^-)	2.7V ~ 12V
パッケージ熱抵抗 (_{JA}) (Note 3)	
5 ₺ SOT23	265 /W
8 🖒 SOIC	190 /W
8 ₺ MSOP	235 /W
14 🖒 TSSOP	122 /W
14 P2/SOIC	145 /W

3V 電気的特性 (Note 4)

特記のない限り、すべてのリミナー値は $T_A=25$ 、 $V^+=3V$ 、 $V^-=0V$ 、 $V_{CM}=V^+/2$ 、および $R_L>10k$ ~ $V^+/2$ で保証されます。 **太字**のリミナー値は、全動作温度範囲に対して適用されます。

Symbol	Parameter	Conditions	Min (Note 6)	Typ (Note 5)	Max (Note 6)	Units	
V _{OS}	Input Offset Voltage	LMP7707		±37	±200 ± 500		
		LMP7708/LMP7709		±56	±220 ±520	μV	
TCV _{os}	Input Offset Voltage Drift (Note 7)			±1	±5	μV/°C	
l _B	Input Bias Current (Notes 7, 8)			±0.2	±1		
		-40°C ≤ T _A ≤ 85°C			±50	pА	
		-40°C ≤ T _A ≤ 125°C			±400		
l _{os}	Input Offset Current			40		fA	
CMRR	Common Mode Rejection Ratio	0V ≤ V _{CM} ≤ 3V LMP7707	86 80	130			
		0V ≤ V _{CM} ≤ 3V LMP7708/LMP7709	84 78	130		dB	
PSRR	Power Supply Rejection Ratio	$2.7V \le V^{+} \le 12V, V_{O} = V^{+}/2$	86 82	98		dB	
CMVR	Input Common-Mode Voltage Range	CMRR ≥ 80 dB	-0.2		3.2		
		CMRR ≥ 77 dB	-0.2		3.2	V	
A _{VOL}	Open Loop Voltage Gain	$R_L = 2 \text{ k}\Omega \text{ (LMP7707)}$ $V_O = 0.3V \text{ to } 2.7V$	100 96	114			
		$R_L = 2 \text{ k}\Omega \text{ (LMP7708/LMP7709)}$ $V_O = 0.3V \text{ to } 2.7V$	100 94	114		dB	
		$R_L = 10 \text{ k}\Omega$ $V_O = 0.2 \text{V to } 2.8 \text{V}$	100 96	124			

3V 電気的特性 (Note 4) (つづき)

特記のない限り、すべてのリミット値は T_A = 25 、 V $^+$ = 3V、 V $^-$ = 0V、 V_{CM} = V $^+$ /2、および R_L > 10k ~ V $^+$ /2 で保証されます。 太字のリミット値は、全動作温度範囲に対して適用されます。

Symbol	Parameter	Conditions	Min (Note 6)	Typ (Note 5)	Max (Note 6)	Units	
V _O	Output Swing High	$R_L = 2 k\Omega$ to V+/2 LMP7707			80 120		
		$R_L = 2 \text{ k}\Omega \text{ to V+/2}$ LMP7708/LMP7709		40	80 150	mV	
		R_L = 10 k Ω to V+/2 LMP7707		30	40 60	from V+	
	·	$R_L = 10 \text{ k}\Omega \text{ to V+/2}$ LMP7708/LMP7709		35	50 100		
	Output Swing Low	$R_L = 2 \text{ k}\Omega \text{ to V+/2}$ LMP7707		40	60 80		
		$R_L = 2 \text{ k}\Omega \text{ to V+/2} \\ \text{LMP7708/LMP7709}$		45	100 170		
		R_L = 10 k Ω to V+/2 LMP7707		20	40 50	mV	
		$R_L = 10 \text{ k}\Omega \text{ to V+/2}$ LMP7708/LMP7709		20	50 90		
l _o	Output Short Circuit Current (Notes 3, 9)	Sourcing $V_O = V+/2$ $V_{IN} = 100 \text{ mV}$	25 15	42			
		Sinking $V_O = V+/2$ $V_{IN} = -100 \text{ mV (LMP7707)}$	25 20	42		mA	
		Sinking $V_0 = V^{+}/2$ $V_{IN} = -100 \text{ mV (LMP7708/LMP7709)}$	25 15	42			
I _S	Supply Current	LMP7707		0.670	1.0 1.2		
		LMP7708		1.4	1.8 mA	mA	
		LMP7709		2.9	3.5 4.5		
SR	Slew Rate (Note 10)	$V_O = 2 V_{PP} 10\%$ to 90%		5.1		V/µs	
GBWP	Gain Bandwidth Product	A _V = 10		13		MHz	
THD+N	Total Harmonic Distortion + Noise	$f = 1 \text{ kHz}$, $A_V = 10$, $V_O = 2.5V$, $R_L = 10 \text{ k}Ω$		0.024		%	
e _n	Input-Referred Voltage Noise	f = 1 kHz		9		nV/√Hz	
i _n	Input-Referred Current Noise	f = 100 kHz		1		fA/√Hz	

5V 電気的特性 (Note 4)

特記のない限り、すべてのリミット値は $T_A=25$ 、 $V^+=5V$ 、 $V^-=0V$ 、 $V_{CM}=V^+/2$ 、および $R_L>10k$ ~ $V^+/2$ で保証されます。 太字のリミット値は、全動作温度範囲に対して適用されます。

Symbol	Parameter	Conditions	Min (Note 6)	Typ (Note 5)	Max (Note 6)	Units
V _{OS}	Input Offset Voltage	LMP7707		±37	±200 ± 500	
		LMP7708/LMP7709		±32	±220 ±520	μV
TCV _{OS}	Input Offset Voltage Drift (Note 7)			±1	±5	μV/°C
I _B	Input Bias Current (Notes 7, 8)			±0.2	±1	
		-40°C ≤ T _A ≤ 85°C			±50	pА
•		-40°C ≤ T _A ≤ 125°C			±400	

5V 電気的特性 (Note 4)(つづき)

特記のない限り、すべてのリミット値は $T_A=25$ 、 $V^+=5V$ 、 $V^-=0V$ 、 $V_{CM}=V^+/2$ 、および $R_L>10k$ ~ $V^+/2$ で保証されます。 太字のリミット値は、全動作温度範囲に対して適用されます。

Symbol	Parameter	Conditions	Min (Note 6)	Typ (Note 5)	Max (Note 6)	Units	
los	Input Offset Current			40		fA	
CMRR	Common Mode Rejection Ratio	$0V \le V_{CM} \le 5V$ LMP7707	88 83	130		dB	
		$0V \le V_{CM} \le 5V$ LMP7708/LMP7709	86 81	130			
PSRR	Power Supply Rejection Ratio	$2.7V \le V+ \le 12V, V_O = V+/2$	86 82	100		dB	
CMVR	Input Common-Mode Voltage Range	CMRR ≥ 80 dB	-0.2		5.2	٧	
		CMRR ≥ 78 dB	-0.2		5.2	V	
A_{VOL}	Open Loop Voltage Gain	$R_L = 2 \text{ k}\Omega \text{ (LMP7707)}$ $V_O = 0.3V \text{ to } 4.7V$	100 96	119			
		$R_L = 2 \text{ k}\Omega \text{ (LMP7708/LMP7709)}$ $V_O = 0.3V \text{ to } 4.7V$	100 94	119		dB	
		$R_{L} = 10 \text{ k}\Omega$ $V_{O} = 0.2 \text{V to } 4.8 \text{V}$	100 96	130			
v _o	Output Swing High	$R_L = 2 k\Omega$ to V+/2 LMP7707		60	110 130		
		$R_L = 2 k\Omega \text{ to V+/2}$ LMP7708/LMP7709		60	120 200	mV	
		$R_L = 10 \text{ k}\Omega \text{ to V} + /2$ LMP7707		40	50 70	from V	
		$R_L = 10 \text{ k}\Omega \text{ to V+/2}$ LMP7708/LMP7709		40	60 120		
	Output Swing Low	$R_L = 2 k\Omega \text{ to V+/2}$ LMP7707		50	80 90		
		$R_L = 2 k\Omega$ to V+/2 LMP7708/LMP7709		50	120 190		
		$R_L = 10 \text{ k}\Omega \text{ to V+/2}$ LMP7707		30	40 50	mV	
		$R_L = 10 \text{ k}\Omega \text{ to V+/2}$ LMP7708/LMP7709	:	30	50 100		
0	Output Short Circuit Current (Notes 3, 9)	Sourcing $V_O = V+/2$ $V_{IN} = 100 \text{ mV (LMP7707)}$	40 28	66			
		Sourcing $V_O = V+/2$ $V_{IN} = 100 \text{ mV (LMP7708/LMP7709)}$	38 25	66			
		Sinking $V_O = V+/2$ $V_{IN} = -100 \text{ mV (LMP7707)}$	40 28	76		mA	
		Sinking $V_O = V+/2$ $V_{IN} = -100 \text{ mV (LMP7708/}$ LMP7709)	40 23	76			
S	Supply Current	LMP7707		0.715	1.0 1.2		
		LMP7708		1.5	1.9 2.2	mA	
		LMP7709		2.9	3.7 4.6		
SR	Slew Rate (Note 10)	$V_O = 4 V_{PP}$, 10% to 90%		5.6		V/µs	
GBWP.	Gain Bandwidth Product	A _V = 10		14		MHz	

5V 電気的特性 (Note 4) (つづき)

特記のない限り、すべてのリミット値は T_A = 25 、 V $^+$ = 5V、 V $^-$ = 0V、 V_{CM} = V $^+$ /2、および R_L > 10k ~ V $^+$ /2 で保証されます。 太字のリミット値は、全動作温度範囲に対して適用されます。

Symbol	Parameter	Conditions	Min	Тур	Max	Units
			(Note 6)	(Note 5)	(Note 6)	
THD+N	Total Harmonic Distortion + Noise	$f = 1 \text{ kHz}, A_V = 10, V_O = 4.5V,$		0.024		%
		$R_L = 10 \text{ k}\Omega$				
e _n	Input-Referred Voltage Noise	f = 1 kHz		9		nV/√Hz
i _n	Input-Referred Current Noise	f = 100 kHz		1		fA/√Hz

± 5V 電気的特性 (Note 4)

特記のない限り、すべてのリミナ値は T_A = 25 $\,$ 、V $^+$ = 5V、V $^-$ = -5V、V $^-$ = 0V、および R_L > 10k $^-$ 0V にて適用されます。 **太字**のリミナ値は全動作温度範囲に適用されます。

Symbol	Parameter	Conditions	Min (Note 6)	Typ (Note 5)	Max (Note 6)	Units
V _{OS}	Input Offset Voltage	LMP7707		±37	±200 ± 500	
		LMP7708/LMP7709		±37	±220 ±520	μV
TCV _{os}	Input Offset Voltage Drift (Note 7)	·		±1	±5	μV/°C
I _B	Input Bias Current (Notes 7, 8)			±0.2	1	
		-40°C ≤ T _A ≤ 85°C			±50	pΑ
		-40°C ≤ T _A ≤ 125°C			±400	
los	Input Offset Current			40		fA
CMRR Common	Common Mode Rejection Ratio	-5V ≤ V _{CM} ≤ 5V LMP7707	92 88	138		dB
		-5V ≤ V _{CM} ≤ 5V LMP7708/LMP7709	90 86	138		
PSRR	Power Supply Rejection Ratio	$2.7V \le V^{+} \le 12V, V^{-} = 0V, V_{0} = V^{+}/2$	86 82	98		dB
CMVR	Input Common-Mode Voltage Range	CMRR ≥ 80 dB	-5.2		5.2	
		CMRR ≥ 78 dB	-5.2		5.2	٧
A _{VOL}	Open Loop Voltage Gain	$R_L = 2 k\Omega (LMP7707)$ $V_O = -4.7V \text{ to } 4.7V$	100 98	121		
		$R_L = 2 k\Omega (LMP7708/LMP7709)$ $V_O = -4.7V \text{ to } 4.7V$	100 94	121		
	·	$R_L = 10 \text{ k}\Omega \text{ (LMP7707)}$ $V_O = -4.8V \text{ to } 4.8V$	100 98	134		dB
•		$R_L = 10 \text{ k}\Omega \text{ (LMP7708/LMP7709)}$ $V_O = -4.8V \text{ to } 4.8V$	100 97	134		


士 5V 電気的特性 (Note 4) (つづき)

特記のない限り、すべてのリミット値は $T_A=25$ 、 $V^+=5V$ 、 $V^-=-5V$ 、 $V_{CM}=0V$ 、および $R_L>10k$ ~ 0V にて適用されます。 太字のリミット値は全動作温度範囲に適用されます。

Symbol	Parameter	Conditions	Min (Note 6)	Typ (Note 5)	Max (Note 6)	Units	
V _o	Output Swing High	$R_L = 2 \text{ k}\Omega \text{ to 0V}$ LMP7707		90	150 170		
		$R_L = 2 \text{ k}\Omega \text{ to 0V}$ LMP7708/LMP7709		90	180 290	m∨	
		$R_L = 10 \text{ k}\Omega \text{ to 0V}$ LMP7707		40	80 100	from V+	
		$R_L = 10 \text{ k}\Omega \text{ to } 0V$ LMP7708/LMP7709		40	80 150		
	Output Swing Low	$R_L = 2 k\Omega$ to 0V LMP7707		90	130 150		
		$R_L = 2 \text{ k}\Omega \text{ to 0V}$ LMP7708/LMP7709		90	180 290	m∨	
		$R_L = 10 \text{ k}\Omega \text{ to 0V}$ LMP7707		40	50 60	from V-	
		$R_L = 10 \text{ k}\Omega \text{ to 0V}$ LMP7708/LMP7709		40	60 110		
l _o	Output Short Circuit Current (Notes 3, 9)	Sourcing $V_O = 0V$ $V_{IN} = 100 \text{ mV (LMP7707)}$	50 35	86			
		Sourcing $V_O = 0V$ $V_{IN} = 100 \text{ mV (LMP7708/LMP7709)}$	48 33	86		mA	
		Sinking $V_O = 0V$ $V_{IN} = -100 \text{ mV}$	50 35	84			
s	Supply Current	LMP7707		0.790	1.1 1.3		
		LMP7708		1.7	2.1 2.5	mA	
		LMP7709		3.2	4.2 5.0		
SR	Slew Rate (Note 10)	$V_O = 9 V_{PP}$, 10% to 90%		5.9		V/µs	
GBWP	Gain Bandwidth Product	A _V = 10		15		MHz	
THD+N	Total Harmonic Distortion + Noise	$f = 1 \text{ kHz}, A_V = 10, V_O = 9V,$ $R_L = 10 \text{ k}Ω$		0.024		%	
e _n	Input-Referred Voltage Noise	f = 1 kHz		9		nV/√Hz	
i _n	Input-Referred Current Noise	f = 100 kHz		1		fA/√Hz	


- Note 1: 絶対最大定格とは、デバイスに破壊が発生する可能性のあるリニット値をいいます。動作定格とはデバイスが機能する条件を示しますが、特定の性能リミット値を保証するものではありません。保証されている仕様およびその試験条件については、「電気的特性」の表を参照してください。
- Note 2: 人体モデル適用規格 MIL-STD-883、Method 3015.7 マシン・モデル適用規格 JESD22-A115-A (ESD MM std. of JEDEC) 電場 (界) 誘導帯電モデル適用規格 JESD22-C101-C (ESD FICDM std. of JEDEC)
- Note 3: 最大消費電力は、 $T_{J(MAX)}$ J_A の関数として求めることができます。ある周囲温度での最大許容消費電力 P_D は $(T_{J(MAX)}-T_A)/J_A$ です。すべての数値はブリント基板に直接ハンダ付けされたパッケージに適用されます。
- Note 4: 「電気的特性」の値は、記載温度の工場出荷試験条件にのみ適用されます。 工場試験条件で生じる自己発熱は極めてわずかです。
- Note 5: 代表 (typ) 値は特性評価時におけるパラメータの標準値 (norm) を表します。 実際の代表値は、経時的に変化するとともに、アプリケーションや構成にも依存します。 この代表値はテストされた値ではなく、出荷済みの製品材料に対する保証値ではありません。
- Note 6: リミット値は 25 において製品の全数検査を行っています。 動作温度範囲でのリミット値は標準統計品質管理 (SQC) 手法を用いた相関関係によって保証されています。
- Note 7: このパラメータは、設計や特性評価によって保証されており、製造工程ではテストされません。
- Note 8: デバイスに向かって流れ込む電流を正方向の電流と定義しています。
- Note 9: 出力短絡試験は瞬間的な試験です。
- Note 10: 規格値は正または負のスルーレートのいずれか遅い方です。

ピン配置図




Top View





Top View




LMP7708

Top View

IN B⁺






製品情報


Package	Part Number	Package Marking	Transport Media	NSC Drawing	
5-Pin SOT23	LMP7707MF	1k Units Tape and Reel		AAFOFA	
3-FIII 30 123	LMP7707MFX	AH4A	3k Units Tape and Reel	MF05A	
8-Pin SOIC	LMP7707MA	LMP7707MA	95 Units/Rail	14004	
6-FIII 30IC	LMP7707MAX	LIVIP / / U/IVIA	2.5k Units Tape and Reel	M08A	
8-Pin MSOP	LMP7708MM 1k Units Tape and Reel		1k Units Tape and Reel	MULACOA	
0-FIII WISOF	LMP7708MMX	AJ4A	3.5k Units Tape and Reel	MUA08A	
8-Pin SOIC	LMP7708MA	LMP7708MA	95 Units/Rail	14004	
6-FIII 30IC	LMP7708MAX	LIVIP / / UOIVIA	2.5k Units Tape and Reel	M08A	
14-Pin TSSOP	LMP7709MT	LMP7709MT	94 Units/Rail	NATOAA	
14-611 13306	LMP7709MTX	LIVIP / / U9IVI I	2.5k Units Tape and Reel	MTC14	
14-Pin SOIC	LMP7709MA	LMP7709MA	55 Units/Rail	1444	
14-111 3010	LMP7709MAX	LIVIF / / USIVIA	2.5 Units Tape and Reel	M14A	

代表的な性能特性


特記のない限り、 T_A = 25 $\,$ 、 V_{CM} = $V_S/2$ 、 R_L > 10k $\,$ を (V $^+$ + V $^-$)/2 に接続

Offset Voltage Distribution







Offset Voltage Distribution




TCV_{OS} Distribution




Offset Voltage Distribution




TCV_OS Distribution




特記のない限り、 T_A = 25 、 V_{CM} = $V_S/2$ 、 R_L > 10k を (V $^+$ + V $^-$)/2 に接続







CMRR vs. Frequency




Offset Voltage vs. Supply Voltage




Offset Voltage vs. V_{CM}



Offset Voltage vs. V_{CM}




Offset Voltage vs. V_{CM}




特記のない限り、 T_A = 25 $\,$ 、 V_{CM} = $V_S/2$ 、 R_L > 10k $\,$ を (V $^+$ + V $^-$)/2 に接続


Input Bias Current vs. V_{CM}




Input Bias Current vs. V_{CM}




Input Bias Current vs. V_{CM}




Input Bias Current vs. V_{CM}



Input Bias Current vs. V_{CM}




Input Bias Current vs. V_{CM}




特記のない限り、 T_A = 25 $\,$ 、 V_{CM} = $V_S/2$ 、 R_L > 10k $\,$ を (V $^+$ + V $^-$)/2 に接続


PSRR vs. Frequency




Supply Current vs. Supply Voltage (Per Channel)




Sinking Current vs. Supply Voltage




Sourcing Current vs. Supply Voltage



Output Voltage vs. Output Current




Slew Rate vs. Supply Voltage




特記のない限り、 T_A = 25 $\,$ 、 V_{CM} = $V_S/2$ 、 R_L > 10k $\,$ を (V $^+$ + V $^-$)/2 に接続


Open Loop Frequency Response




Open Loop Frequency Response




Small Signal Step Response, A_V = 10




Large Signal Step Response, $A_V = 10$



Small Signal Step Response, A_V = 100




Large Signal Step Response, A_V = 100




特記のない限り、 T_A = 25 、 V_{CM} = $V_S/2$ 、 R_L > 10k を (V $^+$ + V $^-$)/2 に接続


Input Voltage Noise vs. Frequency




Output Swing High vs. Supply Voltage




Output Swing High vs. Supply Voltage




Open Loop Gain vs. Output Voltage Swing



Output Swing Low vs. Supply Voltage




Output Swing Low vs. Supply Voltage




特記のない限り、 T_A = 25 、 V_{CM} = $V_S/2$ 、 R_L > 10k を (V $^+$ + V $^-$)/2 に接続


THD+N vs. Frequency



THD+N vs. Output Voltage



Crosstalk Rejection Ratio vs. Frequency (LMP7708/LMP7709)



アプリケーション情報

LMP7707/LMP7708/LMP7709

LMP7707/LMP7708/LMP7709 は、シングル / デュアル / クワッド の低オフセット電圧、入出力フルスイングの高精度アンプです。それぞれに CMOS 入力段があり、電源電圧範囲が 2.7V ~ 12V と広いのが特長です。LMP7707/LMP7708/LMP7709 の入力バイアス電流は、室温で± 200fA ときわめて低く抑えられています。

- 40 ~ + 125 と広い温度範囲で電源電圧範囲が 2.7V ~ 12V と広いことから、LMP7707/LMP7708/LMP7709 は温度条件が広範囲な低電圧の高精度アプリケーションにとって優れた選択肢となっています。

LMP7707/LMP7708/LMP7709 の入力換算オフセット電圧の代表値はわずか \pm 37 μ V であり、このオフセット値は全温度範囲で \pm 500 μ V (シングル)または \pm 520 μ V (デュアル/クワッド)未満 となるように保証されています。このようにオフセット電圧が最小限 に抑えられていることで、高精度アプリケーションにおいて信号の 検出と増幅が正確に行えます。

入力バイアス電流が± 200fA と小さく、また入力換算電圧ノイズ も 9nV/ Hz と低いため、LMP7707/LMP7708/LMP7709 はセンサ・アプリケーションでの使用に優れた性能を示します。アンプから生じるノイズが低レベルであることは、きわめて優れた信号忠実度と SN 比を意味します。

LMP7707/LMP7708/LMP7709 はゲイン6以上で安定に動作します。適切な補償を加えることにより、LMP7707/LMP7708/LMP7709 は±1 のゲインで動作できると同時に、完全に補償されたアンプのスルーレートを超える高速のスルーレートを維持できます。消費電力は変わらず、帯域幅とスルーレートの高速化を実現しています。

ナショナル セミコンダクターは高精度アンプと高精度アンプが担う マーケット・セグメントに全力を傾注しています。高精度アプリケー ションや誤差配分が制限されたアプリケーションに応えるため、技 術サポートや幅広い特性データを提供しています。

LMP7707は省スペース型の5ピンSOT23と8ピンSOICパッケージ、LMP7708は8ピンMSOPと8ピンSOICパッケージ、LMP7709は14ピンTSSOPと14ピンSOICパッケージで提供されます。これらの小型パッケージは、面積の制約を受けるPC基板および携帯エレクトロニクス機器向けの理想的ソリューションです。

容量性負荷

LMP7707/LMP7708/LMP7709 デバイスは、それぞれ非反転の電圧フォロワとして接続可能です。これは容量性負荷の影響を最も受けやすい回路構成です。

アンプ出力に接続されている容量性負荷とアンプの出力インピーダンスの組み合わせによって、アンプの位相マージンを減らす位相遅れが発生します。 位相マージンが大幅に減少すると、ダンピングが不足した状態か、もしくは発振に至ります。

大きい容量性負荷を駆動するには、Figure 1 の回路に示すように、分離抵抗 $R_{\rm ISO}$ を使用します。このように分離抵抗を使用することで容量性負荷がアンプ出力から分離されるので、 $C_{\rm L}$ によるポールが帰還ループに発生しなくなります。 $R_{\rm ISO}$ を高抵抗にするほど出力電圧は安定します。 $R_{\rm ISO}$ の値が十分に大きければ、 $C_{\rm L}$ の値に関係なく帰還ループは安定します。 ただし、 $R_{\rm ISO}$ を高抵抗にすると出力振幅が低下するとともに、出力駆動電流も減少します。




FIGURE 1. Isolating Capacitive Load

入力容量

CMOS 入力段はもともと入力バイアス電流が低く、入力換算電圧 ノイズが高い性質を備えています。LMP7707/LMP7708/ LMP7709 では性能が改善され、± 200fA の低入力バイアス電 流と9nV/Hzの低入力換算電圧ノイズを実現しています。この ような性能を達成するために大面積の入力段が採用されていま す。入力段が大面積であることにより、LMP7707/LMP7708/ LMP7709 の入力容量が増大します。LMP7707/LMP7708/ LMP7709 の入力容量値 C_{IN} の代表値は 25pF です。入力容量 はゲイン抵抗や帰還抵抗など他のインピーダンスと組み合わされ て、アンプ入力にポールを形成します。このポールは低周波およ びDCにおいてはアンプ出力にほとんど影響を及ぼしませんが、周 波数が高くなるにつれて大きな役割を果たします。高周波におい て、このポールの存在は位相マージンを減少させ、またゲインの ピーキングの原因となります。入力容量を補償するには帰還抵抗 の選択に注意を払う必要があります。帰還抵抗の値を適正に選 定することに加えて、帰還パスに容量を追加すると安定性が高く なます。




FIGURE 2. Compensating for Input Capacitance

この補償方法を使用すると、このアンプの周波数依存のフィードバックにより、オペアンプの高周波ゲインに影響が生じます。低ゲイン設定によって、さらに不安定性の問題を招く可能性があります。

入力間ダイオード

Figure 3 に示すように、LMP7707/LMP7708/LMP7709 には入力 ピンの間に逆並列ダイオードが取り付けられています。これらのダ イオードはアンプの入力段を保護するためのものです。 同時にこ れらのダイオードは、入力ピンで許容される差動入力電圧を制限 します。差動信号がダイオード 1 個分の電圧降下より大きい場合、 ダイオードが損傷を受ける可能性があります。入力間の差動信号 を± 300mV までに制限するか、入力電流を± 10mA までに抑え る必要があります。この制限値を超えると、デバイスの破損を招 きます。




FIGURE 3. Input of the LMP7707

総ノイズの影響

LMP7707/LMP7708/LMP7709 の入力バイアス電流、入力電流 ノイズ、および入力電圧ノイズは非常に低く抑えられています。そ のため、これらのアンプは高インピーダンスのセンサ・アプリケー ションで使用する回路に最適な選択肢となっています。

Figure 4 に、ノイズ源抵抗の関数として表した LMP7707/ LMP7708/LMP7709 の代表的入力ノイズ値を示します。 入力に おける総ノイズは、式 1 で算出できます。

$$e_{ni} = \sqrt{e_n^2 + e_i^2 + e_t^2}$$
 (1)

ここで

eni は入力の総ノイズです。

e, は入力換算電圧ノイズ、

 $\mathbf{e_i}$ は入力換算電流 ノイズによるノイズ源抵抗の両端間の電圧降下すなわち $\mathbf{e_i}$ = $\mathbf{R_S}$ * $\mathbf{i_n}$ 、

e_t はノイズ源抵抗の熱ノイズです。

LMP7707/LMP7708/LMP7709 の入力電流ノイズは非常に小さいので、現実的にはあり得ない 300M を超えるほどノイズ源抵抗が大きくない限り、入力電流ノイズが総ノイズにおいて支配的要素となることはありません。

Figure 4 から明らかなように、 R_S の値が小さいとき総ノイズはアンプの入力電圧ノイズによって支配されます。 R_S が数 k を超えると、支配的なノイズ要素は R_S の熱ノイズになります。 前述したように、電流ノイズは実用的アプリケーションにおいて支配的なノイズ要素とはなりません。




FIGURE 4. Total Input Noise

高インピーダンス・センサ・インタフェース

多くのセンサはソース・インピーダンスが大きく、最大 10M に及ぶこともあります。 多くの場合、センサの出力信号は増幅するかアンプによって調整する必要があります。 Figure 5 に示すように、このアンプの入力バイアス電流はセンサ出力の負荷となり、ソース抵抗両端間に電圧降下を引き起こします $(V_{IN}$ + = V_{S} - $I_{BIAS}*R_{S}$)。

最後の項 $I_{BIAS}*R_S$ は R_S 両端間の電圧降下を表しています。この電圧によってシステムに誤差が生じないようにするため、高インピーダンス・センサには入力バイアス電流が非常に小さいオペアンプを使用する必要があります。 これは $I_{BIAS}*R_S$ による誤差の影響をアンプの入力電圧ノイズお浄小さく留めておいて支配的なノイズ要素になるのを防ぐためです。 LMP7707/LMP7708/LMP7709 の入力バイアス電流は非常に小さい値で、代表値は200fAです。




FIGURE 5. Noise Due to IBIAS

非補償アンプの使用方法

このセクションでは、補償オペアンプと非補償オペアンプの違いについて説明するとともに、非補償アンプの利点を紹介します。 非補償アンプは、高ゲイン・アプリケーションにおいては、標準的なアンプと異なり、何も変更しなくてもそのまま使用できます。 ただし、低ゲイン・アプリケーションでは、安定性を確保するために、周波数補償について特別な対処が必要になります。

帰還回路理論、特に非補償アンプへの適用について、詳しく説明します。安定性解析を図示するために、ボード線図を示します。比較的低いゲインが必要とされる場合の非補償アンプの帰還回路網を作成するためのソリューションは2つあります。単純な抵抗帰還回路網を作成する方法と、ノイズ性能が改善された先進の周波数依存の帰還回路網を作成する方法です。最後に、実用的アプリケーションとなる設計例を示します。この結果を完全に補償されたアンプ(ナショナルセミコンダクターのLMP7701/LMP7702/LMP7704)と比較します。

補償アンプ

(完全に)補償されたオペアンプは、ゲイン±1まで安定して動作するよう設計されています。このため、補償オペアンプはユニティ・ゲイン安定オペアンプとも呼ばれます。

Figure 6に、補償アンプの開ループ応答を示します。




FIGURE 6. Open Loop Frequency Response Compensated Amplifier (LMP7701)

ゲインが 0dB (ユニティ・ゲイン) と交差しても位相シフトは 180 朱満であるため、このアンプはユニティ・ゲイン安定で動作します。 安定性は 2 つの方法で示すことができます。

位相余裕 これは実際の位相シフトと 180 の位相差で、ゲインが 0dB である点です。

ゲイン余裕これは、位相シフトが 180 と交差する周波数における 0dB を基準としたゲイン差です。

このアンプは負帰還での使用が前提ですが、180 の位相シフトによって、負帰還が正帰還に変わり、発振を起こします。ゲインが 0dB お注小さいときは位相シフトが 180 でも問題ないため、安定性の臨界点はゲインが 0dB のときの位相シフト 180 たなります。ゲイン余裕と位相余裕は、アンプの応答性とこの臨界点の間で全体的な安定性を高める余裕度を表します。

非補償アンプ

LMP7707/LMP7708/LMP7709 のような非補償アンプは、消費電力はユニティ・ゲイン安定オペアンプと同等ながら帯域幅およびスルーレートを最大化するよう設計されています。 つまり、非補償オペアンプは、同等の補償オペアンプよ)地高い帯域幅対電力比になっています。 ユニティ・ゲイン安定アンプと比べ、非補償アンプには次のような利点があります。

- 1. より広い閉ループ帯域幅
- 2. オペアンプ内の補償容量が減少したことによるスルーレートの 向 F
- 3. 広範なフルパワー帯域幅(式2により算出)

$$FPBW = \frac{SR}{2\pi V_P}$$
 (2)

Figure 7 に、非補償アンプの周波数応答を示します。




FIGURE 7. Open Loop Frequency Response Decompensated Amplifier (LMP7707)

Figure 7 に示すように、内部位相補償の低減により、第1のポールは高周波数側に移動します。 LMP7707/LMP7708/LMP7709の第2の開ループ・ポールは、4MHz に生じます。 外挿されたユニティ・ゲイン (Figure 7 の破線を参照) は14MHz に生じます。 理想的な2ポール・システムでは、第2のポールの位置で45以上の位相余裕があります。 ただし残念ながら、LMP7707/LMP7708/LMP7709では、第2のポールの近くに寄生ポールが形成され、0 に近い位相余裕になります。 LMP7707/LMP7708/LMP7709 は位相余裕が45以上の周波数で使用できます。 位相余裕が45の周波数は2.4MHz になります。これに対応する開ループ・ゲイン (G_{MIN})の値は6倍です。

安定性はループ・ゲインにのみ関係し、オペアンプのフォワード・ゲイン(G)とは関係がありません。ゲインが高いと、帰還回路網は減衰し、ループ・ゲインの低減をもたらします。このため、G > G_{MIN}でオペアンプが安定し、特別な対策は一切必要ありません。ゲインが低い場合は、帰還回路網の減衰が十分でなく、非補償アンプのループ安定性が確保できない可能性があります。ただし、外部補償ネットワークを用いることで、ユニティ・ゲイン安定アンプにはない利点を保持しながら、非補償アンプの安定化を図ることができます。

ゲインが G_{MIN} よりも小さい場合の外部補償

このセクションでは、G_{MIN} おた小さいゲインを必要とする構成での非補償アンプの使用方法について説明します。 続くセクションでは、帰還係数の概念を紹介します。 その後、オペアンプの周波数応答曲線と帰還係数を併用して、どのように安定性を求めることができるかについて説明します。 回路理論を用いて、低ゲインでも非補償アンプを安定させる方法を説明します。

帰還理論

安定性の問題は、ループ・ゲイン関数 GF を検証することで解析できます。ここで、G はアンプの開ループ・ゲインで、F は帰還回路の帰還係数です。

Figure 8 に示すように、任意の電子回路の帰還関数 (F) は、同じ回路の入力信号と出力信号の比率で表されます。




FIGURE 8. Op Amp with Resistive Feedback. (a) Noninverting (b) Inverting

Figure 8 に示すような 3 端子オペアンプの場合、帰還関数はオペアンプ出力電圧 V_{OUT} とオペアンプ人力端子間の帰還電圧 V_{Δ} - V_{B} との比になります。 つまり、次式のようになります。

$$F = \frac{V_A - V_B}{V_{OUT}}$$
 (3)

安定性解析の図示

安定性の問題は、閉ループ・ゲイン関数 GF を検証することで確認できます。対象となる周波数で、アンプの開ループ・ゲイン(G)は1よ)先大きい値であるので、正の dB 値にな)ます。帰還回路の帰還係数(F)は減衰量であるので、負の dB 値にな)ます。 GとFの値(どちらもdB値)を足せば、閉ループ・ゲイン GF(dB)を算出できます。

実際にシステムを安定化させる 1 つの方法として、周波数 G_{MIN} で残りのループ・ゲイン GF が 1 (ユニティ・ゲイン) に等しくなるように、帰還係数 F にある値を割り当てます。これによって、45 ° 以上の位相余裕が実現されます。この結果、安定性のためには、 $1/F > G_{MIN}$ の条件が必要になります。帰還係数の逆数 1/F は周波数に対して一定であり、 G_{MIN} 以上の dB 値で開ループ・ゲインと交差します。

Figure 8 に示す両構成の帰還係数の逆数は次式のとおりです。

$$\frac{1}{F} = 1 + \frac{R_F}{R_1} \tag{4}$$

非反転構成(a)の閉ループ・ゲインは次のようになります。

$$A_{CL} = 1 + \frac{R_F}{R_1} = \frac{1}{F}$$
 (5)

反転構成(b)の閉ループ・ゲインは次のようになります。

$$A_{CL} = -\frac{R_F}{R_1} = 1 - \frac{1}{F}$$
 (6)

動作を安定させるには、45 以上の位相余裕が必要です。非反 転構成の場合の対応する閉ループ・ゲイン G_{MIN} は次のとおりで す。

$$|A_{CL}|(min) = G_{min}$$
 (7)

反転構成の場合は、次のようになります。

$$|A_{CL}|(min) = G_{min} - 1$$
 (8)

安定動作に必要な最小ゲインお注閉ループ・ゲインが小さくなるように R_1 および R_F を選択した場合、1/F は G_{MIN} おりた小さい値で開ループ・ゲイン曲線と交差します。 例えば、 G_{MIN} が 10V/V (20dB) と等しい 中のとします。 これを示したのが Figure 9 の破線部分です。抵抗を $R_F=R_1=2k$ として選択した場合、Figure 9 の実線部分に示すように、逆帰還は 2V/V (6dB) に等しくなります。 G と 1/F の交点は、ループ・ゲインが 1 (0dB) に等しい周波数を表しています。 したがって、この交点の周波数での総位相シフトによって、位相余裕とシステム全体の安定性が決まります。このシステム例の場合、 G_{MIN} が生じる周波数よりた高い周波数で 1/F が開ループ・ゲインと交差するため、このシステムの位相余裕は 45 を下回り、動作が不安定になる可能性があります。




FIGURE 9. 1/F for $R_F = R_1$ and Open Loop Gain Plot

抵抗補償

安定したアンプ構成を実現するための簡単な方法は、Figure 10 に示すように、反転入力と非反転入力の間に抵抗 $R_{\rm C}$ を挿入することです。




FIGURE 10. Op Amp with Compensation Resistor between Inputs

この追加の抵抗 R_C は、アンプの閉ループ・ゲインには影響を与えず、帰還回路網にプラスの効果をもたらします。

この回路の帰還関数の逆関数は次のようになります。

$$\frac{1}{F} = 1 + \frac{R_F}{R_1/R_c} = 1 + \frac{R_F}{R_1} + \frac{R_F}{R_c}$$
 (9)

 R_C に適切な値を選択することで、1/F 関数は $G_{\rm MIN}$ 以上にシフトし、回路の安定条件を満たすことができます。 ループ・ゲインを低減させる補償方法を用いて、前述の例に示した値 (つまり、 $G_{\rm MIN}=20{
m dB}$ と $R_F=R_1=2{
m k}$) の回路を安定化させることができます。 アンプの入力間に抵抗値 250 を加えると、Figure 11 において破線で示すように、1/F 曲線は値 $G_{\rm MIN}$ ($20{
m dB}$) にシフトします。 この結果、回路の全体的な安定性が得られます。 この図は、開ループ・ゲイン、閉ループ・ゲインと帰還関数の逆関数の組み合わせを示したものです。

Figure 8 と Figure 9 で説明したこの例は、 G_{MIN} を反転構成と非反転構成とで区別せずに規定しているため、汎用的と言えます。




FIGURE 11. Compensation with Reduced Loop Gain

ループ・ゲインを低減させ、非補償オペアンプ回路を安定化させるための方法について、Figure 12 に示す非反転入力構成を用いて説明します。




FIGURE 12. Closed Loop Gain Analysis with R_C

Figure 12 において抵抗 R_C の選択が閉ループ・ゲインにどのような効果をもたらすかは、次の方法で解析できます。

オペアンプの反転入力の電圧を V_X とします。この場合、次式が成り立ちます。

$$(V_{IN} - V_X) G = V_{OUT}$$
 (10)

ここで、G はオペアンプの開ループ・ゲインです。

$$\frac{V_X}{R_1} + \frac{V_X - V_{IN}}{R_C} = \frac{V_{OUT} - V_X}{R_F}$$
 (11)

式 10、式 11、式 9 をまとめると、閉ループ・ゲインに対して次式 が得られます。

$$\frac{V_{OUT}}{V_{IN}} = \frac{1 + \frac{R_F}{R_1}}{1 + \frac{1}{GF}}$$
(12)

式 12 を見ると、 R_C は理想閉ループ・ゲインに影響を与えていません。この例では、 $R_F=R_1$ のとき、GF>>1 であれば、閉ループ・ゲインは 6dB のままです。閉ループ・ゲイン曲線を Figure 11 に実線で示します。

Rcを追加した場合、回路に次のような影響が生じます。

1. 1/F が高ゲイン側に移動し、システム全体の安定性を図ることができます。

ただし、R_Cを追加することで、ループ・ゲインが低減され、ノイズ・ゲインが増大します。 ノイズ・ゲインは帰還係数 F の逆数として定義されます。アンプの入力換算 ノイズから出力までのゲインが ノイズ・ゲインです。 要するに、ループ・ゲインは安定性とのトレードオフになり は

2. 理想閉ループ・ゲインは補償抵抗 R_C がない回路の場合と同じ値を保ちます。

進み遅れ補償

このセクションでは、アンプを安定化させるために使用可能な先進の補償テクニックについて説明します。 前述の回路のノイズ・ゲインの増大は、帰還回路の低周波減衰を低減することで防止します。この補償方法は進み遅れ補償と呼ばれます。 進み遅れ補償部品の解析およびこの手順を使用した設計例について説明します。

進み遅れ補償回路の帰還関数は、抵抗とコンデンサを使用して 形成されます。十分な位相余裕が確保されるように選択されます。

Figure 13 にボード線図を示します。非補償アンプの開ループ・ゲイン、補償テクニックを使用しなかった場合の帰還関数、進み遅れ補償テクニックを使用した場合の帰還関数をこのボード線図に示します。




FIGURE 13. Bode Plot of Open Loop gain G and 1/F with and without Lead-Lag Compensation

Figure 13 に示す帰還関数は、Figure 14 のアンプ構成を使用することで実現できます。 なお、抵抗 R_P は、 I_{BIAS} 電流によって発生する入力電圧の補償にのみ使用されます。 R_P を使用すれば、進み遅れ部品の計算に対してより柔軟に対応できます。これについては、このセクションで後述します。




FIGURE 14. LMP7707 with Lead-Lag Compensation for Inverting Configuration

Figure 14の回路の帰還係数の逆数は、次の式になります。

$$\frac{1}{F} = (1 + \frac{R_F}{R_1})(\frac{1 + s(R_C + R_1//R_F + R_P)C}{1 + sR_CC})$$
(13)

帰還関数の逆数のポールは次の位置に生じます。

$$f_{p} = \frac{1}{2\pi R_{C}C}$$
 (14)

帰還関数の逆数のゼロは次の位置に生じます。

$$f_Z = \frac{1}{2\pi (R_C + R_1 / / R_F + R_P) C}$$
 (15)

低周波の帰還係数の逆数は次式で与えられます。

$$\frac{1}{F}\Big|_{f=0} = 1 + \frac{R_F}{R_1}$$
 (16)

高周波の帰還係数の逆数は次式で与えられます。

$$\frac{1}{F} \left| \begin{array}{c} \frac{1}{F} = \infty \end{array} \right| = (1 + \frac{R_F}{R_1})(1 + \frac{R_P + R_1 / / R_F}{R_C})$$
(17)

上記の式より次のことがわかります。

- 1. 1/F のゼロは、1/F のポールより低い周波数の位置に発生しま す
- 2. 補償回路の設計時点で R_1 と R_F の値がすでに決まっているのであれば、1/F と開ループ・ゲイン G の交点は抵抗値 R_P と R_C の選択によって決まります。
- 3. この手順によって、周波数位置が互いに相関するポールとゼロのペアが作成されます。
- 4. このポールとゼロのペアは、次の目的に使用されます。

 G_{min} 要件を満たすために、A 関数との交点のすぐ左側の 領域内で 1/F 値のゲインを高める。

ループ位相遅延を増加させることなく、上記の 1/F 値の上昇を達成する。

5. 次の条件により、1/F のゼロの位置が決まります。

低周波数における 1/F の値。

交点における 1/F の値。

1/F のポールの位置。

1/F G_{min} の制約は、G と 1/F の交差する場所の近くでのみ満足する必要がある点に注意してください。 1/F は必要に応じて別の位置に移動させることもできます。 適切な位相余裕を確保するには、2 つのルールを満たさなければなぼせん。

ルール 1 1/F のプロットは、 G_{MIN} お先大きい値で開ループ・ゲインのプロットと交差すること。このポイントにおける開ループ・ゲイン G の位相余裕は 45 になほす。

Figure 15の位置f₂は、LMP7707/LMP7708/LMP7709 でFigure 14の回路を使用した場合に適切な交点を示しています。 オペアンプの第 2 ポール位置での Gと 1/F の交点が 45 の位相余裕の基準点になります。

ルール 2 1/F ポール (Figure 15 参照) は、1/F と G の交点 f₂ よ りも少なくとも 1 decade 低い周波数に設定すること。こ のような周波数に設定すると、1/F ポールで生じる 90° の位相進みの効果が十分に得られます。このような位 相進みの追加に伴い、1/F ポールよ 先高い周波数に おいて 1/F の大きさの増大が観測されます。

こうして得られたシステムは、開ループ・ゲインのドミナント・ポートと第 2 ポールが 1 decade 以上離れている上、開ループ・ゲインには他に 1/F との交点の 1 decade 以内にポールがないことから、位相余裕はおよそ 45 たなります。 f_2 お注高い周波数で開ループ・ゲイン G に第 3 のポールがあり、その周波数より 1 decade 未満上の周波数で発生する場合は、位相余裕に影響が生じます。

設計例

Figure 14 に示すように、反転構成で LMP7707、LMP7708、または LMP7709 を使用するアプリケーションに入力進み遅れ補償 方法を適用できます。




FIGURE 15. LMP7707 Open Loop Gain and 1/F Lead-Lag Feedback Network.

Figure 15 では、 G_{MIN} = 16dB、 f_2 (交点) = 2.4MHz です。 ゲイン 6dB (大きさ - 1) は、LMP7707 の G_{MIN} に比べてかなり低い値です。外部進み遅れ補償がない場合、帰還係数の逆数は、反転構成と非反転構成の両方に適用される式 4 を使用して求めます。 反転構成でユニティ・ゲインを実装することは、 R_F = R_1 、1/F = 2 (6dB) を意味します。

手順:

Figure 14 に示す補償回路を実装します。帰還関数の逆関数は、Figure 15 の実線に示すように設定します。 1/F プロットは低周波数においては 6dB になります。 高周波領域では、 1/F プロットは周波数 f_2 において、ゲイン振幅 16dB (G_{MIN}) (6 倍の大きさに匹敵する)でループ・ゲイン G と交差するようにします。これは、ルール 1 の条件に従ったものです。 1/F ポール f_p は、ルール 2 で述べたように、交点 $(f_2=2.4 {\rm MHz})$ の 1 decade 下に設定し、この結果周波数 $f_p=240 {\rm kHz}$ になります。次のステップに従い、補償部品の値を算出します。

ステップ 1)式 17 を使用し、1/F を G_{MIN} と等しい値に設定します。これによって、抵抗 R_C の値が得られます。

ステップ 2)式 14 を使用し、1/F ポールを交点から 1 decade 低 い周波数に設定します。 これによって、コンデンサ C の値が得られます。

この方法はボード線図による近似を使っています。 最適な結果を 得るには、ある程度の微調整が必要になります。

計算:

ステップ 1 で述べたように、式 17 を使用します。

$$\frac{1}{F}\Big|_{f=\infty} = (1 + \frac{R_F}{R_1})(1 + \frac{R_P + R_1//R_F}{R_C}) = 6 \text{ V/V}$$
 (18)

ユニティ・ゲイン反転アンプであるので、 R_F/R_1 = 1を上式に代入します。

$$R_P + R_1 / / R_F = 2 R_C$$
 (19)

ステップ2に従い、式14を使用します。

$$f_p = \frac{1}{2\pi R_C C} = 240 \text{ kHz}$$
 (20)

ここから、次式が得られます。

$$C = \frac{1}{2\pi f R_C}$$
 (21)

高抵抗間のシャント容量が高周波の動作に悪影響を及ぼさないようにするため、 R_F には 2k 未満の値を選択します。 $R_F=R_1=1k$ ならば、 R_F // $R_1=500$ です。わかりやすくするために、 $R_P=0$ を選択します。 R_C の値は式 19 から求め、値は $R_C=250$ になります。 ただし、これは標準値ではありません。 値 $R_C=330$ が第 1 の候補です (許容誤差 10%の部品を使用)。

コンデンサ C の値は 2.2nF です。この値は、受動部品および基板レイアウトに伴う寄生容量より、適切なソリューションです。

ベンチ結果:


ベンチ評価では、反転構成の LMP7707 について、3 種類の条件下で検証を行いました。

- ・ 補償がない状態。
- ・ 進み遅れ補償を使用して、位相余裕を45 にした状態。
- 進み遅れの過補償によって、位相余裕を45 以上にした状態。

この3つの条件について計算を行った部品は次のとおりです。

条件	R_{C}	C
未補償	NA	NA
補償	330	2.2nF
過補償	240	3.3nF

Figure 16に LMP7707の補償結果を示します。



TIME (1 µs/DIV)

FIGURE 16. Bench Results for Lead- Lag Compensation

上段の波形は、外部補償部品を使用しない未補償の LMP7707 の出力応答を示したものです。このトレースはリンギングを示し、不安定です(予測どおり)。中段の波形は、前述の手順で計算した補償部品を使用した補償済み LMP7707 の応答です。これはかなり優れた応答といえます。下段の波形は、過補償状態の LMP7707 の応答を示したものです。

最後に、Figure 17 に、補償値を使用したときの LMP7707 のステップ応答とユニティ・ゲイン安定の LMP7701 のステップ応答を比較します。 ダイナミック特性が明らかに改善されています。





FIGURE 17. Bench Results for Comparison of LMP7701 and LMP7707

非補償オペアンプに対して入力進み遅れ補償を適用することで、 メーカー規定の最低ゲインお洗低い回路ゲインを実現することが できます。 非補償オペアンプの特長である速度対消費電力のメ リットはそのまま保持されます。

外形寸法図 特記のない限り inches (millimeters) A.115±.003 [2.92±0.07] .075 [1.91] B (.102 [2.59] .112±.006 [2.84±0.15] (5X .027 [0.69] LAND PATTERN RECOMMENDATION 2X [.0375 [0.953] R.004 MIN TYP GAGE PLANE .0060*:0015 [0.152*0:038] △ .004 [0.1] C 5X .0158±.0038 [0.4±0.096] | **\Phi** .008 [0.2] **\Phi** | C| A **\Phi** | B **\Phi** .002-.006 [0.05-0.15] TYP SEATING PLANE (.025) [0.635] .014-.022 [0.36-0.55] TYP CONTROLLING DIMENSION IS INCH VALUES IN [] ARE MILLIMETERS DIMENSIONS IN () FOR REFERENCE ONLY MF05A (Rev D) 5-Pin SOT23

NS Package Number MF05A




MUA08A (Rev F)


外形寸法図 特記のない限り inches (millimeters) (つづき) В .118±.004 [3±0.1] NOT INCLUDING MOLD FLASH .006[0.15] MAX PER END (.189) .193±.006 [4.9±0.15] (8X .040 [1.02] PIN 1 IDENT-RECOMMENDED LAND PATTERN 6X .0256 [0.65] GAGE PLANE R.005 TYP [0.13] R.005 TYP [0.13] Ā △ .004 [0.1] A .012^{+.004} [0.3^{+0.10} [0.3^{+0.10} Lc°-6°TYP .021±.005 [0.53±0.12] TYP -SEATING PLANE .002-.006 [0.06-0.15] TYP ⊕ .002 [0.05]@ BS CS

8-Pin MSOP NS Package Number MUA08A

CONTROLLING DIMENSION IS INCH VALUES IN [] ARE MILLIMETERS



14-Pin SOIC NS Package Number M14A



14-Pin TSSOP NS Package Number MTC14

このドキュメントの内容はナショナル セミコンダクター社製品の関連情報として提供されます。ナショナル セミコンダクター社は、この発行物の内容の正確性または完全性について、いかなる表明または保証もいたしません。また、仕様と製品説明を予告なく変更する権利を有します。このドキュメントはいかなる知的財産権に対するライセンスも、明示的、黙示的、禁反言による惹起、またはその他を問わず、付与するものではありません。

試験や品質管理は、ナショナル セミコンダクター社が自社の製品保証を維持するために必要と考える範囲に用いられます。政府が 課す要件によって指定される場合を除き、各製品のすべてのパラメータの試験を必ずしも実施するわけではありません。ナショナ ル セミコンダクター社は製品適用の援助や購入者の製品設計に対する義務は負いかねます。ナショナル セミコンダクター社の部品 を使用した製品および製品適用の責任は購入者にあります。ナショナル セミコンダクター社の製品を用いたいかなる製品の使用ま たは供給に先立ち、購入者は、適切な設計、試験、および動作上の安全手段を講じなければなりません。

それら製品の販売に関するナショナル セミコンダクター社との取引条件で規定される場合を除き、ナショナル セミコンダクター社 は一切の義務を負わないものとし、また、ナショナル セミコンダクター社の製品の販売か使用、またはその両方に関連する特定目的への適合性、商品の機能性、ないしは特許、著作権、または他の知的財産権の侵害に関連した義務または保証を含むいかなる表明または黙示的保証も行いません。

生命維持装置への使用について

ナショナル セミコンダクター社の製品は、ナショナル セミコンダクター社の最高経営責任者 (CEO) および法務部門 (GENERAL COUNSEL) の事前の書面による承諾がない限り、生命維持装置または生命維持システム内のきわめて重要な部品に使用することは認められていません。

ここで、生命維持装置またはシステムとは(a)体内に外科的に使用されることを意図されたもの、または(b)生命を維持あるいは支持するものをいい、ラベルにより表示される使用法に従って適切に使用された場合に、これの不具合が使用者に身体的障害を与えると予想されるものをいいます。重要な部品とは、生命維持にかかわる装置またはシステム内のすべての部品をいい、これの不具合が生命維持用の装置またはシステムの不具合の原因となりそれらの安全性や機能に影響を及ぼすことが予想されるものをいいます。

- National Semiconductor とナショナル セミコンダクターのロゴはナショナル セミコンダクター コーポレーションの登録商標です。その他のブランド や製品名は各権利所有者の商標または登録商標です。

Copyright © 2008 National Semiconductor Corporation 製品の最新情報については www.national.com をご覧ください。

ナショナル セミコンダクター ジャパン株式会社

本社/〒 135-0042 東京都江東区木場 2-17-16

TEL.(03)5639-7300

技術資料(日本語/英語)はホームページより入手可能です。

ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated (TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されておりません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2012, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導電性マットにアースをとったもの等)、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温·湿度環境

■ 温度: 0~40℃、相対湿度: 40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

- 直射日光があたる状態で保管・輸送しないこと。
- 3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。

4. 機械的衝撃

● 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。

5. 熱衝撃

● はんだ付け時は、最低限260°C以上の高温状態に、10秒以上さらさないこと。(個別推奨条件がある時はそれに従うこと。)

6. 汚染

- はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
- はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。)

以上