JAJSG47F
August 2010 – September 2020
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
機能ブロック図
5
Revision History
6
Device Comparison
6.1
Related Products
7
Terminal Configuration and Functions
7.1
Pin Diagrams
7.2
Signal Descriptions
8
Specifications
8.1
Absolute Maximum Ratings
8.2
ESD Ratings
8.3
Recommended Operating Conditions
8.4
Active Mode Supply Current Into VCC Excluding External Current
8.5
Low-Power Mode Supply Currents (Into VCC) Excluding External Current
8.6
Thermal Resistance Characteristics
8.7
Schmitt-Trigger Inputs – General-Purpose I/O
8.8
Inputs – Ports P1, P2, P3, and P4
8.9
Leakage Current – General-Purpose I/O
8.10
Outputs – General-Purpose I/O (Full Drive Strength)
8.11
Outputs – General-Purpose I/O (Reduced Drive Strength)
8.12
Output Frequency – Ports P1, P2, and P3
8.13
Typical Characteristics – Outputs, Reduced Drive Strength (PxDS.y = 0)
8.14
Typical Characteristics – Outputs, Full Drive Strength (PxDS.y = 1)
8.15
Crystal Oscillator, XT1, Low-Frequency Mode
8.16
Crystal Oscillator, XT2
8.17
Internal Very-Low-Power Low-Frequency Oscillator (VLO)
8.18
Internal Reference, Low-Frequency Oscillator (REFO)
8.19
DCO Frequency
8.20
PMM, Brownout Reset (BOR)
8.21
PMM, Core Voltage
8.22
PMM, SVS High Side
8.23
PMM, SVM High Side
8.24
PMM, SVS Low Side
8.25
PMM, SVM Low Side
8.26
Wake-up Times From Low-Power Modes and Reset
8.27
Timer_A, Timers TA0, TA1, and TA2
8.28
Timer_B, Timer TB0
8.29
Battery Backup
8.30
USCI (UART Mode)
8.31
USCI (SPI Master Mode)
8.32
USCI (SPI Slave Mode)
8.33
USCI (I2C Mode)
8.34
12-Bit ADC, Power Supply and Input Range Conditions
8.35
12-Bit ADC, Timing Parameters
8.36
12-Bit ADC, Linearity Parameters Using an External Reference Voltage
8.37
12-Bit ADC, Linearity Parameters Using AVCC as Reference Voltage
8.38
12-Bit ADC, Linearity Parameters Using the Internal Reference Voltage
8.39
12-Bit ADC, Temperature Sensor and Built-In VMID
8.40
REF, External Reference
8.41
REF, Built-In Reference
8.42
12-Bit DAC, Supply Specifications
8.43
12-Bit DAC, Linearity Specifications
8.44
12-Bit DAC, Output Specifications
8.45
12-Bit DAC, Reference Input Specifications
8.46
12-Bit DAC, Dynamic Specifications
8.47
12-Bit DAC, Dynamic Specifications (Continued)
8.48
Comparator_B
8.49
Ports PU.0 and PU.1
8.50
LDO-PWR (LDO Power System)
8.51
Flash Memory
8.52
JTAG and Spy-Bi-Wire Interface
9
Detailed Description
9.1
Overview
9.2
CPU
9.3
Instruction Set
9.4
Operating Modes
9.5
Interrupt Vector Addresses
9.6
Memory
9.7
Bootloader (BSL)
9.8
JTAG Operation
9.8.1
JTAG Standard Interface
9.8.2
Spy-Bi-Wire Interface
9.9
Flash Memory
9.10
RAM
9.11
Backup RAM
9.12
Peripherals
9.12.1
Digital I/O
9.12.2
Port Mapping Controller
9.12.3
Oscillator and System Clock
9.12.4
Power-Management Module (PMM)
9.12.5
Hardware Multiplier (MPY) (Link to User's Guide)
9.12.6
Real-Time Clock (RTC_B)
9.12.7
Watchdog Timer (WDT_A)
9.12.8
System Module (SYS)
9.12.9
DMA Controller
9.12.10
Universal Serial Communication Interface (USCI)
9.12.11
Timer TA0
9.12.12
Timer TA1
9.12.13
Timer TA2
9.12.14
Timer TB0
9.12.15
Comparator_B
9.12.16
ADC12_A
9.12.17
DAC12_A
9.12.18
CRC16
9.12.19
Voltage Reference (REF) Module
9.12.20
LDO and PU Port
9.12.21
Embedded Emulation Module (EEM)
9.12.22
Peripheral File Map
9.13
Input/Output Diagrams
9.13.1
Port P1 (P1.0 to P1.7) Input/Output With Schmitt Trigger
9.13.2
Port P2 (P2.0 to P2.7) Input/Output With Schmitt Trigger
9.13.3
Port P3 (P3.0 to P3.7) Input/Output With Schmitt Trigger
9.13.4
Port P4 (P4.0 to P4.7) Input/Output With Schmitt Trigger
9.13.5
Port P5 (P5.0 and P5.1) Input/Output With Schmitt Trigger
9.13.6
Port P5 (P5.2 to P5.7) Input/Output With Schmitt Trigger
9.13.7
Port P6 (P6.0 to P6.7) Input/Output With Schmitt Trigger
9.13.8
Port P7 (P7.2) Input/Output With Schmitt Trigger
9.13.9
Port P7 (P7.3) Input/Output With Schmitt Trigger
9.13.10
Port P7 (P7.4 to P7.7) Input/Output With Schmitt Trigger
9.13.11
Port P8 (P8.0 to P8.7) Input/Output With Schmitt Trigger
9.13.12
Port P9 (P9.0 to P9.7) Input/Output With Schmitt Trigger
9.13.13
Port PU (PU.0 and PU.1) Ports
9.13.14
Port PJ (PJ.0) JTAG Pin TDO, Input/Output With Schmitt Trigger or Output
9.13.15
Port PJ (PJ.1 to PJ.3) JTAG Pins TMS, TCK, TDI/TCLK, Input/Output With Schmitt Trigger or Output
9.14
Device Descriptors
10
Device and Documentation Support
10.1
Getting Started and Next Steps
10.2
Device Nomenclature
10.3
Tools and Software
10.4
Documentation Support
10.5
Related Links
10.6
サポート・リソース
10.7
Trademarks
10.8
静電気放電に関する注意事項
10.9
Export Control Notice
10.10
用語集
11
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
ZCA|113
MPBGAJ3A
PZ|100
MTQF013B
サーマルパッド・メカニカル・データ
発注情報
jajsg47f_oa
jajsg47f_pm
1
特長
低い電源電圧範囲:1.8V~3.6V
超低消費電力
アクティブ・モード (AM):
すべてのシステム・クロックがアクティブ:
270µA/MHz (8MHz、3.0V)、フラッシュ・プログラム実行時 (標準値)
スタンバイ・モード(LPM3):
ウォッチドッグ (水晶振動子を使用)、電源スーパーバイザが動作、すべてのRAMを保持、高速ウェークアップ:
1.8µA (2.2V)、2.1µA (3.0V) (標準値)
シャットダウン・リアルタイム・クロック( RTC )モード (LPM3.5) :
シャットダウン・モード、RTC (水晶振動子を使用) が動作:
1.1µA (3.0V) (標準値)
シャットダウン・モード (LPM4.5):
0.3µA (3.0V) (標準値)
スタンバイ・モードから 3µs (標準値) でウェークアップ
16 ビット RISC アーキテクチャ、拡張メモリ、最大 20MHz のシステム・クロック
柔軟な電力管理システム
プログラム可能な、レギュレートされたコア電源電圧を持つ、完全に統合された LDO
電源電圧の管理、監視、およびブラウンアウト
統合クロック・システム
FLL 制御ループによる周波数安定化
低電力、低周波数の内部クロック・ソース (VLO)
調整済みの低周波数内部基準源 (REFO)
32kHz の水晶振動子 (XT1)
最高 32MHz の高周波数水晶振動子( XT2)
4 個の 16 ビット・タイマと 3、5、または 7 個のキャプチャ/ 比較レジスタ
2 つのユニバーサル・シリアル通信インターフェイス (USCI)
USCI_A0、USCI_A1がそれぞれ次の機能をサポート:
自動ボーレート検出機能付きの拡張 UART
IrDA エンコーダおよびデコーダ
同期 SPI
USCI_B0、USCI_B1がそれぞれ次の機能をサポート:
I
2
C
同期 SPI
3.3V 電源システム内蔵
共有基準電圧、サンプル・アンド・ホールド、自動スキャン機能を内蔵した 12 ビット A/D コンバータ(ADC)
同期機能付きの 2 つの 12 ビット D/A コンバータ(DAC)
電圧コンパレータ
ハードウェア乗算器で 32 ビットの演算をサポート
シリアルのオンボード・プログラミング、外部のプログラミング電圧不要
6 チャネルの内蔵 DMA
電源電圧バックアップ・スイッチ付きの RTC モジュール
「デバイスの比較」
に、提供しているファミリ製品をまとめています。