OPA810-Q1 などの高い周波数のアンプを使用して最適な性能を実現するには、基板レイアウトの寄生素子と外部部品の種類に細心の注意を払う必要があります。回路基板を設計する際は、DEM-OPA-SOT-1A を参照してください。性能を最適化するための推奨事項として以下が挙げられます。

1. すべての信号 I/O ピンの AC グランドに対する寄生容量を最小化します。出力ピンと反転入力ピンの寄生容量は不安定性の原因になることがあります。非反転入力では、この寄生容量がソース インピーダンスの影響を受けて、意図しない帯域制限を引き起こす可能性があります。不要な容量を減らすため、信号 I/O ピン周囲のグランド プレーンと電源プレーンのすべてにおいて、それらのピン周りに間を設けます。その他に、グランド プレーンと電源プレーンが基板上の他の場所で途切れないようにします。
2. 電源ピンから高周波 0.01μF のデカップリング コンデンサまでの距離を最小にします (0.1 インチ未満)。デバイスのピンにおいて、グランド プレーンおよび電源プレーンのレイアウトを信号 I/O ピンの近くに配置することはできません。ピンとデカップリング コンデンサ間のインダクタンスを最小にするため、電源パターンおよびグランド パターンは狭くならないようにします。常にこれらのコンデンサで、電源接続をデカップリングします。電源ピンには、低周波数で効果的なより大きい (2.2µF ～ 6.8µF) デカップリング コンデンサを使用します。こうしたデカップリング コンデンサをデバイスから少し離れた場所に配置し、PCB と同じ領域にある複数のデバイス間でコンデンサを共有します。
3. 外付け部品を慎重に選択および配置することで、 OPA810-Q1 の高周波性能が維持されます。抵抗は、リアクタンスが低いタイプを選択する必要があります。最もよく機能するのは表面実装抵抗で、レイアウト全体をより厳密にすることができます。金属皮膜と炭素化合物を使ったアキシャル リード型抵抗を使うと、優れた高周波性能も実現できます。繰り返しになりますが、リードと PCB パターンの長さをできるだけ短くします。高周波アプリケーションでは、巻線抵抗を使用しないでください。出力ピンと反転入力ピンは寄生容量の影響を最も受けやすいので、帰還抵抗と直列出力抵抗 (ある場合) は、必ず出力ピンにできるだけ近付けて配置します。非反転入力終端抵抗といった他のネットワーク部品も、パッケージの近くに配置する必要があります。外部抵抗をシャントする寄生容量が少ない場合も、抵抗の値が過度に大きいと、時定数が大きくなり、性能が低下する可能性があります。適切なアキシャル金属皮膜抵抗や表面実装抵抗では、シャントと抵抗が約 0.2pF となります。抵抗値が 10kΩ より大きい場合、この寄生容量は 70MHz の GBWP の近くに極またはゼロを追加するため、その結果、回路の動作に影響を及ぼします。負荷駆動の検討事項に合わせて、抵抗値をできるだけ抑えます。抵抗値を小さくすると、抵抗によるノイズ項が低く保たれ、寄生容量の影響が最小限に抑えられます。ただし、抵抗値を小さくすると、R_F および R_G がアンプの出力負荷ネットワークの一部になるため、ダイナミック消費電力が増加します。トランスインピーダンス アプリケーション (セクション 8.2.1 も参照) は、反転ノード上のすべての寄生容量成分を考慮して帰還補償コンデンサが設定されている限り、アプリケーションに必要な任意の帰還抵抗を使用できます。
4. 基板上のその他の広帯域デバイスとは、短い直接配線を使って、またはオンボード伝送ラインを通して接続できます。短い接続の場合、パターンと隣のデバイスの入力を集中容量性負荷と見なします。比較的幅の広いパターン (50mil ～ 100mil) を使用し、できるだけそれら周囲のグランド プレーンと電源プレーンとの間を広げなければなりません。寄生容量性負荷の合計を見積り、十分な位相マージンと安定性を得るために R_S を設定します。OPA810-Q1 は 10pF (公称値) の寄生負荷で動作するように補償されているため、寄生容量性負荷が常に R_S を必要とするわけではありません (10pF 未満の場合)。信号ゲインが大きくなる (無負荷位相マージンが大きくなる) ため、R_S を使用せずに、寄生容量性負荷を大きくすることができます。長いパターンが必要であり、二重終端伝送ラインに固有の 6dB の信号損失が許容される場合、マイクロストリップまたはストリップライン手法を使って整合インピーダンス伝送ラインを実装します (マイクロストリップおよびストリップライン レイアウト手法については、ECL 設計ハンドブックを参照してください)。通常、50Ω の環境はオンボードでは必要ありません。よりインピーダンスが高い環境を使用すると歪みが改善されます。基板の材質とパターンの寸法に基づく基板の特性トレース インピーダンスとともに、OPA810-Q1 の出力からパターンへは整合直列抵抗を、相手側デバイスの入力には終端シャント抵抗を使用します。また、終端インピーダンスは、シャント抵抗と相手側デバイスの入力インピーダンスの並列組み合わせになることに注意してください。トレース インピーダンスと一致するように、全体の実効インピーダンスを設定します。二重終端伝送ラインの 6dB の減衰が許容できない場合は、長いパターンをソース端でのみ直列終端することができます。この場合は、パターンを容量性負荷として扱い、直列抵抗値を設定して、十分な位相マージンと安定性を確保します。この設定では、信号の整合性も二重終端ラインも維持されません。相手側デバイスの入力インピーダンスが低い場合は、終端インピーダンスへの直列出力によって分圧が形成されるため、信号が減衰します。
5. 放熱特性を最適化するように PCB レイアウトを設計する必要があります。動作周囲温度が 125°Cという極端なケースでは、SOIC パッケージの約 134.8°C/W、および 24V の電源 × 4.7mA の消費電流　(125°C) で求められる内部電力から、最大内部消費電力は 113mW と算出されます。この内部消費電力により、接合部温度は周囲温度から 15°C上昇します。この値には負荷電力も加算されるため、この内部消費電力も計算してワーストケースの安全動作点を決定する必要があります。
6. OPA810-Q1 などのような高速デバイスにソケットを使用しないてください。ソケットによってリード長やピン間容量が増加することで、非常に厄介な寄生的ネットワークが形成され、スムーズで安定した周波数応答を実現することがほとんど不可能になります。OPA810-Q1 を基板に半田付けすることで、最良の結果が得られます。