JAJSOS9D September   2013  – October 2023 SN74LV1T04

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 関連製品
  7. 6 ピン構成および機能
  8. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 スイッチング特性
    7. 7.7 動作特性
    8. 7.8 代表的特性
  9. 8 パラメータ測定情報
  10. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 クランプ・ダイオード構造
      2. 9.3.2 平衡化された CMOS プッシュプル出力
    4. 9.4 LVxT 拡張入力電圧
      1. 9.4.1 降圧変換
      2. 9.4.2 昇圧変換
    5. 9.5 デバイスの機能モード
  11. 10アプリケーションと実装
    1. 10.1 電源に関する推奨事項
    2. 10.2 レイアウト
      1. 10.2.1 レイアウトのガイドライン
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.8 代表的特性

GUID-FB6E5726-DA2D-4A1C-80B0-71DC53C12B56-low.png
A. グラフは SN74LV1T34 による。
図 7-1 50MHz におけるスイッチング特性
優れた信号整合性
(VCC = 3.3V での 1.8V から 3.3V へのシフト)
GUID-B61EC6FF-97CA-4A63-89BF-E6C66661CA42-low.png
A. グラフは SN74LV1T34 による。
図 7-3 15MHz におけるスイッチング特性
優れた信号整合性
(VCC = 1.8V での 3.3V から 1.8V へのシフト)
GUID-72016395-52C6-4156-9778-71D4F8991006-low.png
A. グラフは SN74LV1T34 による。
図 7-2 50MHz におけるスイッチング特性
優れた信号整合性
(VCC = 3.3V での 3.3V から 3.3V へのシフト)