JAJSJK8A April   2025  – October 2025 THS3470

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性 ±VS = ±30V
    6. 5.6 電気的特性 ±VS = ±20V
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 出力電流制限
      2. 6.3.2 出力電流有効化
      3. 6.3.3 過熱フラグ
      4. 6.3.4 出力電流フラグ
      5. 6.3.5 出力電流の監視
      6. 6.3.6 ダイ温度監視
      7. 6.3.7 外部補償
    4. 6.4 デバイスの機能モード
      1. 6.4.1 電力モード
      2. 6.4.2 帰還抵抗の選択
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 高電圧、高精度複合アンプ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 120V ブートストラップ アンプ
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション特性の波形
    3. 7.3 短絡保護
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 熱に関する注意事項
        1. 7.5.1.1 上面冷却の利点
        2. 7.5.1.2 THS3470 の安全動作領域
      2. 7.5.2 レイアウトのガイドライン
      3. 7.5.3 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 テープおよびリール情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • REB|42
サーマルパッド・メカニカル・データ
発注情報

6.3.2 出力電流有効化

THS3470 には 2 つのピン (ISNK_LIMIT_EN および ISRC_LIMIT_EN) があり、ISNK_LIMIT ピンと ISRC_LIMIT ピンで設定された内部電流制限機能を切り替えることができます。

ISNK_LIMIT_EN ピンが Low に接続されている場合、シンク電流の内部電流制限が有効になり、VOUT ピンの電流は ISNK_LIMIT 設定に従って制御されます。ISNK_LIMIT_EN が High に接続されている場合、シンク電流の内部電流制限は無効になり、固有の最大許容電流 (2.1A) によって制限されます。ISNK_LIMIT_EN ピンの設定に関係なく、VOUT シンク電流が ISNK_LIMIT 設定で指示されたスレッショルドを超えると、ISNK_FLAG ピンがトリガされます。

ISNK_LIMIT_EN が無効の場合、IOUT ピンまたは OVTEMP_FLAG ピンを使用して、システムの状態を監視する必要がある制限値に近づいたときは、この機能を警告フラグとして使用します。このアプローチにより、設計者はマイクロコントローラでデバイスを無効化またはシャットダウンするタイミングをより的確に制御できます。このオプションを 図 6-3 に示します。アプリケーションで電流制限の微調整を必要としない場合、設計者は ISNK_FLAG ピンを ISNK_LIMIT_EN ピンにハード接続できます。図 6-3 にも、このオプションも示します。

THS3470 出力電流有効化の回路図図 6-3 出力電流有効化の回路図

ISRC_LIMIT_EN、ISRC_LIMIT、および ISRC_FLAG ピンは、すべてシンク電流の等価機能と同じですが、代わりに VOUT ピンのソース制限を管理します。