JAJSWV0E January   2005  – July 2025 TLV341 , TLV341A , TLV342 , TLV342S

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 ピン構成および機能
6. 5 仕様
   1. 5.1  絶対最大定格
   2. 5.2  ESD 定格
   3. 5.3  推奨動作条件
   4. 5.4  熱に関する情報：TLV341
   5. 5.5  熱に関する情報：TLV342
   6. 5.6  熱に関する情報：TLV342S
   7. 5.7  電気的特性：V+ = 1.8V
   8. 5.8  電気的特性：V+ = 5V
   9. 5.9  シャットダウン特性：V+ = 1.8V
   10. 5.10 シャットダウン特性：V+ = 5V
   11. 5.11 代表的特性
7. 6 詳細説明
   1. 6.1 概要
   2. 6.2 機能ブロック図
   3. 6.3 機能説明
      1. 6.3.1 PMOS 入力段
      2. 6.3.2 CMOS 出力段
      3. 6.3.3 シャットダウン
   4. 6.4 デバイスの機能モード
8. 7 アプリケーションと実装
   1. 7.1 アプリケーション情報
   2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
   3. 7.3 電源に関する推奨事項
   4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
9. 8 デバイスおよびドキュメントのサポート
   1. 8.1 ドキュメントの更新通知を受け取る方法
   2. 8.2 サポート・リソース
   3. 8.3 商標
   4. 8.4 静電気放電に関する注意事項
   5. 8.5 用語集
10. 9 改訂履歴
11. 10メカニカル、パッケージ、および注文情報

TLV34xx 低電圧、レールツーレール出力 CMOS オペアンプ
シャットダウン付

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード