JAJSGS5Q April   2009  – January 2024 TMS320F28030 , TMS320F28030-Q1 , TMS320F28031 , TMS320F28031-Q1 , TMS320F28032 , TMS320F28032-Q1 , TMS320F28033 , TMS320F28033-Q1 , TMS320F28034 , TMS320F28034-Q1 , TMS320F28035 , TMS320F28035-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
    1. 3.1 機能ブロック図
  5. デバイスの比較
    1. 4.1 関連製品
  6. ピン構成と機能
    1. 5.1 ピン構造図
    2. 5.2 信号概要
  7. 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格 – 車載用
    3. 6.3  ESD 定格 – 民生用
    4. 6.4  推奨動作条件
    5. 6.5  消費電力の概略
      1. 6.5.1 TMS320F2803x の消費電流 (60MHz の SYSCLKOUT)
      2. 6.5.2 消費電流の低減
      3. 6.5.3 消費電流グラフ (VREG 有効)
    6. 6.6  電気的特性
    7. 6.7  熱抵抗特性
      1. 6.7.1 PN パッケージ
      2. 6.7.2 PAG パッケージ
      3. 6.7.3 RSH パッケージ
    8. 6.8  熱設計の検討事項
    9. 6.9  MCU との JTAG デバッグ プローブ接続 (信号バッファリングなし)
    10. 6.10 パラメータ情報
      1. 6.10.1 タイミング パラメータの記号
      2. 6.10.2 タイミング パラメータに関する一般的な注意事項
    11. 6.11 テスト負荷回路
    12. 6.12 電源シーケンス
      1. 6.12.1 リセット (XRS) のタイミング要件
      2. 6.12.2 リセット (XRS) のスイッチング特性
    13. 6.13 クロック仕様
      1. 6.13.1 デバイス クロック表
        1. 6.13.1.1 2803x のクロックの一覧表 (60MHz デバイス)
        2. 6.13.1.2 デバイス クロック要件 / 特性
        3. 6.13.1.3 内部のゼロ ピン発振器 (INTOSC1、INTOSC2) の特性
      2. 6.13.2 クロックの要件および特性
        1. 6.13.2.1 XCLKIN のタイミング要件 – PLL 有効
        2. 6.13.2.2 XCLKIN のタイミング要件 – PLL 無効
        3. 6.13.2.3 XCLKOUT のスイッチング特性 (PLL バイパスまたは有効)
    14. 6.14 フラッシュ のタイミング
      1. 6.14.1 T 温度仕様品のフラッシュ / OTP 耐久性
      2. 6.14.2 S 温度仕様品のフラッシュ / OTP 耐久性
      3. 6.14.3 Q 温度仕様品のフラッシュ / OTP 耐久性
      4. 6.14.4 60MHz SYSCLKOUT でのフラッシュ パラメータ
      5. 6.14.5 フラッシュ / OTP のアクセス タイミング
      6. 6.14.6 フラッシュ データ保持期間
  8. 詳細説明
    1. 7.1 概要
      1. 7.1.1  CPU
      2. 7.1.2  制御補償器アクセラレータ (CLA)
      3. 7.1.3  メモリ バス (ハーバード バス アーキテクチャ)
      4. 7.1.4  ペリフェラル バス
      5. 7.1.5  リアルタイムの JTAG および分析
      6. 7.1.6  フラッシュ
      7. 7.1.7  M0、M1 SARAM
      8. 7.1.8  L0 SARAM、L1、L2、L3 DPSARAM
      9. 7.1.9  ブート ROM
        1. 7.1.9.1 エミュレーション ブート
        2. 7.1.9.2 GetMode
        3. 7.1.9.3 ブートローダが使用するペリフェラル ピン
      10. 7.1.10 セキュリティ
      11. 7.1.11 ペリフェラル割り込み拡張 (PIE) ブロック
      12. 7.1.12 外部割り込み (XINT1~XINT3)
      13. 7.1.13 内部ゼロ ピン発振器、発振器、PLL
      14. 7.1.14 ウォッチドッグ
      15. 7.1.15 ペリフェラルのクロック駆動
      16. 7.1.16 低消費電力モード
      17. 7.1.17 ペリフェラル フレーム 0、1、2、3 (PFn)
      18. 7.1.18 汎用入出力 (GPIO) マルチプレクサ (MUX)
      19. 7.1.19 32 ビット CPU タイマ (0、1、2)
      20. 7.1.20 制御ペリフェラル
      21. 7.1.21 シリアル ポート ペリフェラル
    2. 7.2 メモリ マップ
    3. 7.3 レジスタ マップ
    4. 7.4 デバイス エミュレーション レジスタ
    5. 7.5 VREG/BOR/POR
      1. 7.5.1 オンチップ電圧レギュレータ (VREG)
        1. 7.5.1.1 オンチップ VREG の使い方
        2. 7.5.1.2 オンチップ VREG の無効化
      2. 7.5.2 オンチップ パワーオン リセット (POR) およびブラウンアウト リセット (BOR) 回路
    6. 7.6 システム コントロール
      1. 7.6.1 内部ゼロ ピン発振器
      2. 7.6.2 水晶発振器オプション
      3. 7.6.3 PLL ベース クロック モジュール
      4. 7.6.4 入力クロックの喪失 (NMI ウォッチドッグ機能)
      5. 7.6.5 CPU ウォッチドッグ モジュール
    7. 7.7 低消費電力モード ブロック
    8. 7.8 割り込み
      1. 7.8.1 外部割り込み
        1. 7.8.1.1 外部割り込みの電気的データ / タイミング
          1. 7.8.1.1.1 外部割り込みのタイミング要件
          2. 7.8.1.1.2 外部割り込みのスイッチング特性
    9. 7.9 ペリフェラル
      1. 7.9.1  制御補償器アクセラレータ (CLA) の概要
      2. 7.9.2  アナログ ブロック
        1. 7.9.2.1 A/D コンバータ (ADC)
          1. 7.9.2.1.1 特長
          2. 7.9.2.1.2 ADC 変換開始の電気的データ / タイミング
            1. 7.9.2.1.2.1 外部 ADC 変換開始のスイッチング特性
          3. 7.9.2.1.3 オンチップ A/D コンバータ (ADC) の電気的データ / タイミング
            1. 7.9.2.1.3.1 ADC の電気的特性
            2. 7.9.2.1.3.2 ADC の電力モード
            3. 7.9.2.1.3.3 内部温度センサ
              1. 7.9.2.1.3.3.1 温度センサ係数
            4. 7.9.2.1.3.4 ADC パワーアップ制御ビットのタイミング
              1. 7.9.2.1.3.4.1 ADC パワーアップ遅延
            5. 7.9.2.1.3.5 ADC のシーケンシャルおよび同時タイミング
        2. 7.9.2.2 ADC MUX
        3. 7.9.2.3 コンパレータ ブロック
          1. 7.9.2.3.1 オンチップ・コンパレータ / DAC の電気的データ / タイミング
            1. 7.9.2.3.1.1 コンパレータ / DAC の電気的特性
      3. 7.9.3  詳細説明
      4. 7.9.4  シリアル ペリフェラル インターフェイス (SPI) モジュール
        1. 7.9.4.1 SPI マスタ モードの電気的データ / タイミング
          1. 7.9.4.1.1 SPI マスタ モードの外部タイミング (クロック位相 = 0)
          2. 7.9.4.1.2 SPI マスタ モードの外部タイミング (クロック位相 = 1)
        2. 7.9.4.2 SPI スレーブ モードの電気的データ / タイミング
          1. 7.9.4.2.1 SPI スレーブ モードの外部タイミング (クロック位相 = 0)
          2. 7.9.4.2.2 SPI スレーブ モードの外部タイミング (クロック位相 = 1)
      5. 7.9.5  シリアル通信インターフェイス (SCI) モジュール
      6. 7.9.6  LIN (Local Interconnect Network)
      7. 7.9.7  拡張コントローラ エリア ネットワーク (eCAN) モジュール
      8. 7.9.8  I2C (Inter-Integrated Circuit)
        1. 7.9.8.1 I2C の電気的データ / タイミング
          1. 7.9.8.1.1 I2C のタイミング要件
          2. 7.9.8.1.2 I2C のスイッチング特性
      9. 7.9.9  エンハンスド PWM モジュール (ePWM1/2/3/4/5/6/7)
        1. 7.9.9.1 ePWM の電気的データ / タイミング
          1. 7.9.9.1.1 ePWM のタイミング要件
          2. 7.9.9.1.2 ePWM のスイッチング特性
        2. 7.9.9.2 トリップ ゾーン入力のタイミング
          1. 7.9.9.2.1 トリップ ゾーン入力のタイミング要件
      10. 7.9.10 高分解能 PWM (HRPWM)
        1. 7.9.10.1 HRPWM の電気的データ / タイミング
          1. 7.9.10.1.1 高分解能 PWM の特性
      11. 7.9.11 拡張キャプチャ モジュール (eCAP1)
        1. 7.9.11.1 eCAP の電気的データ / タイミング
          1. 7.9.11.1.1 拡張キャプチャ (eCAP) のタイミング要件
          2. 7.9.11.1.2 eCAP のスイッチング特性
      12. 7.9.12 高分解能キャプチャ (HRCAP) モジュール
        1. 7.9.12.1 HRCAP の電気的データ / タイミング
          1. 7.9.12.1.1 高分解能キャプチャ (HRCAP) のタイミング要件
      13. 7.9.13 拡張直交エンコーダ パルス (eQEP)
        1. 7.9.13.1 eQEP の電気的データ / タイミング
          1. 7.9.13.1.1 拡張直交エンコーダ パルス (eQEP) のタイミング要件
          2. 7.9.13.1.2 eQEP のスイッチング特性
      14. 7.9.14 JTAG ポート
      15. 7.9.15 汎用入出力 (GPIO) MUX
        1. 7.9.15.1 GPIO の電気的データ / タイミング
          1. 7.9.15.1.1 GPIO - 出力タイミング
            1. 7.9.15.1.1.1 汎用出力のスイッチング特性
          2. 7.9.15.1.2 GPIO - 入力タイミング
            1. 7.9.15.1.2.1 汎用入力のタイミング要件
          3. 7.9.15.1.3 入力信号のサンプリング ウィンドウ幅
          4. 7.9.15.1.4 低消費電力モードのウェイクアップ タイミング
            1. 7.9.15.1.4.1 アイドル モードのタイミング要件
            2. 7.9.15.1.4.2 IDLE モードのスイッチング特性
            3. 7.9.15.1.4.3 スタンバイ モードのタイミング要件
            4. 7.9.15.1.4.4 スタンバイ モードのスイッチング特性
            5. 7.9.15.1.4.5 ホールト モードのタイミング要件
            6. 7.9.15.1.4.6 ホールト モードのスイッチング特性
  9. アプリケーション、実装、およびレイアウト
    1. 8.1 テキサス・インスツルメンツのリファレンス・デザイン
  10. デバイスおよびドキュメントのサポート
    1. 9.1 デバイスと開発ツールの命名法
    2. 9.2 ツールとソフトウェア
    3. 9.3 ドキュメントのサポート
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

拡張コントローラ エリア ネットワーク (eCAN) モジュール

CAN モジュール (eCAN-A) の主な機能は次のとおりです。

  • ISO11898-1 (CAN 2.0B) に完全準拠
  • 最大 1Mbps のデータ レートをサポート
  • 32 個のメールボックス、それぞれに以下のプロパティがあります。
    • 受信または送信として構成可能
    • 標準識別子または拡張識別子で構成可能
    • プログラマブル受信マスクを利用可能
    • データおよびリモート フレームをサポート
    • 0~8 バイトのデータで構成
    • 受信および送信メッセージに 32 ビット タイム スタンプを使用
    • 新しいメッセージの受信に対して保護
    • 送信メッセージについて動的にプログラム可能な優先順位
    • 2 つの割り込みレベルを持つプログラム可能な割り込み方式を採用
    • 送信または受信タイムアウト時のプログラマブル アラームを採用
  • 低消費電力モード
  • バス動作によるウェークアップをプログラム可能
  • リモート要求メッセージへの自動応答
  • アービトレーションまたはエラーが発生した場合のフレームの自動再送信
  • 特定のメッセージ (メールボックス 16 に関連した通信) によって同期された 32 ビット ローカル ネットワーク時間カウンタ
  • 自己テスト モード
    • 自分自身のメッセージを受信するループバック モードで動作する。「ダミー」のアクノリッジが送信されるため、別のノードがアクノリッジ ビットを返す必要はない。

注:

SYSCLKOUT が 60MHz の場合、可能な最小のビット レートは 4.6875kbps です。

F2803x CAN は、ISO/DIS 16845 に準拠した適合性試験に合格済みです。テスト レポートおよび例外については、 テキサス・インスツルメンツにお問い合わせください。

オンチップのゼロ ピン発振器と組み合わせて CAN モジュールを使用する方法の詳細については、『オンチップのゼロ ピン発振器による MCU CAN モジュールの動作』を参照してください。

CAN の詳細については、TMS320F2803x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「コントローラ エリア ネットワーク (CAN)」の章を参照してください。

GUID-040C870E-4FF6-4775-B1E0-41DB6C0D16E1-low.gif図 7-35 eCAN のブロック図とインターフェイス回路
表 7-31 3.3V eCAN トランシーバ
部品番号電源
電圧
低消費電力
モード
スロープ
制御
VREFその他TA
SN65HVD2303.3Vスタンバイ可変あり-40℃~85℃
SN65HVD230Q3.3Vスタンバイ可変あり-40℃~125℃
SN65HVD2313.3Vスリープ可変あり-40℃~85℃
SN65HVD231Q3.3Vスリープ可変あり-40℃~125℃
SN65HVD2323.3Vなしなしなし-40℃~85℃
SN65HVD232Q3.3Vなしなしなし-40℃~125℃
SN65HVD2333.3Vスタンバイ可変なし診断ループバック-40℃~125℃
SN65HVD2343.3Vスタンバイおよびスリープ可変なし-40℃~125℃
SN65HVD2353.3Vスタンバイ可変なし自動ボー ループバック-40℃~125℃
ISO10503~5.5Vなしなしなし内部絶縁
低伝搬遅延
サーマル シャットダウン
フェイルセーフ動作
ドミナント タイムアウト
-55℃~105℃
GUID-928E3886-34D2-4FB4-A22A-921D2187B7F8-low.gif図 7-36 eCAN-A のメモリ マップ
注:

eCAN-A モジュールをアプリケーションで使用しない場合は、使用可能な RAM (LAM、MOTS、MOTO、メールボックス RAM) を汎用 RAM として使用できます。この場合、CAN モジュールのクロックを有効化する必要があります。

表 7-32 に示す CAN レジスタは、CAN コントローラとメッセージ オブジェクトの構成と制御のために、CPU によって使用されます。eCAN 制御レジスタは 32 ビット読み出し / 書き込み操作のみをサポートしています。メールボックス RAM には、16 ビットまたは 32 ビットとしてアクセスできます。32 ビット アクセスは偶数境界にアラインされます。

表 7-32 CAN レジスタ マップ
レジスタ名 (1)eCAN-A
アドレス
サイズ (x32)説明
CANME0x60001メールボックス有効
CANMD0x60021メールボックス方向
CANTRS0x60041送信要求セット
CANTRR0x60061送信要求リセット
CANTA0x60081送信アクノリッジ
CANAA0x600A1アクノリッジ中止
CANRMP0x600C1受信メッセージ保留中
CANRML0x600E1受信メッセージ喪失
CANRFP0x60101保留リモート フレーム
CANGAM0x60121グローバル アクセプタンス マスク
CANMC0x60141マスタ制御
CANBTC0x60161ビット タイミング設定
CANES0x60181エラーおよびステータス
CANTEC0x601A1送信エラー カウンタ
CANREC0x601C1受信エラー カウンタ
CANGIF00x601E1グローバル割り込みフラグ 0
CANGIM0x60201グローバル割り込みマスク
CANGIF10x60221グローバル割り込みフラグ 1
CANMIM0x60241メールボックス割り込みマスク
CANMIL0x60261メールボックス割り込みレベル
CANOPC0x60281上書き保護制御
CANTIOC0x602A1TX I/O 制御
CANRIOC0x602C1RX I/O 制御
CANTSC0x602E1タイム スタンプ カウンタ (SCC モードでは予約済み)
CANTOC0x60301タイムアウト制御 (SCC モードでは予約済み)
CANTOS0x60321タイムアウト ステータス (SCC モードでは予約済み)
これらのレジスタはペリフェラル フレーム 1 に割り当てられています。