JAJSQR8C february   2008  – july 2023 TPD4E004

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
    4. 7.4 Device Functional Modes
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Curves
  10. 9 Power Supply Recommendations
  11. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  12. 11Device and Documentation Support
    1. 11.1 Documentation Support
      1. 11.1.1 Related Documentation
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 Trademarks
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPD4E004 は低静電容量の過渡電圧抑制 (TVS) デバイスです。TPD4E004 は、通信ラインに接続された高感度電子機器を静電気放電 (ESD) から保護するように設計されています。4 つのチャネルはそれぞれ 1 対のダイオードで構成され、ESD 電流パルスを VCC または GND に制御します。TPD4E004 は、最大 ±15kV の人体モデル (HBM) の ESD パルスから保護し、IEC 61000-4-2 で規定されている ±8kV の接触放電と ±12kV のエアギャップ放電から保護します。このデバイスにはチャネルごとに 1.6pF の容量があり、高速データ IO インターフェイスでの使用に理想的です。

TPD4E004 は、USB、イーサネット™、その他の高速アプリケーション用に設計されたクワッド ESD 構造です。

パッケージ情報
部品番号パッケージ(1)パッケージ・サイズ(2)
TPD4E004DRY (SON、6)1.45mm × 1mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ・サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
GUID-0176D7A9-FE3F-4509-89F5-B8D5F8F6B9E5-low.gifアプリケーション回路図