JAJSU21B April   2024  – October 2025 TPS3842

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 デバイスの比較
6. 5 ピン構成および機能
7. 6 仕様
   1. 6.1 絶対最大定格
   2. 6.2 ESD 定格
   3. 6.3 推奨動作条件
   4. 6.4 熱に関する情報
   5. 6.5 電気的特性
   6. 6.6 タイミング要件
   7. 6.7 スイッチング特性
   8. 6.8 タイミング図
   9. 6.9 代表的特性
8. 7 詳細説明
   1. 7.1 概要
   2. 7.2 機能ブロック図
   3. 7.3 機能説明
      1. 7.3.1 SENSE 入力
         1. 7.3.1.1 SENSE ヒステリシス
      2. 7.3.2 SENSE 遅延時間の選択
      3. 7.3.3 RSEST 遅延時間の選択
      4. 7.3.4 RESET 出力
   4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作 (VDD > VDD(min))
      2. 7.4.2 パワーオン リセット超、VDD(min) 未満 (VPOR ≤ VDD < VDD(min))
      3. 7.4.3 パワーオン リセット未満 (VDD < VPOR)
9. 8 アプリケーションと実装
   1. 8.1 アプリケーション情報
   2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
         1. 8.2.2.1 センスおよびリセット遅延への合致
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 電源に関する推奨事項
      5. 8.2.5 レイアウト
         1. 8.2.5.1 レイアウトのガイドライン
         2. 8.2.5.2 レイアウト例
10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 商標
    3. 9.3 静電気放電に関する注意事項
    4. 9.4 サポート・リソース
    5. 9.5 用語集
11. 10改訂履歴
12. 11メカニカル、パッケージ、および注文情報

TPS3842 42V 小型、850nA 低電圧スーパーバイザまたは過電圧スーパーバイザ、プログラマブル遅延およびグリッチ除去機能付き

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード