JAJS014X September   2003  – May 2025 TPS736

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 熱に関する情報
    6. 5.6 電気的特性
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 出力ノイズ
      2. 6.3.2 内部電流制限
      3. 6.3.3 イネーブルおよびシャットダウン
      4. 6.3.4 逆電流
    4. 6.4 デバイスの機能モード
      1. 6.4.1 1.7V ≤ VIN ≤ 5.5V および VEN ≥ 1.7V での通常動作
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 入出力コンデンサの要件
        2. 7.2.2.2 ドロップアウト電圧
        3. 7.2.2.3 過渡応答
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 電力散逸
        2. 7.4.1.2 過熱保護
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 評価基板
        2. 8.1.1.2 SPICE モデル
      2. 8.1.2 デバイスの命名規則
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.5 熱に関する情報

熱評価基準(1)(2) TPS736 レガシー シリコン (3) 単位
DRB (VSON) DCQ (SOT-223) DBV (SOT-23)
8 ピン 6 ピン 5 ピン
RθJA 接合部から周囲への熱抵抗 (4) 52.8 118.7 221.9 ℃/W
RθJC(top) 接合部からケース (上面) への熱抵抗(5) 60.4 64.9 74.9 ℃/W
RθJB 接合部から基板への熱抵抗(6) 28.4 65.0 51.9 ℃/W
ψJT 接合部から上面への熱特性パラメータ(7) 2.1 14.0 2.8 ℃/W
ψJB 接合部から基板への熱特性パラメータ(8) 28.6 63.8 51.1 ℃/W
RθJC(bot) 接合部からケース (底面) への熱抵抗(9) 12.0 該当なし 該当なし ℃/W
(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。
(2) PCB 銅領域に基づく本製品の熱特性の見積もり値については、TI PCB Thermal Calculator を参照してください。
(3) DRB、DCQ および DBV パッケージの熱データは、JESD51 シリーズで規定されている JEDEC 規格の手法に基づく熱シミュレーションによって求められます。このシミュレーションでは、以下の条件を想定しています。
(a) i. DRB：露出したパッドは、2x2 のサーマル ビア アレイを経由して PCB のグランド層に接続されます。
ii.DCQ：露出したパッドは、3x2 のサーマル ビア アレイを経由して PCB のグランド層に接続されます。
iii.DBV：DBV パッケージには露出パッドはありません。
(b) i. DRB：最上層と最下層の銅層は、20% が銅箔実装領域であることから、銅の熱伝導率の 20% であると想定されます。
ii.DCQ：最上層と最下層の各銅層には、20% の銅箔実装領域用のパターンがあります。
iii.DBV：最上層と最下層の銅層は、20% が銅箔実装領域であることから、銅の熱伝導率の 20% であると想定されます。
(c) これらのデータは、銅の面積が 3 インチ × 3 インチの JEDEC high-K (2s2p) ボード中央の単一デバイスのみを使用して生成されています。銅の面積が放熱性能に与える影響については、このデータシートの「消費電力」セクションを参照してください。
(4) 自然対流における、接合部と周囲の空気との間の熱抵抗は、JESD51-2a に記述されている環境において、JESD51-7 で規定されている JEDEC 標準の High-K ボード上でのシミュレーションによって求められます。
(5) 接合部からケース (上面) への熱抵抗は、パッケージ上面での冷却板試験のシミュレーションによって求められます。該当の JEDEC 規格試験は存在しませんが、ANSI SEMI 規格の G30-88 に類似した記述があります。
(6) JESD51-8 で説明されているように、接合部と基板との間の熱抵抗は、PCB 温度を制御するリング型冷却板測定器で環境をシミュレーションすることにより求められます。
(7) 接合部とケース上部との間の特性パラメータ ψJT は、実際のシステムにおけるデバイスの接合部温度を推定するもので、JESD51-2a (セクション 6 および 7) に記述されている手順を用いて、RθJA を求めるためのシミュレーション データから抽出されます。
(8) 接合部と基板との間の特性パラメータ ψJB は、実際のシステムにおけるデバイスの接合部温度を推定するもので、JESD51-2a (セクション 6 および 7) に記述されている手順を用いて、RθJA を求めるためのシミュレーション データから抽出されます。
(9) 接合部とケース (底面) との間の熱抵抗は、露出したパッド (Power PAD) 上での冷却板試験のシミュレーションによって求められます。該当の JEDEC 規格試験は存在しませんが、ANSI SEMI 規格の G30-88 に類似した記述があります。