UCC21551x-Q1 の出力段は、最も必要とされるとき、つまり、パワー・スイッチのターンオン遷移のミラー・プラトー領域の間 (パワー・スイッチのドレインまたはコレクタ電圧に dV/dt が生じたとき) に最大のピーク・ソース電流を供給できるプルアップ構造を採用しています。出力段のプルアップ構造は、P チャネル MOSFET と追加のプルアップ N チャネル MOSFET を並列接続したものです。 N チャネル MOSFET の役割は、ピーク・ソース電流を短時間ブーストし、高速ターンオンを実現することです。出力の状態を Low から High に変更しようとする短い瞬間だけ、N チャネル MOSFET をターンオンする方法で、このような動作を実現します。

R_OH パラメータは DC 測定値であり、P チャネル・デバイスのみのオン抵抗を表します。これは、プルアップ N チャネル・デバイスは DC 状態ではオフ状態に保たれ、出力が Low から High に変化する瞬間にのみターンオンするためです。 この N チャネル・デバイスのオン抵抗は約 1.47Ω です。したがって、この短いターンオン段階の UCC21551x-Q1 のプルアップ段の実効抵抗はプルアップ NMOS とプルアップ PMOS の並列抵抗 (1.47Ω // 5Ω) となります。これは、R_OH パラメータが示す値よりはるかに小さい値です。R_OH の値は、UCC21551x-Q1 のターンオン時間の高速性を表していません。

UCC21551x-Q1 のプルダウン構造は N チャネル MOSFET で単純に構成されています。R_OL パラメータ (これも DC 測定値です) は本デバイスのプルダウン状態のインピーダンスを表します。UCC21551x-Q1 の両方の出力は、4A のピーク・ソース電流と 6A のピーク・シンク電流のパルスを供給できます。VDD と VSS の間の出力電圧スイングは、非常に低いドロップアウトを実現する MOS 出力段により、レール・ツー・レール動作を実現します。

ゲート・ドライバを確実に動作させるため、最小パルス幅に特に注意を払います。電気的特性表に示す最小パルス幅は、無負荷のドライバにおいて出力まで到達する最小入力パルスを表します。これは、ドライバ IC に内蔵されたグリッチ除去フィルタによって決定されます。出力状態の変化を保証し、貫通電流を防止するには、仕様の最大値よりも長い入力オン / オフ・パルス幅が必要です。ドライバの負荷が重い場合、システムを確実に動作させるために特別の注意を払う必要があります。ゲート・スイッチング中、ドライバが各遷移を完了する前に出力状態が変化すると、非ゼロ電流スイッチング・イベントが発生します。レイアウトによって生じる寄生素子と相まって、非ゼロ電流スイッチングは内部レールのオーバーシュートとゲート・ドライバの EOS 損傷の原因となる可能性があります。したがって、信頼性の高いシステム動作のために、最小出力パルス幅が求められます。この最小出力パルス幅は、ゲート容量、VDD 電源電圧、ゲート抵抗、PCB レイアウト起因の寄生素子など、複数の要因に依存します。確実に動作させるために必要な最小パルス幅は、電気的特性表に示されている最小パルス幅よりも大きい場合があります。各システムに必要な最小出力パルス幅を決定するには、システム・レベルの検討を行う必要があります。

図 7-2 出力段