JAJSKX3A December 2020 – May 2022 UCC27289
PRODUCTION DATA
PWM、ドライバ、および電力段で発生する合計遅延は、主として電流制限応答の遅延ですが、他にもいくつかの原因を考慮する必要があります。また、ドライバ間の遅延の違いも考慮する必要があります。この場合、トポロジによってはさまざまな問題が発生する可能性があります。同期整流降圧トポロジのスイッチングでは、クロス導通および過剰なボディ・ダイオード導通を避けるため、ハイサイド・スイッチとローサイド・スイッチの間のデッドタイムを慎重に選択する必要があります。
どのような動作条件でも、ハイサイドとローサイドのパルス幅に不均衡が生じた場合、トランスのボルト秒不均衡がブリッジ・トポロジに影響を及ぼす可能性があります。UCC27289 デバイスは、プロセスおよび温度変動全体にわたって、最大伝搬遅延が 30ns、遅延マッチングが 7ns であり、これは業界でもトップクラスの性能です。
入力パルス幅が非常に小さい場合には、出力が入力信号に十分に追従しない可能性があるため、ゲート・ドライバ・デバイスでは、小さい入力パルス幅に対する性能が重要な考慮事項になります。コントローラからの PWM 出力信号は、定常状態では比較的広くなる可能性がありますが、以下の動作条件では非常に小さい幅のパルスが発生することがあります。
小さい幅のパルスは、ゲート・ドライバ・デバイスへの入力信号として現れるので、ゲート・ドライバ・デバイスは、これらの小さい幅の信号に適切に応答する必要があります。
図 8-2 は、入力パルス幅が非常に小さい場合であっても、UCC27289 デバイスが信頼性の高い出力パルスを生成することを示しています。入力パルス幅が非常に小さい場合でも、伝搬遅延と遅延マッチングは影響を受けません。