JAJSGP5C December   2018  – April 2026 DP83825I

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 ピン構成および機能
   1.     6
6. 5 仕様
   1. 5.1 絶対最大定格
   2. 5.2 ESD 定格
   3. 5.3 推奨動作条件
   4. 5.4 熱に関する情報
   5. 5.5 電気的特性
   6. 5.6 タイミング要件
   7. 5.7 タイミング図
   8. 5.8 代表的特性
7. 6 詳細説明
   1. 6.1 概要
   2. 6.2 機能ブロック図
   3. 6.3 機能説明
      1. 6.3.1  オートネゴシエーション (速度 / 二重モード選択)
      2. 6.3.2  Auto-MDIX の解決
      3. 6.3.3  EEE (Energy Efficient Ethernet)
         1. 6.3.3.1 EEE の概要
         2. 6.3.3.2 EEE ネゴシエーション
      4. 6.3.4  802.3az をサポートしていないレガシー MAC のための EEE
      5. 6.3.5  WoL (Wake-on-LAN) パケット検出
         1. 6.3.5.1 マジック パケット構造
         2. 6.3.5.2 マジック パケットの例
         3. 6.3.5.3 Wake-on-LAN の構成と状態
      6. 6.3.6  低消費電力モード
         1. 6.3.6.1 アクティブ スリープ
      7. 6.3.7  IEEE パワーダウン
      8. 6.3.8  ディープ パワー ダウン
      9. 6.3.9  RMII (Reduced Media Independent Interface)
      10. 6.3.10 RMII リピータ モード
      11. 6.3.11 シリアル マネージメント インターフェイス
          1. 6.3.11.1 拡張レジスタ スペース アクセス
          2. 6.3.11.2 読み出し動作
          3. 6.3.11.3 書き込み動作
      12. 6.3.12 100BASE-TX
          1. 6.3.12.1 100BASE-TX トランスミッタ
             1. 6.3.12.1.1 コード グループのコード化と注入
             2. 6.3.12.1.2 スクランブル機能
             3. 6.3.12.1.3 NRZ から NRZI へのエンコーダ
             4. 6.3.12.1.4 バイナリから MLT-3 へのコンバータ
          2. 6.3.12.2 100BASE-TX レシーバ
      13. 6.3.13 10BASE-Te
          1. 6.3.13.1 スケルチ
          2. 6.3.13.2 通常リンク パルスの検出と生成
          3. 6.3.13.3 ジャバー
          4. 6.3.13.4 アクティブ リンクの極性検出と訂正
      14. 6.3.14 ループバック モード
          1. 6.3.14.1 MII のループバック
          2. 6.3.14.2 PCS のループバック
          3. 6.3.14.3 デジタル ループバック
          4. 6.3.14.4 アナログ ループバック
          5. 6.3.14.5 リバース ループバック
      15. 6.3.15 BIST の構成
      16. 6.3.16 ケーブル診断
          1. 6.3.16.1 TDR
          2. 6.3.16.2 高速リンク ドロップ機能
   4. 6.4 デバイスの機能モード
   5. 6.5 プログラミング
      1. 6.5.1 ストラップ構成
         1. 6.5.1.1 PHY アドレスのストラップ
8. 7 デバイスのレジスタ
9. 8 アプリケーションと実装
   1. 8.1 使用上の注意
   2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
         1. 8.2.1.1 クロック要件
            1. 8.2.1.1.1 発振器
            2. 8.2.1.1.2 水晶振動子
      2. 8.2.2 詳細な設計手順
         1. 8.2.2.1 RMII のレイアウト ガイドライン
         2. 8.2.2.2 MDI のレイアウト ガイドライン
         3. 8.2.2.3 TPI ネットワーク回路
         4. 8.2.2.4 VOD の構成
   3. 8.3 電源に関する推奨事項
   4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
         1. 8.4.1.1 信号トレース
         2. 8.4.1.2 復帰パス
         3. 8.4.1.3 トランスのレイアウト
            1. 8.4.1.3.1 トランスに関する推奨事項
         4. 8.4.1.4 静電容量式 DC ブロッキング
         5. 8.4.1.5 金属注入
         6. 8.4.1.6 PCB 層スタッキング
      2. 8.4.2 レイアウト例
10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
11. 10改訂履歴
12. 11メカニカル、パッケージ、および注文情報

DP83825I 低消費電力 10/100Mbps イーサネット物理層トランシーバ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード