JADU175C
October 2023 – July 2026
DLPC964
1
説明
設計を開始
特長
アプリケーション
6
1
評価基板の概要
1.1
概要
1.2
キットの内容
1.3
仕様
1.4
製品情報
2
ハードウェア
2.1
DLPLCRC964EVM の電源要件
2.1.1
外部電源要件
2.2
DLPLCRC964EVM の接続
2.2.1
J1、J2:HPC FMC コネクタ (オス)
2.2.2
J3:入力電源
2.2.3
J4:TestMux コネクタ
2.2.4
J6、J8:I2C アドレス セレクタ
2.2.5
J7:JTAG バウンダリ スキャン
2.2.6
J9:マイクロ B USB コネクタ
2.2.7
J10:I2C コネクタ
2.2.8
J11:3.3V GPIO コネクタ
2.2.9
J12:1.8V GPIO コネクタ
2.2.10
J13、J14、J15、J16:DMD 評価基板フレキシブル ケーブル コネクタ
2.2.11
J17:DMD_DMux コネクタ
2.2.12
J18:FanSink コネクタ
2.2.13
スイッチ
2.2.13.1
SW1:DMD パーク (PARK_Z)
2.2.13.2
SW2:DLPC964 リセット
2.2.14
DLP LightCrafter DLPC964 の LED
2.2.14.1
DLPLCRC964EVM の電源 LED およびステータス LED
2.3
評価基板の組み立て
2.3.1
DLPLCRC964EVM および DMD 評価基板の組み立て
2.3.2
Apps FPGA ボードと DLPLCRC964EVM の接続
2.4
クイック スタート
2.4.1
DLPLCRC964EVM のパワーアップ
2.4.2
DLPLCRC964EVM のパワーダウン
3
ソフトウェア
3.1
DLPLCRC964EVM の操作
3.1.1
DLPLCRC964EVM GUI および Apps FPGA ソフトウェア
3.1.2
PC ソフトウェア
3.1.3
メニュー バー
3.1.4
メイン ウィンドウ
3.1.4.1
Start Page (開始ページ)
3.1.4.2
DLPC964 タブ
3.1.4.2.1
DLPC964 のステータス
3.1.4.2.2
DLPC964 リセット
3.1.4.2.3
HSS のリセット
3.1.4.2.4
I2C の 7 ビット アドレス
3.1.4.2.5
バターンの設定
3.1.4.3
DLPC964 Registers (DLPC964 レジスタ) タブ
3.1.4.4
Apps FPGA タブ
3.1.4.4.1
Apps FPGA のステータス
3.1.4.4.2
Apps FPGA リセット
3.1.4.4.3
HSS のリセット (Apps)
3.1.4.4.4
Apps I2C 7 ビット アドレス
3.1.4.4.5
パターンの設定 (Apps)
3.1.4.5
Apps FPGA Registers (Apps FPGA レジスタ) タブ
3.1.5
ファームウェアのプログラミング
3.1.5.1
DLPC964 GUI への接続
3.1.5.2
DLPC964 コントローラのプログラミング
3.1.5.3
Apps FPGA (AMD 評価基板) のプログラミング
3.1.5.3.1
ビットストリーム ローディングを使用した Apps FPGA のプログラミング
4
ハードウェア設計ファイル
4.1
回路図
4.2
PCB レイアウト
4.3
部品表 (BOM)
5
追加情報
5.1
略語および頭字語
5.2
商標
5.3
参考資料
5.4
安全
5.4.1
警告ラベル
6
テキサス・インスツルメンツの関連資料
7
改訂履歴
EVM User's Guide
DLPLCRC964 評価基板のクイック スタート ガイド
最新の英語版をダウンロード