4 まとめ

LDO の放熱性能のうち、接合部 周囲間の熱抵抗 θ_JA は PCB 設計の影響を強く受けます。ただし、PCB の影響は、最終的には LDO のパッケージによって制限されます。WSON パッケージや TO-252 パッケージといったサーマル パッド付きのパッケージは放熱しやすいため、θ_JA の総低減率は、ワースト ケースの 1S0P 近似レイアウトと比較して、それぞれ 74% および 71% 大きくなります。SOT-23 パッケージでは、この低減率が 54% に減少しますが、それでも大幅な減少です。図 3-5 は、熱的に最適化されたレイアウトではデータシートの仕様と比較して θ_JA を 32% ～ 55% も低減できることを示しています。この結果から、データシートに規定されている θ_JA を熱計算に使用すると、放熱性能が低めに推定されることを示しています。ただし、熱効率の高いレイアウトを使用すれば、より高い周囲温度や、より高レベルの消費電力での動作が可能になり、さらにこれら 2 つの利点を両立させることも可能である点に留意してください。

図 3-6 は、パッケージ タイプに関係なく、PCB の銅量の増加に伴って熱性能が飽和することを示しています。3 つのパッケージすべてについて、熱的に強化されたレイアウトは熱的に飽和したレイアウトと比べて銅の面積が約半分しかありませんが、θ_JA の差異は8% 以内です。同様に、サーマル ビアの追加による熱性能の向上も飽和しています。PCB 全体にビアを追加しても、熱的の飽和したレイアウトで見られるような利点はほとんどありません。熱的に強化された基盤と同様なレイアウトにより、十分な放熱性能を持つ設計を実現できます。よりコンパクトな設計については、図 3-4 を参照してください。この図は、TLV755P (SOT-23) の測定結果を示しています。これらの結果は、上層と下層の銅箔を最大にする必要があることを示しています。これらの層は追加の PCB 材質で囲まれていないため、最も効果的に放熱できます。サーマル ビアは、LDO から生じた熱を他の銅層に効果的に拡散するためにのみ、デバイスの周囲に追加する必要があります。SOT-23 パッケージなど、サーマル パッドのないパッケージで設計する際、これらのビアは特に重要です。この場合、ほとんどの熱が発生するデバイス直下にサーマル ビアを配置することもできます。https://www.jedec.org/system/files/docs/JESD51-9.pdf に従って、サーマル パッド付きのパッケージではランド パッドのサーマル ビアの数を最大限に増やします。最後に、内部分離されたすべてのレイアウトからのデータ 図 3-6 は、可能であれば内層に銅箔を追加する必要があり、LDO に直接接続されていない場合でも放熱性能に好影響を与えることが示されています。