JAJA723B November 2022 – August 2025 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507 , MSPM0L1105 , MSPM0L1106 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L1303 , MSPM0L1304 , MSPM0L1304-Q1 , MSPM0L1305 , MSPM0L1305-Q1 , MSPM0L1306 , MSPM0L1306-Q1 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346 , MSPM0L2227 , MSPM0L2227-Q1 , MSPM0L2228 , MSPM0L2228-Q1
MSPM0 および STM32G0 ファミリの MCU には、アプリケーション データの保存に使用される SRAM が搭載されています。
| 機能 | STM32G0 | MSPM0 |
|---|---|---|
| SRAM メモリ | STM32G0B1xx、G0C1xx:144KB (SRAM パリティ有効時 128KB) STM32G071xx、G081xx:36KB (SRAM パリティ有効時 32KB) STM32G051xx、G061xx:18KB (SRAM パリティ有効時 16KB) STM32G031xx、G041xx:8KB (SRAM パリティ有効時 8KB) ゼロ待機状態 | MSPM0Gxx:128KB~16KB MSPM0Lxx:32KB~2KB MSPM0Cxx:16KB~1KB MSPM0Hxx:8KB 選択されたデバイスには、SRAM のパリティと ECC が含まれる。詳細についてはデバイス データ シートを参照 |
| 最大 CPU クロック周波数でゼロ待機状態 | あり | あり |
| アクセス分解能 | バイト、ハーフワード (16 ビット)、またはフルワード (32 ビット) | バイト、ハーフワード (16 ビット)、またはフルワード (32 ビット) |
| パリティ チェック | あり | あり |
MSPM0 MCU には、低消費電力の高性能 SRAM が搭載されており、デバイスでサポートされている CPU 周波数範囲全体にわたってゼロ ウェイト ステートに対応します。SRAM は、コードに加えて、呼び出しスタック、ヒープ、グローバル データなどの揮発性情報を格納するために使用できます。SRAM の内容は、実行、スリープ、停止、スタンバイ動作モードでは完全に保持されますが、シャットダウン モードでは失われます。書き込み保護メカニズムが搭載されているため、アプリケーションは 1KB の分解能で下位 32KB の SRAM を動的に書き込み保護できます。32KB 未満の SRAM を搭載したデバイスでは、SRAM 全体に対して書き込み保護が提供されます。書き込み保護は、実行可能コードを SRAM に配置するときに役立ちます。CPU または DMA によってコードが意図せず上書きされることに対してある程度の保護を提供するからです。SRAM にコードを配置すると、ゼロ ウェイト状態動作と低消費電力を実現することで、重要なループの性能を向上できます。