概要

車載アプリケーションでは、増大する帯域幅の需要に対応するため、ビデオ シリアライザ/ デシリアライザ (SerDes)、マルチギガビット イーサネット、USB3.x、DisplayPort (DP) などの高速信号インターフェイスがますます導入されています。これらのインターフェイスの単一リンク データ レートは、マルチギガビットまたは数十ギガビット毎秒に達する可能性があります。

信号整合性 (SI) は、信頼性の高い高速信号伝送において極めて重要です。反射、インピーダンスの不一致、クロストーク、または信号の減衰によって引き起こされる波形歪みは、データ破損や通信障害を引き起こす可能性があるからです。堅牢性を確保するため、これらのインターフェイスは、高速チャネル全体にわたって最大性能を維持するために、反射損失 (S11) と挿入損失 (S21) を含む厳格な S パラメータ要件を定義しています。

例えば、TI の最新 FPD-Link SerDes は、単一の同軸ケーブル経由で最大 13.5Gbps のデータレートをサポートし、4K+ 解像度のディスプレイに対応可能です。FPD-Link™ インターフェイスの合計チャネルは、プリント基板 (PCB)、受動部品、コネクタ、ケーブルで構成されています。これらの中で、PCB レイアウト設計は信号の整合性維持において重要な役割を果たします。主要な設計上の考慮事項には、制御されたパターンのインピーダンス、戦略的なコンポーネント配置とビア配置、アンチパッドのサイズ設定、パラサイト容量の低減などが含まれます。

このアプリケーション ノートでは、FPD-Link 同軸チャネル設計を例として取り上げ、PCB チャネル設計要件と PCB S パラメータの最適化に役立つ具体的なレイアウト設計のガイドラインに焦点を当てています。